JPH05114770A - プリントパターンの配線構造 - Google Patents
プリントパターンの配線構造Info
- Publication number
- JPH05114770A JPH05114770A JP27509691A JP27509691A JPH05114770A JP H05114770 A JPH05114770 A JP H05114770A JP 27509691 A JP27509691 A JP 27509691A JP 27509691 A JP27509691 A JP 27509691A JP H05114770 A JPH05114770 A JP H05114770A
- Authority
- JP
- Japan
- Prior art keywords
- parallel
- wiring
- electronic component
- printed
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 配線密度を低下させずに、平行配線されたパ
ターン間におけるクロストークを低減して、誤動作の無
い小型で優れたプリント配線構造を提供する 【構成】 プリント配線板上に搭載した４個の電子部品
ＩＣ１，ＩＣ２，ＩＣ３そしてＩＣ４とを接続するため
に形成され、それぞれＩＣ１とＩＣ２を、またＩＣ３と
ＩＣ４を接続するように形成したときにその配線の一部
が少なくとも２本以上で平行に隣接して配線されるプリ
ントパターンの配線構造において、前記平行に隣接する
ように形成された平行配線区間ｌ5 以外の非平行配線区
間ｌ1 ，ｌ 2 ，ｌ3 ，ｌ4 を、出力側のたとえば電子部
品ＩＣ１から出力された信号Ｖ1 が、受信側のたとえば
電子部品ＩＣ４に到達するまでの時間における信号の遅
延時間が同等となるように前記各電子部品から平行配線
区間ｌ5 までの非平行配線長ｌ2 ，ｌ3 を同じ長さで配
線するようにしたものである。
ターン間におけるクロストークを低減して、誤動作の無
い小型で優れたプリント配線構造を提供する 【構成】 プリント配線板上に搭載した４個の電子部品
ＩＣ１，ＩＣ２，ＩＣ３そしてＩＣ４とを接続するため
に形成され、それぞれＩＣ１とＩＣ２を、またＩＣ３と
ＩＣ４を接続するように形成したときにその配線の一部
が少なくとも２本以上で平行に隣接して配線されるプリ
ントパターンの配線構造において、前記平行に隣接する
ように形成された平行配線区間ｌ5 以外の非平行配線区
間ｌ1 ，ｌ 2 ，ｌ3 ，ｌ4 を、出力側のたとえば電子部
品ＩＣ１から出力された信号Ｖ1 が、受信側のたとえば
電子部品ＩＣ４に到達するまでの時間における信号の遅
延時間が同等となるように前記各電子部品から平行配線
区間ｌ5 までの非平行配線長ｌ2 ，ｌ3 を同じ長さで配
線するようにしたものである。
Description
【０００１】
【産業上の利用分野】本発明は、積層プリント配線板上
に搭載された複数個の電子部品が備えている入出力端子
間を接続するために形成されるプリントパターンに関
し、とくに隣接して平行に配線されたプリントパターン
間に発生するクロストークノイズ（好まれざる目的外の
電気信号）を防止するためのプリントパターンの配線構
造に関するものである。
に搭載された複数個の電子部品が備えている入出力端子
間を接続するために形成されるプリントパターンに関
し、とくに隣接して平行に配線されたプリントパターン
間に発生するクロストークノイズ（好まれざる目的外の
電気信号）を防止するためのプリントパターンの配線構
造に関するものである。
【０００２】
【従来の技術】図４は従来のプリントパターンの配線例
を示す説明図、図５はクロストークノイズを防止するた
めの従来のプリントパターン配線例を示す説明図、図６
も同じくクロストークノイズを防止するための従来のプ
リントパターン配線例を示す説明図である。
を示す説明図、図５はクロストークノイズを防止するた
めの従来のプリントパターン配線例を示す説明図、図６
も同じくクロストークノイズを防止するための従来のプ
リントパターン配線例を示す説明図である。
【０００３】図４〜図６において、１は絶縁性の薄板材
等から成るプリント配線板、２はこのプリント配線板１
上にそれぞれ所定の配置で搭載されたＬＳＩ等の複数個
の電子部品、３はこの電子部品２間を接続するようプリ
ント配線板１上に形成された複数本のプリントパターン
であり、その一部は接近して平行に並べて形成されてい
る。
等から成るプリント配線板、２はこのプリント配線板１
上にそれぞれ所定の配置で搭載されたＬＳＩ等の複数個
の電子部品、３はこの電子部品２間を接続するようプリ
ント配線板１上に形成された複数本のプリントパターン
であり、その一部は接近して平行に並べて形成されてい
る。
【０００４】このようにプリントパターン３は、図４に
示すごとくその一部が平行に形成される場合が多く、こ
の平行配線により隣合う２本のプリントパターン３間に
は、好ましくないクロストークノイズが発生してしまう
という恐れがある。このため、従来は以下に示すような
図５および図６に示すような配線を行うことで前記クロ
ストークノイズの低減を図っていた。
示すごとくその一部が平行に形成される場合が多く、こ
の平行配線により隣合う２本のプリントパターン３間に
は、好ましくないクロストークノイズが発生してしまう
という恐れがある。このため、従来は以下に示すような
図５および図６に示すような配線を行うことで前記クロ
ストークノイズの低減を図っていた。
【０００５】図５は、プリント配線板１上に４個の電子
部品２ａ，２ｂ，２ｃ，２ｄを搭載し、そのうちの電子
部品２ａと２ｂをプリントパターン３ａにより、また電
子部品２ｃと２ｄをプリントパターン３ｂによりそれぞ
れ接続していて、この２本のプリントパターン３ａと３
ｂの一部が、隣接して平行に形成されている状態を示し
ている。
部品２ａ，２ｂ，２ｃ，２ｄを搭載し、そのうちの電子
部品２ａと２ｂをプリントパターン３ａにより、また電
子部品２ｃと２ｄをプリントパターン３ｂによりそれぞ
れ接続していて、この２本のプリントパターン３ａと３
ｂの一部が、隣接して平行に形成されている状態を示し
ている。
【０００６】通常、こうして２本のプリントパターン３
ａと３ｂが平行に形成されると、この２本のパターン間
で電気的な結合が生じ、これがクロストークノイズとな
って、装置の誤動作の原因の一つになっていたが、この
２本のプリントパターン３ａと３ｂで電気的な結合が生
じない程度にできるだけ広くし、所定の間隙以上を確保
して配置することでクロストークノイズ低減の対策とし
ている。
ａと３ｂが平行に形成されると、この２本のパターン間
で電気的な結合が生じ、これがクロストークノイズとな
って、装置の誤動作の原因の一つになっていたが、この
２本のプリントパターン３ａと３ｂで電気的な結合が生
じない程度にできるだけ広くし、所定の間隙以上を確保
して配置することでクロストークノイズ低減の対策とし
ている。
【０００７】また、図６は前記図５と同様に、プリント
配線板１上に４個の電子部品２ａ，２ｂ，２ｃ，２ｄを
搭載し、そのうちの電子部品２ａと２ｂを、また電子部
品２ｃと２ｄとをそれぞれ接続している２本のプリント
パターン３ａと３ｂの一部が隣接して平行に形成されて
いる状態を示している。そして、この平行に隣接した２
本のプリントパターン３ａ，３ｂ間にＧＮＤシールドパ
ターン４を配設して、このＧＮＤシールドパターン４に
より両プリントパターン３ａと３ｂ間の電気的な結合を
阻止するようにして、クロストークノイズの低減を図る
対策としている。
配線板１上に４個の電子部品２ａ，２ｂ，２ｃ，２ｄを
搭載し、そのうちの電子部品２ａと２ｂを、また電子部
品２ｃと２ｄとをそれぞれ接続している２本のプリント
パターン３ａと３ｂの一部が隣接して平行に形成されて
いる状態を示している。そして、この平行に隣接した２
本のプリントパターン３ａ，３ｂ間にＧＮＤシールドパ
ターン４を配設して、このＧＮＤシールドパターン４に
より両プリントパターン３ａと３ｂ間の電気的な結合を
阻止するようにして、クロストークノイズの低減を図る
対策としている。
【０００８】なお、上記各電子部品２ａ〜２ｄは、それ
ぞれ入力あるいは出力端子を１個ないし複数個有してい
るものであるが、ここでは、ひとつの電子部品につき１
つの端子同志を接続している状態として説明している。
ぞれ入力あるいは出力端子を１個ないし複数個有してい
るものであるが、ここでは、ひとつの電子部品につき１
つの端子同志を接続している状態として説明している。
【０００９】
【発明が解決しようとする課題】しかしながら上述した
従来の技術においては、以下に示すような問題点があっ
た。つまり、近年、プリント配線板に搭載される電子部
品は、たとえばＬＳＩ等のように小型で、かつ多ピン化
されたものが多くなってきており、このような構造の電
子部品を多数搭載するようになったことに伴い、プリン
ト配線板上に配線されるプリントパターンの本数が増加
することとなっている。従って隣接する互いのプリント
パターン間の間隙は必然的に狭く形成され、電気的結合
を防げる広さまで広げたり、あるいは、プリントパター
ン間にＧＮＤシールドパターンを挿入したりすること
は、配線密度を低下させてしまうばかりか、プリント配
線板の大型化、ひいては装置の大型化を招いていまうと
いう問題があった。
従来の技術においては、以下に示すような問題点があっ
た。つまり、近年、プリント配線板に搭載される電子部
品は、たとえばＬＳＩ等のように小型で、かつ多ピン化
されたものが多くなってきており、このような構造の電
子部品を多数搭載するようになったことに伴い、プリン
ト配線板上に配線されるプリントパターンの本数が増加
することとなっている。従って隣接する互いのプリント
パターン間の間隙は必然的に狭く形成され、電気的結合
を防げる広さまで広げたり、あるいは、プリントパター
ン間にＧＮＤシールドパターンを挿入したりすること
は、配線密度を低下させてしまうばかりか、プリント配
線板の大型化、ひいては装置の大型化を招いていまうと
いう問題があった。
【００１０】本発明は上述した問題点を解決するために
なされたものであり、配線密度を低下させることなくク
ロストークノイズを確実に低減して誤動作を防止し、小
型で優れたプリントパターンの配線構造を提供すること
を目的とする。
なされたものであり、配線密度を低下させることなくク
ロストークノイズを確実に低減して誤動作を防止し、小
型で優れたプリントパターンの配線構造を提供すること
を目的とする。
【００１１】
【課題を解決するための手段】上述した目的を達成する
ため本発明は、プリント配線板上に搭載した電子部品が
有する少なくとも４個所の入出力端子間を接続するため
に形成され、互いに対応する２個の入出力端子間を接続
するように形成したときにその配線の一部が少なくとも
２本以上で平行に隣接して配線されるプリントパターン
の配線構造において、前記平行に隣接するように形成さ
れた平行配線区間以外の非平行配線区間を、出力側の電
子部品から出力された信号が受信側の電子部品に到達す
るまでの時間における信号の遅延時間が同等となるよう
前記各電子部品から平行配線区間までの非平行配線長を
同じ長さで配線するようにしたものである。
ため本発明は、プリント配線板上に搭載した電子部品が
有する少なくとも４個所の入出力端子間を接続するため
に形成され、互いに対応する２個の入出力端子間を接続
するように形成したときにその配線の一部が少なくとも
２本以上で平行に隣接して配線されるプリントパターン
の配線構造において、前記平行に隣接するように形成さ
れた平行配線区間以外の非平行配線区間を、出力側の電
子部品から出力された信号が受信側の電子部品に到達す
るまでの時間における信号の遅延時間が同等となるよう
前記各電子部品から平行配線区間までの非平行配線長を
同じ長さで配線するようにしたものである。
【００１２】
【作用】上述した構成によれば、電子部品における出力
側の端子より発信された信号が非平行配線までの配線を
経てから平行配線へと進行し、この平行配線を通過した
のち出力側の非平行配線個所に進み、入力側の端子へと
到達する。この時、平行配線個所以外の非平行配線部分
においては、その長さを同等として配線していることか
ら、平行配線個所における出力信号の遅延時間もやはり
同等となる。このため、同様の配線によるプリントパタ
ーンが平行配線個所において隣接して形成されている
と、この隣接した平行配線個所での出力信号による遅延
時間が同じとなり、電気的結合は行われず、従ってクロ
ストークノイズが低減されることとなる。
側の端子より発信された信号が非平行配線までの配線を
経てから平行配線へと進行し、この平行配線を通過した
のち出力側の非平行配線個所に進み、入力側の端子へと
到達する。この時、平行配線個所以外の非平行配線部分
においては、その長さを同等として配線していることか
ら、平行配線個所における出力信号の遅延時間もやはり
同等となる。このため、同様の配線によるプリントパタ
ーンが平行配線個所において隣接して形成されている
と、この隣接した平行配線個所での出力信号による遅延
時間が同じとなり、電気的結合は行われず、従ってクロ
ストークノイズが低減されることとなる。
【００１３】
【実施例】以下、本発明の一実施例を図面を用いて説明
する。図１は本実施例のプリントパターンの一形成例を
示す平面図、図２は図１に示す配線とした場合の各ゲー
トにおける波形のタイムチャート、図３はバス系多信号
平行伝送に応用した例を示す斜視図である。
する。図１は本実施例のプリントパターンの一形成例を
示す平面図、図２は図１に示す配線とした場合の各ゲー
トにおける波形のタイムチャート、図３はバス系多信号
平行伝送に応用した例を示す斜視図である。
【００１４】図１において、ＩＣ１〜ＩＣ４はプリント
配線板１上に搭載された入力出力端子としての電子部品
であり、それぞれのゲートａ点，ｂ点，ｃ点，ｄ点を介
してプリントパターンｌにより電子部品ＩＣ１と電子部
品ＩＣ２が、そして電子部品ＩＣ３と電子部品ＩＣ４が
接続されている。なお、このプリントパターンｌはそれ
ぞれ区間ｌ1 ，ｌ2 ，ｌ3 ，ｌ4 ，ｌ5 に区切られてい
て、図１に見られるように、電子部品ＩＣ１とゲートａ
点をつないだプリントパターンを区間ｌ1 、同じく電子
部品ＩＣ２とゲートｂ点との間を区間ｌ2 、電子部品Ｉ
Ｃ３とゲートｃ点との間を区間ｌ3 、電子部品ＩＣ４と
ゲートｄ点との間をｌ4 とし、そして、ゲートａ点とゲ
ートｂ点との間、またゲートｃ点とゲートｄ点との間を
つないでいる２本の平行なパターン部分を平行配線区間
ｌ5 としている。従って、この平行配線区間ｌ5 は全く
同じ長さでａ点とｂ点を、そしてゲートｃ点とｄ点を平
行に接続するように形成されていて、このような配線と
することによって、プリントパターン平行配線区間ｌ5
におけるクロストークノイズを以下に示すように低減す
る対策としている。
配線板１上に搭載された入力出力端子としての電子部品
であり、それぞれのゲートａ点，ｂ点，ｃ点，ｄ点を介
してプリントパターンｌにより電子部品ＩＣ１と電子部
品ＩＣ２が、そして電子部品ＩＣ３と電子部品ＩＣ４が
接続されている。なお、このプリントパターンｌはそれ
ぞれ区間ｌ1 ，ｌ2 ，ｌ3 ，ｌ4 ，ｌ5 に区切られてい
て、図１に見られるように、電子部品ＩＣ１とゲートａ
点をつないだプリントパターンを区間ｌ1 、同じく電子
部品ＩＣ２とゲートｂ点との間を区間ｌ2 、電子部品Ｉ
Ｃ３とゲートｃ点との間を区間ｌ3 、電子部品ＩＣ４と
ゲートｄ点との間をｌ4 とし、そして、ゲートａ点とゲ
ートｂ点との間、またゲートｃ点とゲートｄ点との間を
つないでいる２本の平行なパターン部分を平行配線区間
ｌ5 としている。従って、この平行配線区間ｌ5 は全く
同じ長さでａ点とｂ点を、そしてゲートｃ点とｄ点を平
行に接続するように形成されていて、このような配線と
することによって、プリントパターン平行配線区間ｌ5
におけるクロストークノイズを以下に示すように低減す
る対策としている。
【００１５】また、９は各電子部品ＩＣ１〜電子部品Ｉ
Ｃ４へと信号を送信するための信号源である。上記のよ
うな構成とすることで、たとえば電子部品ＩＣ１から出
力された信号Ｖ1 が、プリントパターンｌの区間ｌ1 を
伝播してゲートａ点に到達すると、平行配線区間ｌ5 で
発生した第１次的近端クロストークＶ×T1が、電子部品
ＩＣ１の出力信号Ｖ1 と同位相でゲートｃ点から区間ｌ
3 を伝播して電子部品ＩＣ３方向へ進行する。
Ｃ４へと信号を送信するための信号源である。上記のよ
うな構成とすることで、たとえば電子部品ＩＣ１から出
力された信号Ｖ1 が、プリントパターンｌの区間ｌ1 を
伝播してゲートａ点に到達すると、平行配線区間ｌ5 で
発生した第１次的近端クロストークＶ×T1が、電子部品
ＩＣ１の出力信号Ｖ1 と同位相でゲートｃ点から区間ｌ
3 を伝播して電子部品ＩＣ３方向へ進行する。
【００１６】電子部品ＩＣ３の出力に到達した第１次的
近端クロストークは、ここで反射され電子部品ＩＣ４方
向へむかっていく。この時、区間ｌ3 から見た電子部品
ＩＣ３での反射係数ρIC3 は電子部品ＩＣ３の出力イン
ピーダンスＺOUT と、区間ｌ 3 の特性インピーダンスＺ
0 から以下に示す数式(1) で計算できる。
近端クロストークは、ここで反射され電子部品ＩＣ４方
向へむかっていく。この時、区間ｌ3 から見た電子部品
ＩＣ３での反射係数ρIC3 は電子部品ＩＣ３の出力イン
ピーダンスＺOUT と、区間ｌ 3 の特性インピーダンスＺ
0 から以下に示す数式(1) で計算できる。
【００１７】
【数１】 上記数式(1) において、例えば、ＺOUT ＝１０Ω，Ｚ0
＝１００Ωとすると、反射係数はρIC3 ＝−０．８とな
り、電子部品ＩＣ３から電子部品ＩＣ４へと、出力側で
ある前記電子部品ＩＣ１の出力信号Ｖ1 とは逆位相で
０．８Ｖ×T1の大きさとなった第１次的近端クロストー
クが、プリントパターンｌの区間ｌ3 ，区間ｌ5 ，及び
区間ｌ4 を順次伝播しながら進行して行く。
＝１００Ωとすると、反射係数はρIC3 ＝−０．８とな
り、電子部品ＩＣ３から電子部品ＩＣ４へと、出力側で
ある前記電子部品ＩＣ１の出力信号Ｖ1 とは逆位相で
０．８Ｖ×T1の大きさとなった第１次的近端クロストー
クが、プリントパターンｌの区間ｌ3 ，区間ｌ5 ，及び
区間ｌ4 を順次伝播しながら進行して行く。
【００１８】ここで電子部品ＩＣ１より信号Ｖ1 が出力
されてから、この出力信号Ｖ1 とは逆位相となった第１
次的近端クロストークが、電子部品ＩＣ４の入力へ到達
するまでの時間Ｔ1 を整理する。電子部品ＩＣ１から電
子部品ＩＣ２、電子部品ＩＣ３から電子部品ＩＣ４をつ
なぐプリントパターンｌの各区間ｌ1 〜ｌ5 の伝播遅延
時間を図１に示すＴd1，Ｔd2，Ｔd3，Ｔd4，Ｔd5とする
と、前記電子部品ＩＣ１から電子部品ＩＣ４までの信号
が到達する時間Ｔ1 は、以下に示す数式(2) のようにな
る。
されてから、この出力信号Ｖ1 とは逆位相となった第１
次的近端クロストークが、電子部品ＩＣ４の入力へ到達
するまでの時間Ｔ1 を整理する。電子部品ＩＣ１から電
子部品ＩＣ２、電子部品ＩＣ３から電子部品ＩＣ４をつ
なぐプリントパターンｌの各区間ｌ1 〜ｌ5 の伝播遅延
時間を図１に示すＴd1，Ｔd2，Ｔd3，Ｔd4，Ｔd5とする
と、前記電子部品ＩＣ１から電子部品ＩＣ４までの信号
が到達する時間Ｔ1 は、以下に示す数式(2) のようにな
る。
【００１９】
【数２】 Ｔ1 ＝ Ｔd1＋Ｔd2＋Ｔd3＋Ｔd4＋Ｔd5 …(2) 次に、電子部品ＩＣ１からの出力信号Ｖ1 が、プリント
パターンｌの区間ｌ1 ，区間ｌ5 ，区間ｌ2 を伝播して
電子部品ＩＣ２に到達した時を考える。電子部品ＩＣ１
の出力信号Ｖ1 は、電子部品ＩＣ２の入力で反射され
る。従って、この電子部品の入力インピーダンスを
Ｚin，区間ｌ2 の特性インピーダンスをＺ0 とすると、
区間ｌ2 から見た電子部品ＩＣ２での反射係数ρ
IC2 は、以下に示す数式(3) で求められる。
パターンｌの区間ｌ1 ，区間ｌ5 ，区間ｌ2 を伝播して
電子部品ＩＣ２に到達した時を考える。電子部品ＩＣ１
の出力信号Ｖ1 は、電子部品ＩＣ２の入力で反射され
る。従って、この電子部品の入力インピーダンスを
Ｚin，区間ｌ2 の特性インピーダンスをＺ0 とすると、
区間ｌ2 から見た電子部品ＩＣ２での反射係数ρ
IC2 は、以下に示す数式(3) で求められる。
【００２０】
【数３】 上記数式(1) において、たとえば、Ｚin＝１ＫΩ，Ｚ0
＝１００Ωとすると、反射係数はρIC2 ＝＋０．８とな
り、電子部品ＩＣ２から電子部品ＩＣ１へと、前記電子
部品ＩＣ１の出力信号Ｖ1とは同位相で、０．８Ｖ1 の
反射信号が区間ｌ2 を戻り、ゲートｂ点に到達する。こ
れにより、平行配線区間ｌ5 で発生した第２次的近端ク
ロストークＶ×T2が、電子部品ＩＣ１の出力信号Ｖ1 と
同位相でゲートｄ点か区間ｌ4 を伝播して電子部品ＩＣ
４方向へ進行し電子部品ＩＣ４に到達する。第２次的近
端クロストークＶ×T2は出力信号Ｖ1 の反射波０．８Ｖ
1 により発生するので、出力信号Ｖ1 で発生したクロス
トークＶ×T1で、第２次的近端クロストークＶ×T2を表
すと、以下に示す数式(4) のようになる。
＝１００Ωとすると、反射係数はρIC2 ＝＋０．８とな
り、電子部品ＩＣ２から電子部品ＩＣ１へと、前記電子
部品ＩＣ１の出力信号Ｖ1とは同位相で、０．８Ｖ1 の
反射信号が区間ｌ2 を戻り、ゲートｂ点に到達する。こ
れにより、平行配線区間ｌ5 で発生した第２次的近端ク
ロストークＶ×T2が、電子部品ＩＣ１の出力信号Ｖ1 と
同位相でゲートｄ点か区間ｌ4 を伝播して電子部品ＩＣ
４方向へ進行し電子部品ＩＣ４に到達する。第２次的近
端クロストークＶ×T2は出力信号Ｖ1 の反射波０．８Ｖ
1 により発生するので、出力信号Ｖ1 で発生したクロス
トークＶ×T1で、第２次的近端クロストークＶ×T2を表
すと、以下に示す数式(4) のようになる。
【００２１】
【数４】Ｖ×T2 ＝ ０．８Ｖ×T1 …(4) ここで、電子部品ＩＣ１より信号Ｖ1 が出力されてから
該信号Ｖ1 と同位相で、０．８Ｖ×T1の大きさとなった
第２次的近端クロストークが電子部品ＩＣ４の入力へ到
達するまでの時間Ｔ2 を、前記Ｔ1 と同様に整理する
と、以下に示す数式(5) のようになる。
該信号Ｖ1 と同位相で、０．８Ｖ×T1の大きさとなった
第２次的近端クロストークが電子部品ＩＣ４の入力へ到
達するまでの時間Ｔ2 を、前記Ｔ1 と同様に整理する
と、以下に示す数式(5) のようになる。
【００２２】
【数５】 Ｔ2 ＝ Ｔd1＋Ｔd5＋Ｔd2＋Ｔd2＋Ｔd4 …(2) クロストークノイズを低減するためには、前述した第１
次的と第２次的クロストークがそれぞれ互いに打ち消し
合う必要があり、そのためには、以下の式(6)の条件を
満たさなければならない。
次的と第２次的クロストークがそれぞれ互いに打ち消し
合う必要があり、そのためには、以下の式(6)の条件を
満たさなければならない。
【００２３】
【数６】 Ｔ1 ＝Ｔ2 より Ｔd2＝Ｔd3 …(6) このようにしてプリントパターンｌの区間ｌ2 と区間ｌ
3 のパターン長を、上記数式(6) の条件を満たすように
配線すれば、平行配線区間ｌ5 における電気的結合を防
止することができ、その結果、クロストークノイズを低
減した状態で出力信号Ｖ1 を確実に伝送できるようにな
る。
3 のパターン長を、上記数式(6) の条件を満たすように
配線すれば、平行配線区間ｌ5 における電気的結合を防
止することができ、その結果、クロストークノイズを低
減した状態で出力信号Ｖ1 を確実に伝送できるようにな
る。
【００２４】従って、各電子部品から平行配線区間ｌ5
までに形成するプリントパターンｌの配線は、常に同じ
長さに形成すれば、プリントパターンｌにおける信号遅
延時間を同等にすることができるので、電気的結合を低
減することとなり、クロストークの低減が図られる。な
お、このときの電子部品ＩＣ１〜電子部品ＩＣ４の各ゲ
ートａ点〜ｄ点での波形をタイムチャートにすると、図
２のようになる。この図に見られるように、電子部品Ｉ
Ｃ４−１と電子部品ＩＣ４−２の波形が打ち消し合い、
これによりクロストークノイズが低減されることがわか
る。
までに形成するプリントパターンｌの配線は、常に同じ
長さに形成すれば、プリントパターンｌにおける信号遅
延時間を同等にすることができるので、電気的結合を低
減することとなり、クロストークの低減が図られる。な
お、このときの電子部品ＩＣ１〜電子部品ＩＣ４の各ゲ
ートａ点〜ｄ点での波形をタイムチャートにすると、図
２のようになる。この図に見られるように、電子部品Ｉ
Ｃ４−１と電子部品ＩＣ４−２の波形が打ち消し合い、
これによりクロストークノイズが低減されることがわか
る。
【００２５】また、図３は上述した設定によるプリント
パターンＬの配線を、バス系の多信号平行伝送に応用し
た例である。１枚のバックボード１０に、２枚（あるい
は、２枚以上となる場合もある）のパッケージ基板１１
と１２が実装されていて、これら２枚のパッケージ基板
１１と１２のうち、一方のパッケージ基板１１には送信
側ＬＳＩ１１ａが、また他方のパッケージ基板１２には
受信側ＬＳＩ１２ａが搭載されている。そして、これら
二つの電子部品１１ａと１２ａに備えられている図示せ
ぬ複数の入力出力端子間において複数本のプリントパタ
ーンを配線しており、上述したクロストークノイズ低減
の作用を応用しているものである。
パターンＬの配線を、バス系の多信号平行伝送に応用し
た例である。１枚のバックボード１０に、２枚（あるい
は、２枚以上となる場合もある）のパッケージ基板１１
と１２が実装されていて、これら２枚のパッケージ基板
１１と１２のうち、一方のパッケージ基板１１には送信
側ＬＳＩ１１ａが、また他方のパッケージ基板１２には
受信側ＬＳＩ１２ａが搭載されている。そして、これら
二つの電子部品１１ａと１２ａに備えられている図示せ
ぬ複数の入力出力端子間において複数本のプリントパタ
ーンを配線しており、上述したクロストークノイズ低減
の作用を応用しているものである。
【００２６】すなわち、送信側ＬＳＩ１１ａ及び受信側
ＬＳＩ１２ａを搭載したパッケージ基板１１及び１２に
おいて信号を出力した際のパターン遅延時間が等しい場
合に、送信側ＬＳＩ１１ａからバックボード１０までの
パターン配線長Ｌ１と、受信側ＬＳＩ１２ａからバック
ボード１０までのパターン配線長Ｌ２を同じ長さとすれ
ば、バックボード１０に形成された複数本の平行なプリ
ントパターンＬ２における電気的結合は低減され、クロ
ストークノイズの低減が図れる。
ＬＳＩ１２ａを搭載したパッケージ基板１１及び１２に
おいて信号を出力した際のパターン遅延時間が等しい場
合に、送信側ＬＳＩ１１ａからバックボード１０までの
パターン配線長Ｌ１と、受信側ＬＳＩ１２ａからバック
ボード１０までのパターン配線長Ｌ２を同じ長さとすれ
ば、バックボード１０に形成された複数本の平行なプリ
ントパターンＬ２における電気的結合は低減され、クロ
ストークノイズの低減が図れる。
【００２７】
【発明の効果】以上説明したように本発明によれば、プ
リント配線板上に搭載した電子部品の少なくとも４個以
上の入出力端子間を接続するために形成され、互いに対
応する２つの入出力端子間を接続するように形成したと
きにその配線の一部が少なくとも２本以上で平行に隣接
して配線されるプリントパターンの配線構造において、
前記平行に隣接するように形成された平行配線個所以外
の非平行配線部分を、出力側の電子部品から出力された
信号が受信側の電子部品に到達するまでの時間における
信号の遅延時間が同等となるように前記各電子部品から
平行配線個所までの非平行配線長を同じ長さで配線する
ようにした。
リント配線板上に搭載した電子部品の少なくとも４個以
上の入出力端子間を接続するために形成され、互いに対
応する２つの入出力端子間を接続するように形成したと
きにその配線の一部が少なくとも２本以上で平行に隣接
して配線されるプリントパターンの配線構造において、
前記平行に隣接するように形成された平行配線個所以外
の非平行配線部分を、出力側の電子部品から出力された
信号が受信側の電子部品に到達するまでの時間における
信号の遅延時間が同等となるように前記各電子部品から
平行配線個所までの非平行配線長を同じ長さで配線する
ようにした。
【００２８】このため、出力側の端子より出力された信
号が入力側の端子へと到達するまで出力信号の遅延時間
は、プリントパターンの配線長が同じであることによっ
て同等となり、平行配線個所における電気的結合が無く
なって、その結果クロストークノイズが低減されること
となる。こうして平行配線個所におけるクロストークノ
イズが低減されると、従来のように平行配線個所にて生
じるクロストークノイズを防止するため、隣接するプリ
ントパターン同志を、所定の間隙以上に広げて配置した
り、あるいは、互いのプリントパターン間にＧＮＤシー
ルドパターンを挿入したりしなくとも良くなり、その結
果、配線スペースを有効に活用することができ、高密度
配線を実現することができる。従って、プリント配線板
の小型化はもちろんのこと、この小型のプリント配線板
を具備することで装置全体の小型化を実現できると共
に、誤動作のない小型で信頼性のあるプリントパターン
の配線構造が提供できる。
号が入力側の端子へと到達するまで出力信号の遅延時間
は、プリントパターンの配線長が同じであることによっ
て同等となり、平行配線個所における電気的結合が無く
なって、その結果クロストークノイズが低減されること
となる。こうして平行配線個所におけるクロストークノ
イズが低減されると、従来のように平行配線個所にて生
じるクロストークノイズを防止するため、隣接するプリ
ントパターン同志を、所定の間隙以上に広げて配置した
り、あるいは、互いのプリントパターン間にＧＮＤシー
ルドパターンを挿入したりしなくとも良くなり、その結
果、配線スペースを有効に活用することができ、高密度
配線を実現することができる。従って、プリント配線板
の小型化はもちろんのこと、この小型のプリント配線板
を具備することで装置全体の小型化を実現できると共
に、誤動作のない小型で信頼性のあるプリントパターン
の配線構造が提供できる。
【図１】本実施例のプリントパターンの一形成例を示す
平面図である。
平面図である。
【図２】図１に示す配線とした場合の各ゲートにおける
波形のタイムチャートである。
波形のタイムチャートである。
【図３】バス系多信号平行伝送に応用した例を示す斜視
図である。
図である。
【図４】従来のプリントパターンの配線例を示す説明図
である。
である。
【図５】クロストークノイズを防止するための従来のプ
リントパターン配線例を示す説明図である。
リントパターン配線例を示す説明図である。
【図６】クロストークノイズを防止するための従来のプ
リントパターン配線例を示す説明図である。
リントパターン配線例を示す説明図である。
ＩＣ１ 電子部品 ＩＣ２ 電子部品 ＩＣ３ 電子部品 ＩＣ４ 電子部品 ｌ プリントパターン ｌ1 区間 ｌ2 区間 ｌ3 区間 ｌ4 区間 ｌ5 平行配線区間
Claims (1)
- 【請求項１】 プリント配線板上に搭載した電子部品が
有する少なくとも４個所の入出力端子間を接続するため
に形成され、互いに対応する２個の入出力端子間を接続
するように形成したときにその配線の一部が少なくとも
２本以上で平行に隣接して配線されるプリントパターン
の配線構造において、 前記平行に隣接するように形成された平行配線区間以外
の非平行配線区間を、出力側の電子部品から出力された
信号が受信側の電子部品に到達するまでの時間における
信号の遅延時間が同等となるよう前記各電子部品から平
行配線区間までの非平行配線長を同じ長さで配線するよ
うにしたことを特徴とするプリントパターンの配線構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27509691A JPH05114770A (ja) | 1991-10-23 | 1991-10-23 | プリントパターンの配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27509691A JPH05114770A (ja) | 1991-10-23 | 1991-10-23 | プリントパターンの配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05114770A true JPH05114770A (ja) | 1993-05-07 |
Family
ID=17550722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27509691A Pending JPH05114770A (ja) | 1991-10-23 | 1991-10-23 | プリントパターンの配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05114770A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6235997B1 (en) | 1997-08-25 | 2001-05-22 | Fujitsu Limited | LSI package with equal length transmission Lines |
| JP2018198844A (ja) * | 2017-05-29 | 2018-12-20 | 株式会社三共 | 遊技機 |
| JP2019017887A (ja) * | 2017-07-21 | 2019-02-07 | 株式会社三共 | 遊技機 |
-
1991
- 1991-10-23 JP JP27509691A patent/JPH05114770A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6235997B1 (en) | 1997-08-25 | 2001-05-22 | Fujitsu Limited | LSI package with equal length transmission Lines |
| JP2018198844A (ja) * | 2017-05-29 | 2018-12-20 | 株式会社三共 | 遊技機 |
| JP2019017887A (ja) * | 2017-07-21 | 2019-02-07 | 株式会社三共 | 遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7038555B2 (en) | Printed wiring board for controlling signal transmission using paired inductance and capacitance | |
| US7446624B2 (en) | Transmission line and wiring forming method | |
| EP0197393B1 (en) | A method of reducing cross talk noise sensitivity in a printed circuit | |
| US20060061432A1 (en) | Two-layer PCB with impedence control and method of providing the same | |
| US20080308313A1 (en) | Split wave compensation for open stubs | |
| JPH05343601A (ja) | 集積回路の接続システム | |
| JPH0734455B2 (ja) | 多層配線基板 | |
| US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
| JPH05114770A (ja) | プリントパターンの配線構造 | |
| JP2003258394A (ja) | 配線基板 | |
| JP2003152290A (ja) | プリント配線基板 | |
| KR102636487B1 (ko) | 신호 전송기 및 이를 구비하는 반도체 소자 검사 장치 | |
| JPH03224261A (ja) | 半導体集積回路装置 | |
| US6566975B2 (en) | Wiring board having parallel transmission lines to transmit equivalent signals in parallel | |
| US20030123238A1 (en) | Enhanced PCB and stacked substrate structure | |
| JPH0786509A (ja) | 半導体集積回路 | |
| JP2003289184A (ja) | 多層プリント配線板 | |
| US5903057A (en) | Semiconductor device that compensates for package induced delay | |
| JPH06176838A (ja) | 配線板及びｉｃパッケージ | |
| JPH0582646A (ja) | クロストークノイズ防止機能を備えた半導体回路 | |
| JP5653787B2 (ja) | 接続構造及び接続方法 | |
| JP3166721B2 (ja) | 積層型半導体装置のスタック構造 | |
| JP3112270B2 (ja) | 高速ロジック回路 | |
| JP2008078157A (ja) | モジュラコネクタ | |
| JP2836972B2 (ja) | 配線方法 |