JPH05114612A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05114612A JPH05114612A JP27510491A JP27510491A JPH05114612A JP H05114612 A JPH05114612 A JP H05114612A JP 27510491 A JP27510491 A JP 27510491A JP 27510491 A JP27510491 A JP 27510491A JP H05114612 A JPH05114612 A JP H05114612A
- Authority
- JP
- Japan
- Prior art keywords
- vertical hole
- hole type
- semiconductor layer
- gate electrode
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 半導体，絶縁体，あるいは半導体と絶縁体と
の積層体から成る基板に形成された空洞部に，金属ある
いは半導体を埋め込む方法に関し，径が微細で高アスペ
クト比の開口部を有する複雑な形状の空洞部に充分に金
属あるいは半導体を埋め込むことができるようにする。 【構成】 半導体，絶縁体，あるいは半導体と絶縁体と
の積層体から成る基板１１に，縦穴型開口部１２を形成
する。基板１１表面に金属あるいは半導体から成る充填
物質１３を堆積する。充填物質１３をパターニングし
て，縦穴型開口部１２の周囲に，縦穴型開口部１２の容
積とほぼ等しい体積の量だけ残し，他の部分を除去す
る。高密度エネルギービームを照射し，充填物質１３を
溶融液化させて，縦穴型開口部１２内に埋め込む。
の積層体から成る基板に形成された空洞部に，金属ある
いは半導体を埋め込む方法に関し，径が微細で高アスペ
クト比の開口部を有する複雑な形状の空洞部に充分に金
属あるいは半導体を埋め込むことができるようにする。 【構成】 半導体，絶縁体，あるいは半導体と絶縁体と
の積層体から成る基板１１に，縦穴型開口部１２を形成
する。基板１１表面に金属あるいは半導体から成る充填
物質１３を堆積する。充填物質１３をパターニングし
て，縦穴型開口部１２の周囲に，縦穴型開口部１２の容
積とほぼ等しい体積の量だけ残し，他の部分を除去す
る。高密度エネルギービームを照射し，充填物質１３を
溶融液化させて，縦穴型開口部１２内に埋め込む。
Description
【０００１】
【産業上の利用分野】本発明は，半導体装置の製造方
法，特に半導体，絶縁体，あるいは半導体と絶縁体との
積層体から成る基板に形成された空洞部に，金属あるい
は半導体を埋め込む方法を用いた超薄膜電界効果トラン
ジスタの製造方法に関する。
法，特に半導体，絶縁体，あるいは半導体と絶縁体との
積層体から成る基板に形成された空洞部に，金属あるい
は半導体を埋め込む方法を用いた超薄膜電界効果トラン
ジスタの製造方法に関する。
【０００２】
【従来の技術】従来の超薄膜電界効果トランジスタの例
を説明する。 （従来例１）図１１は，従来例１を示す図であり，図
（ａ）は要部模式図，図（ｂ）はＸ−Ｙ断面図である。
を説明する。 （従来例１）図１１は，従来例１を示す図であり，図
（ａ）は要部模式図，図（ｂ）はＸ−Ｙ断面図である。
【０００３】図中，６１はシリコン基板，６２は縦穴型
開口部Ａ，６３は縦穴型開口部Ｂ，６４はスクリーン型
シリコン層，６５はゲート酸化膜，６６はゲート電極，
６７はドレイン電極である。図中には示されていない
が，ソース電極が，ドレイン電極６７に対向して，紙面
手前側に設けられている。
開口部Ａ，６３は縦穴型開口部Ｂ，６４はスクリーン型
シリコン層，６５はゲート酸化膜，６６はゲート電極，
６７はドレイン電極である。図中には示されていない
が，ソース電極が，ドレイン電極６７に対向して，紙面
手前側に設けられている。
【０００４】図１１に示す縦型スクリーン構造の超薄膜
電界効果トランジスタは，次のようにして作製される。 シリコン基板６１に，互いに隣接する縦穴型開口部
Ａ６２および縦穴型開口部Ｂ６３を形成する。縦穴型開
口部Ａ６２および縦穴型開口部Ｂ６３によって挟まれた
スクリーン型シリコン層６４がチャネル領域となる。
電界効果トランジスタは，次のようにして作製される。 シリコン基板６１に，互いに隣接する縦穴型開口部
Ａ６２および縦穴型開口部Ｂ６３を形成する。縦穴型開
口部Ａ６２および縦穴型開口部Ｂ６３によって挟まれた
スクリーン型シリコン層６４がチャネル領域となる。
【０００５】 ソース領域およびドレイン領域に不純
物拡散を行った後，全面にゲート酸化膜６５を形成す
る。 スパッタ法あるいは蒸着法により全面にゲート金属
を堆積した後，パターニングしてゲート電極６６，ソー
ス電極（図示せず），およびドレイン電極６７を形成す
る。
物拡散を行った後，全面にゲート酸化膜６５を形成す
る。 スパッタ法あるいは蒸着法により全面にゲート金属
を堆積した後，パターニングしてゲート電極６６，ソー
ス電極（図示せず），およびドレイン電極６７を形成す
る。
【０００６】以上の各工程を経て，図１１に示す縦型ス
クリーン構造の超薄膜電界効果トランジスタが完成す
る。 （従来例２）図１２は，従来例２を示す図であり，２層
ゲートＳＯＩ構造の超薄膜電界効果トランジスタの例を
示している。
クリーン構造の超薄膜電界効果トランジスタが完成す
る。 （従来例２）図１２は，従来例２を示す図であり，２層
ゲートＳＯＩ構造の超薄膜電界効果トランジスタの例を
示している。
【０００７】図中，７１は基板，７２は絶縁膜，７３は
下層ゲート電極，７４は下層ゲート絶縁膜，７５は半導
体層，７６は上層ゲート絶縁膜，７７はソース電極，７
８は上層ゲート電極，７９はドレイン電極である。
下層ゲート電極，７４は下層ゲート絶縁膜，７５は半導
体層，７６は上層ゲート絶縁膜，７７はソース電極，７
８は上層ゲート電極，７９はドレイン電極である。
【０００８】図１２に示す２層ゲートＳＯＩ構造の超薄
膜電界効果トランジスタは，次のようにして作製され
る。 基板７１上に絶縁膜７２を形成し，その上に下層ゲ
ート電極７３を形成する。
膜電界効果トランジスタは，次のようにして作製され
る。 基板７１上に絶縁膜７２を形成し，その上に下層ゲ
ート電極７３を形成する。
【０００９】 全面に下層ゲート絶縁膜７４を形成し
た後，トランジスタの活性層と成る半導体層７５を形成
する。この半導体層７５は，欠陥の少ない良質な単結晶
層を必要とするため，例えば，通常のＣＶＤ法で形成し
た多結晶シリコンをレーザ溶融再結晶化法で加工して形
成する。
た後，トランジスタの活性層と成る半導体層７５を形成
する。この半導体層７５は，欠陥の少ない良質な単結晶
層を必要とするため，例えば，通常のＣＶＤ法で形成し
た多結晶シリコンをレーザ溶融再結晶化法で加工して形
成する。
【００１０】 ソース領域およびドレイン領域に不純
物拡散を行った後，全面に上層ゲート絶縁膜７６を形成
する。 上層ゲート絶縁膜７６の所定部分を開口した後，全
面に金属を堆積し，パターニングして，ソース電極７
７，上層ゲート電極７８，およびドレイン電極７９を形
成する。
物拡散を行った後，全面に上層ゲート絶縁膜７６を形成
する。 上層ゲート絶縁膜７６の所定部分を開口した後，全
面に金属を堆積し，パターニングして，ソース電極７
７，上層ゲート電極７８，およびドレイン電極７９を形
成する。
【００１１】以上の各工程を経て，図１２に示す２層ゲ
ートＳＯＩ構造の超薄膜電界効果トランジスタが完成す
る。
ートＳＯＩ構造の超薄膜電界効果トランジスタが完成す
る。
【００１２】
【発明が解決しようとする課題】（従来例１の問題点）
図１１に示す縦型スクリーン構造の超薄膜電界効果トラ
ンジスタの最大の問題点は，縦穴型開口部Ａ６２および
縦穴型開口部Ｂ６３へのゲート電極６６の形成である。
図１１に示す縦型スクリーン構造の超薄膜電界効果トラ
ンジスタの最大の問題点は，縦穴型開口部Ａ６２および
縦穴型開口部Ｂ６３へのゲート電極６６の形成である。
【００１３】縦型スクリーン構造の超薄膜電界効果トラ
ンジスタの駆動能力を決める要素の一つであるチャネル
幅は，図１１（ｂ）のｗで与えられるが，これを大きく
しようとすると，縦穴型開口部Ａ６２および縦穴型開口
部Ｂ６３の深さを，より深くしなければならない。
ンジスタの駆動能力を決める要素の一つであるチャネル
幅は，図１１（ｂ）のｗで与えられるが，これを大きく
しようとすると，縦穴型開口部Ａ６２および縦穴型開口
部Ｂ６３の深さを，より深くしなければならない。
【００１４】一方，トランジスタの集積密度を上げるた
めには，図１１（ａ）のａ×ｂで表される開口部面積は
できる限り狭くしたい，という要求がある。以上の結
果，縦穴型開口部Ａ６２および縦穴型開口部Ｂ６３のア
スペクト比は大きなものとなり，スパッタ法や蒸着法な
どの通常のゲート電極形成技術では，縦穴型開口部Ａ６
２および縦穴型開口部Ｂ６３の側面および底部へのゲー
ト金属６６の形成が極めて困難となる。
めには，図１１（ａ）のａ×ｂで表される開口部面積は
できる限り狭くしたい，という要求がある。以上の結
果，縦穴型開口部Ａ６２および縦穴型開口部Ｂ６３のア
スペクト比は大きなものとなり，スパッタ法や蒸着法な
どの通常のゲート電極形成技術では，縦穴型開口部Ａ６
２および縦穴型開口部Ｂ６３の側面および底部へのゲー
ト金属６６の形成が極めて困難となる。
【００１５】以上のように，図１１に示す縦型スクリー
ン構造の超薄膜電界効果トランジスタには，トランジス
タ特性と集積度とがトレードオフの関係となり，総合的
な高性能化に限界が生じる，という問題があった。
ン構造の超薄膜電界効果トランジスタには，トランジス
タ特性と集積度とがトレードオフの関係となり，総合的
な高性能化に限界が生じる，という問題があった。
【００１６】（従来例２の問題点）図１２に示す２層ゲ
ートＳＯＩ構造の超薄膜電界効果トランジスタは，その
構造が複雑なことと，工程数が多いために歩留まりの低
下を招きやすいことが一番の問題点である。
ートＳＯＩ構造の超薄膜電界効果トランジスタは，その
構造が複雑なことと，工程数が多いために歩留まりの低
下を招きやすいことが一番の問題点である。
【００１７】また，下層ゲート電極７３への配線接続を
トランジスタの活性領域の外に設ける必要があるため，
集積度が低下する，という問題がある。この構造のトラ
ンジスタのもう一つの問題点は，ＳＯＩ構造の形成時に
生じる。すなわち，図１２に示す構造では，下層ゲート
電極７３を形成してからＳＯＩ層（半導体層７５）を形
成することとなるが，レーザ溶融再結晶化法においては
下層構造の影響を受けやすく，下層ゲート電極７３の存
在による凹凸あるいは温度分布の変調が悪影響を及ぼ
す。
トランジスタの活性領域の外に設ける必要があるため，
集積度が低下する，という問題がある。この構造のトラ
ンジスタのもう一つの問題点は，ＳＯＩ構造の形成時に
生じる。すなわち，図１２に示す構造では，下層ゲート
電極７３を形成してからＳＯＩ層（半導体層７５）を形
成することとなるが，レーザ溶融再結晶化法においては
下層構造の影響を受けやすく，下層ゲート電極７３の存
在による凹凸あるいは温度分布の変調が悪影響を及ぼ
す。
【００１８】この悪影響を軽減する手段を講ずるにして
も，さらに新たな工程を付加しなければならない，とい
う問題がある。 （本発明の目的）本発明は，上記の問題点を解決して，
径が微細で高アスペクト比の開口部を有する複雑な形状
の空洞部に充分に金属あるいは半導体を埋め込むことが
できるようにした半導体装置の製造方法，特に半導体，
絶縁体，あるいは半導体と絶縁体との積層体から成る基
板に形成された空洞部に，金属あるいは半導体を埋め込
む方法を用いた超薄膜電界効果トランジスタの製造方法
を提供することを目的とする。
も，さらに新たな工程を付加しなければならない，とい
う問題がある。 （本発明の目的）本発明は，上記の問題点を解決して，
径が微細で高アスペクト比の開口部を有する複雑な形状
の空洞部に充分に金属あるいは半導体を埋め込むことが
できるようにした半導体装置の製造方法，特に半導体，
絶縁体，あるいは半導体と絶縁体との積層体から成る基
板に形成された空洞部に，金属あるいは半導体を埋め込
む方法を用いた超薄膜電界効果トランジスタの製造方法
を提供することを目的とする。
【００１９】
【課題を解決するための手段】上記の目的を達成するた
めに，本発明に係る半導体装置の製造方法は，以下のよ
うに構成する。
めに，本発明に係る半導体装置の製造方法は，以下のよ
うに構成する。
【００２０】（１）半導体層表面に形成された上層ゲー
ト電極および半導体層中に形成された下層ゲート電極を
有する超薄膜電界効果トランジスタの製造方法であっ
て，半導体層に互いに隣接する２つの縦穴型開口部を形
成する工程と，半導体層中に，前記２つの縦穴型開口部
間を接続する横穴部を形成する工程と，半導体層表面，
並びに前記２つの縦穴型開口部および横穴部から成る空
洞部の内面にゲート酸化膜を形成する工程と，半導体層
の表面にゲート材料を堆積する工程と，該ゲート材料を
パターニングして，前記２つの縦穴型開口部の周囲に，
２つの縦穴型開口部および横穴部から成る空洞部の容積
とほぼ等しい体積の量だけ残し，他の部分を除去する工
程と，高密度エネルギービームを照射して，ゲート材料
を溶融液化させて，前記２つの縦穴型開口部および横穴
部から成る空洞部に埋め込んで，下層ゲート電極を形成
する工程とを含むように構成する。
ト電極および半導体層中に形成された下層ゲート電極を
有する超薄膜電界効果トランジスタの製造方法であっ
て，半導体層に互いに隣接する２つの縦穴型開口部を形
成する工程と，半導体層中に，前記２つの縦穴型開口部
間を接続する横穴部を形成する工程と，半導体層表面，
並びに前記２つの縦穴型開口部および横穴部から成る空
洞部の内面にゲート酸化膜を形成する工程と，半導体層
の表面にゲート材料を堆積する工程と，該ゲート材料を
パターニングして，前記２つの縦穴型開口部の周囲に，
２つの縦穴型開口部および横穴部から成る空洞部の容積
とほぼ等しい体積の量だけ残し，他の部分を除去する工
程と，高密度エネルギービームを照射して，ゲート材料
を溶融液化させて，前記２つの縦穴型開口部および横穴
部から成る空洞部に埋め込んで，下層ゲート電極を形成
する工程とを含むように構成する。
【００２１】（２）半導体層表面に形成された上層ゲー
ト電極および半導体層中に形成された下層ゲート電極を
有する超薄膜電界効果トランジスタの製造方法であっ
て，半導体層に互いに隣接する２つの縦穴型開口部を形
成する工程と，半導体層表面および前記２つの縦穴型開
口部の内面にゲート酸化膜を形成する工程と，半導体層
の表面にゲート材料を堆積する工程と，該ゲート材料を
パターニングして，前記２つの縦穴型開口部の周囲に，
２つの縦穴型開口部の容積とほぼ等しい体積の量だけ残
し，他の部分を除去する工程と，高密度エネルギービー
ムを照射して，ゲート材料を溶融液化させて，前記２つ
の縦穴型開口部に埋め込んで，下層ゲート電極を形成す
る工程とを含むように構成する。
ト電極および半導体層中に形成された下層ゲート電極を
有する超薄膜電界効果トランジスタの製造方法であっ
て，半導体層に互いに隣接する２つの縦穴型開口部を形
成する工程と，半導体層表面および前記２つの縦穴型開
口部の内面にゲート酸化膜を形成する工程と，半導体層
の表面にゲート材料を堆積する工程と，該ゲート材料を
パターニングして，前記２つの縦穴型開口部の周囲に，
２つの縦穴型開口部の容積とほぼ等しい体積の量だけ残
し，他の部分を除去する工程と，高密度エネルギービー
ムを照射して，ゲート材料を溶融液化させて，前記２つ
の縦穴型開口部に埋め込んで，下層ゲート電極を形成す
る工程とを含むように構成する。
【００２２】（３）半導体層表面に形成された上層ゲー
ト電極および半導体層中に形成された下層ゲート電極を
有する超薄膜電界効果トランジスタの製造方法であっ
て，半導体層に縦穴型開口部を形成する工程と，半導体
層中に，前記縦穴型開口部と接続する横穴部を形成する
工程と，半導体層表面，並びに前記縦穴型開口部および
横穴部から成る空洞部の内面にゲート酸化膜を形成する
工程と，半導体層の表面にゲート材料を堆積する工程
と，該ゲート材料をパターニングして，前記縦穴型開口
部の周囲に，縦穴型開口部および横穴部から成る空洞部
の容積とほぼ等しい体積の量だけ残し，他の部分を除去
する工程と，高密度エネルギービームを照射して，ゲー
ト材料を溶融液化させて，前記縦穴型開口部および横穴
部から成る空洞部に埋め込んで，下層ゲート電極を形成
する工程とを含むように構成する。
ト電極および半導体層中に形成された下層ゲート電極を
有する超薄膜電界効果トランジスタの製造方法であっ
て，半導体層に縦穴型開口部を形成する工程と，半導体
層中に，前記縦穴型開口部と接続する横穴部を形成する
工程と，半導体層表面，並びに前記縦穴型開口部および
横穴部から成る空洞部の内面にゲート酸化膜を形成する
工程と，半導体層の表面にゲート材料を堆積する工程
と，該ゲート材料をパターニングして，前記縦穴型開口
部の周囲に，縦穴型開口部および横穴部から成る空洞部
の容積とほぼ等しい体積の量だけ残し，他の部分を除去
する工程と，高密度エネルギービームを照射して，ゲー
ト材料を溶融液化させて，前記縦穴型開口部および横穴
部から成る空洞部に埋め込んで，下層ゲート電極を形成
する工程とを含むように構成する。
【００２３】
【作用】図１は，本発明の基本構成（その１）を示す図
である。同図を用いて，本発明の基本的な作用を説明す
る。
である。同図を用いて，本発明の基本的な作用を説明す
る。
【００２４】 図（ａ）に示すように，半導体，絶縁
体，あるいは半導体と絶縁体との積層体から成る基板１
１に縦穴型開口部１２を形成する。 基板１１表面に金属あるいは半導体から成る充填物
質１３を堆積した後，図（ｂ）に示すように，充填物質
１３をパターニングして，縦穴型開口部１２の周囲に，
縦穴型開口部１２の容積とほぼ等しい体積の量だけ残
し，他の部分を除去する。その結果，縦穴型開口部１２
の断面は，図（ｃ）に示すようになる。
体，あるいは半導体と絶縁体との積層体から成る基板１
１に縦穴型開口部１２を形成する。 基板１１表面に金属あるいは半導体から成る充填物
質１３を堆積した後，図（ｂ）に示すように，充填物質
１３をパターニングして，縦穴型開口部１２の周囲に，
縦穴型開口部１２の容積とほぼ等しい体積の量だけ残
し，他の部分を除去する。その結果，縦穴型開口部１２
の断面は，図（ｃ）に示すようになる。
【００２５】充填物質１３が通常のスパッタ法で成膜し
た金属の場合，図（ｃ）に示すように，縦穴型開口部１
２の側壁部および底部においては，基板１１表面と比較
して，はるかに薄い膜しか形成し得ない。場合によって
は，縦穴型開口部１２の底部の角部で断線状態が生じる
こともある。
た金属の場合，図（ｃ）に示すように，縦穴型開口部１
２の側壁部および底部においては，基板１１表面と比較
して，はるかに薄い膜しか形成し得ない。場合によって
は，縦穴型開口部１２の底部の角部で断線状態が生じる
こともある。
【００２６】 基板１１を真空中に置き，例えばパル
ス発光のエキシマレーザ等の高密度エネルギービームを
照射し，充填物質１３を瞬間的に溶融液化させる。その
結果，基板１１表面の充填物質１３は，中央部が開口し
ているため，図（ｄ）に示すように，一旦はドーナツ型
となるが，液化した充填物質１３の高さｈが縦穴型開口
部１２の径ａの１／２より大きい場合，ドーナツ型は潰
れて液化した充填物質１３は半球状となる。すなわち，
図（ｅ）に示すように，縦穴型開口部１２は，液化した
充填物質１３によって蓋をされた形となる。
ス発光のエキシマレーザ等の高密度エネルギービームを
照射し，充填物質１３を瞬間的に溶融液化させる。その
結果，基板１１表面の充填物質１３は，中央部が開口し
ているため，図（ｄ）に示すように，一旦はドーナツ型
となるが，液化した充填物質１３の高さｈが縦穴型開口
部１２の径ａの１／２より大きい場合，ドーナツ型は潰
れて液化した充填物質１３は半球状となる。すなわち，
図（ｅ）に示すように，縦穴型開口部１２は，液化した
充填物質１３によって蓋をされた形となる。
【００２７】ドーナツ型時の液化した充填物質１３の高
さｈは，表面張力によりドーナツ型の底面積が高密度エ
ネルギービームの照射前より縮小するため，元の膜厚よ
りも大きくなる。さらに，液化した充填物質１３と縦穴
型開口部１２の側壁との接触角が９０°以下ならば，液
化した充填物質１３は，毛細管現象により縦穴型開口部
１２の底部まで侵入して，図（ｆ）に示す構造となる。
さｈは，表面張力によりドーナツ型の底面積が高密度エ
ネルギービームの照射前より縮小するため，元の膜厚よ
りも大きくなる。さらに，液化した充填物質１３と縦穴
型開口部１２の側壁との接触角が９０°以下ならば，液
化した充填物質１３は，毛細管現象により縦穴型開口部
１２の底部まで侵入して，図（ｆ）に示す構造となる。
【００２８】以上，堆積した充填物質１３をパターニン
グして縦穴型開口部１２の周辺のみに残す場合について
説明したが，堆積した充填物質１３をパターニングせず
に全面に残す場合にも，同様の効果が期待できる。ただ
し，その場合には，縦穴型開口部１２が液化した充填物
質１３によって蓋をされ，さらにその蓋が潰れて縦穴型
開口部１２に充填物質１３が埋め込まれるための条件
は，基板１１表面に堆積した充填物質１３の膜厚を縦穴
型開口部の径ａの１／２より大きくすることである。し
たがって，図１に示したように，充填物質１３をパター
ニングして縦穴型開口部１２の周辺のみに限定した場合
の方が，縦穴型開口部１２に液化した充填物質１３の蓋
が容易に形成されるので都合が良い。
グして縦穴型開口部１２の周辺のみに残す場合について
説明したが，堆積した充填物質１３をパターニングせず
に全面に残す場合にも，同様の効果が期待できる。ただ
し，その場合には，縦穴型開口部１２が液化した充填物
質１３によって蓋をされ，さらにその蓋が潰れて縦穴型
開口部１２に充填物質１３が埋め込まれるための条件
は，基板１１表面に堆積した充填物質１３の膜厚を縦穴
型開口部の径ａの１／２より大きくすることである。し
たがって，図１に示したように，充填物質１３をパター
ニングして縦穴型開口部１２の周辺のみに限定した場合
の方が，縦穴型開口部１２に液化した充填物質１３の蓋
が容易に形成されるので都合が良い。
【００２９】以上，基板に形成された縦穴型開口部に充
填物質を埋め込む方法を説明したが，充填物質を液化し
た際の量が充分であれば，液化した充填物質は，毛細管
現象によっていかなる形状の空洞部内にも侵入し得るの
で，基板中に形成された種々の形状の空洞部内へ充填物
質を埋め込むことができる。以下に，その例を示す。
填物質を埋め込む方法を説明したが，充填物質を液化し
た際の量が充分であれば，液化した充填物質は，毛細管
現象によっていかなる形状の空洞部内にも侵入し得るの
で，基板中に形成された種々の形状の空洞部内へ充填物
質を埋め込むことができる。以下に，その例を示す。
【００３０】図２は，本発明の基本構成（その２）を示
す図である。本例は，図（ａ）に示すように，基板２１
に形成された縦穴型開口部２２と，この縦穴型開口部２
２の底部に接続された横穴部２３とから成る空洞部内に
充填物質を埋め込むものである。
す図である。本例は，図（ａ）に示すように，基板２１
に形成された縦穴型開口部２２と，この縦穴型開口部２
２の底部に接続された横穴部２３とから成る空洞部内に
充填物質を埋め込むものである。
【００３１】 基板２１表面に充填物質２４を堆積
し，図（ｂ）に示すように，充填物質２４をパターニン
グして，縦穴型開口部２２の周囲に，縦穴型開口部２２
と横穴部２３とから成る空洞部の容積とほぼ等しい体積
の量だけ残し，他の部分を除去する。
し，図（ｂ）に示すように，充填物質２４をパターニン
グして，縦穴型開口部２２の周囲に，縦穴型開口部２２
と横穴部２３とから成る空洞部の容積とほぼ等しい体積
の量だけ残し，他の部分を除去する。
【００３２】 高密度エネルギービームを照射し，充
填物質２４を溶融液化させて，図（ｃ）に示すように，
縦穴型開口部２２と横穴部２３とから成る空洞部内に埋
め込む。
填物質２４を溶融液化させて，図（ｃ）に示すように，
縦穴型開口部２２と横穴部２３とから成る空洞部内に埋
め込む。
【００３３】図３は，本発明の基本構成（その３）を示
す図である。本例は，図（ａ）に示すように，基板３１
に隣接して形成された縦穴型開口部Ａ３２および縦穴型
開口部Ｂ３３と，これらの縦穴型開口部Ａ３２および縦
穴型開口部Ｂ３３の底部に接続された横穴部３４とから
成る空洞部内に充填物質を埋め込むものである。
す図である。本例は，図（ａ）に示すように，基板３１
に隣接して形成された縦穴型開口部Ａ３２および縦穴型
開口部Ｂ３３と，これらの縦穴型開口部Ａ３２および縦
穴型開口部Ｂ３３の底部に接続された横穴部３４とから
成る空洞部内に充填物質を埋め込むものである。
【００３４】 基板３１表面に充填物質３５を堆積
し，図（ｂ）に示すように，充填物質３５をパターニン
グして，縦穴型開口部Ａ３２および縦穴型開口部Ｂ３３
の周囲に，縦穴型開口部Ａ３２，縦穴型開口部Ｂ３３，
および横穴部３４から成る空洞部の容積とほぼ等しい体
積の量だけ残し，他の部分を除去する。
し，図（ｂ）に示すように，充填物質３５をパターニン
グして，縦穴型開口部Ａ３２および縦穴型開口部Ｂ３３
の周囲に，縦穴型開口部Ａ３２，縦穴型開口部Ｂ３３，
および横穴部３４から成る空洞部の容積とほぼ等しい体
積の量だけ残し，他の部分を除去する。
【００３５】 高密度エネルギービームを照射し，充
填物質３５を溶融液化させて，図（ｃ）に示すように，
縦穴型開口部Ａ３２，縦穴型開口部Ｂ３３，および横穴
部３４から成る空洞部内に埋め込む。
填物質３５を溶融液化させて，図（ｃ）に示すように，
縦穴型開口部Ａ３２，縦穴型開口部Ｂ３３，および横穴
部３４から成る空洞部内に埋め込む。
【００３６】以上では，液化した充填物質と空洞を構成
する材料との濡れ性が充分（接触角＜９０°）で，毛細
管現象が充分に起こる場合について説明したが，液化し
た充填物質と空洞を構成する材料との濡れ性が不充分
（接触角≧９０°）で，毛細管現象が充分に起こらない
こともあり得る。その場合には，液化させる充填物質よ
り融点の高い，金属，金属化合物，または半導体材料
で，空洞を構成する材料との濡れ性が良好なものによっ
て空洞の壁面に成膜しておくことが有効である。この材
料は，空洞の壁面を覆うことだけが必要な条件であるた
め，空洞を完全に埋める条件より緩く，種々の技法が可
能である。特にＣＶＤ法による成膜は効果が高い。
する材料との濡れ性が充分（接触角＜９０°）で，毛細
管現象が充分に起こる場合について説明したが，液化し
た充填物質と空洞を構成する材料との濡れ性が不充分
（接触角≧９０°）で，毛細管現象が充分に起こらない
こともあり得る。その場合には，液化させる充填物質よ
り融点の高い，金属，金属化合物，または半導体材料
で，空洞を構成する材料との濡れ性が良好なものによっ
て空洞の壁面に成膜しておくことが有効である。この材
料は，空洞の壁面を覆うことだけが必要な条件であるた
め，空洞を完全に埋める条件より緩く，種々の技法が可
能である。特にＣＶＤ法による成膜は効果が高い。
【００３７】
【実施例】本発明を用いた２層ゲート構造の超薄膜電界
効果トランジスタの製造方法を工程順に説明する。
効果トランジスタの製造方法を工程順に説明する。
【００３８】［工程１，図４］シリコン基板４１上にＳ
ｉＯ2 膜４２を１μｍの厚さに成長させた後，トランジ
スタのゲート領域に相当する部分に開口部４３を形成す
る。
ｉＯ2 膜４２を１μｍの厚さに成長させた後，トランジ
スタのゲート領域に相当する部分に開口部４３を形成す
る。
【００３９】［工程２，図５］ＳｉＯ2 膜４２をマスク
として，Ｏ+ イオンを加速エネルギー１５０ｋｅＶ，ド
ーズ量２×１０18ｃｍ-2の条件で，シリコン基板４１中
にイオン注入する。
として，Ｏ+ イオンを加速エネルギー１５０ｋｅＶ，ド
ーズ量２×１０18ｃｍ-2の条件で，シリコン基板４１中
にイオン注入する。
【００４０】１２５０℃の温度で熱処理すると，注入さ
れたＯ（酸素）は，シリコン基板４１中に埋没酸化膜層
４４を形成する。 ［工程３，図５，図６］ＳｉＯ2 膜４２を除去した後，
全面にレジスト４５を塗布する。
れたＯ（酸素）は，シリコン基板４１中に埋没酸化膜層
４４を形成する。 ［工程３，図５，図６］ＳｉＯ2 膜４２を除去した後，
全面にレジスト４５を塗布する。
【００４１】レジスト４５をパターニングして，埋没酸
化膜層４４に隣接する２個所に開口部を持つレジストマ
スクを形成する。レジスト４５をマスクとし，ＲＩＥに
よりシリコン基板４１を埋没酸化膜層４４の位置に到達
するまでエッチングして，縦穴型開口部Ａ４６および縦
穴型開口部Ｂ４７を形成する。
化膜層４４に隣接する２個所に開口部を持つレジストマ
スクを形成する。レジスト４５をマスクとし，ＲＩＥに
よりシリコン基板４１を埋没酸化膜層４４の位置に到達
するまでエッチングして，縦穴型開口部Ａ４６および縦
穴型開口部Ｂ４７を形成する。
【００４２】［工程４，図６，図７］埋没酸化膜層４４
をＨＦ溶液でエッチング除去して，縦穴型開口部Ａ４６
および縦穴型開口部Ｂ４７に接続する横穴部４８を形成
する。
をＨＦ溶液でエッチング除去して，縦穴型開口部Ａ４６
および縦穴型開口部Ｂ４７に接続する横穴部４８を形成
する。
【００４３】レジスト４５を剥離した後，通常の方法で
ソース・ドレインの拡散を行う。シリコン基板４１全体
を酸化して，ゲート絶縁膜４９を形成する。 ［工程５，図８］シリコン基板４１全体に，ＣＶＤ法に
よりアモルファスシリコン層を２００Åの厚さに成長さ
せる。
ソース・ドレインの拡散を行う。シリコン基板４１全体
を酸化して，ゲート絶縁膜４９を形成する。 ［工程５，図８］シリコン基板４１全体に，ＣＶＤ法に
よりアモルファスシリコン層を２００Åの厚さに成長さ
せる。
【００４４】全面に，スパッタ法によりＡｌ（５０）を
３０００Åの厚さに堆積させた後，縦穴型開口部Ａ４６
および縦穴型開口部Ｂ４７の周囲に，縦穴型開口部Ａ４
６，縦穴型開口部Ｂ４７，および横穴部４８から成る空
洞部の容積とほぼ等しい体積の量だけ残し，他の部分を
除去する。
３０００Åの厚さに堆積させた後，縦穴型開口部Ａ４６
および縦穴型開口部Ｂ４７の周囲に，縦穴型開口部Ａ４
６，縦穴型開口部Ｂ４７，および横穴部４８から成る空
洞部の容積とほぼ等しい体積の量だけ残し，他の部分を
除去する。
【００４５】［工程６，図８，図９］エネルギー密度
２．５Ｊ／ｃｍ2 のエキシマレーザ（ＸｅＣｌ）光を照
射してＡｌ（５０）を溶融液化させる。液化したＡｌ
（５０）は，縦穴型開口部Ａ４６，縦穴型開口部Ｂ４
７，および横穴部４８から成る空洞部に流れ込んで，埋
没ゲート電極５１を形成する。
２．５Ｊ／ｃｍ2 のエキシマレーザ（ＸｅＣｌ）光を照
射してＡｌ（５０）を溶融液化させる。液化したＡｌ
（５０）は，縦穴型開口部Ａ４６，縦穴型開口部Ｂ４
７，および横穴部４８から成る空洞部に流れ込んで，埋
没ゲート電極５１を形成する。
【００４６】［工程７，図１０］全面に，スパッタ法に
よりＡｌを３０００Åの厚さに堆積させた後，パターニ
ングして，上層ゲート電極５２，ソース電極５４，およ
びドレイン電極５５を形成する。
よりＡｌを３０００Åの厚さに堆積させた後，パターニ
ングして，上層ゲート電極５２，ソース電極５４，およ
びドレイン電極５５を形成する。
【００４７】以上の各工程を経て，チャネル領域５３の
幅ｗ＝１．５μｍ，厚さｄ＝０．０５μｍの２層ゲート
構造の超薄膜電界効果トランジスタが完成する。本実施
例では，図１０に示すように埋没ゲート電極５１および
上層ゲート電極５２によってチャネル領域５３を４方か
ら囲む構造を示したが，本発明はこれに限らず他の構造
をとることもできる。すなわち，（１）図１０におい
て，縦穴型開口部Ａ４６および縦穴型開口部Ｂ４７だけ
を形成し，埋没ゲート電極および上層ゲート電極５２に
よってチャネル領域５３を３方から囲む構造，（２）図
１０において，縦穴型開口部Ａ４６または縦穴型開口部
Ｂ４７の一方のみ，および横穴部４８を形成し，埋没ゲ
ート電極および上層ゲート電極５２によってチャネル領
域５３を３方から囲む構造，とするものである。
幅ｗ＝１．５μｍ，厚さｄ＝０．０５μｍの２層ゲート
構造の超薄膜電界効果トランジスタが完成する。本実施
例では，図１０に示すように埋没ゲート電極５１および
上層ゲート電極５２によってチャネル領域５３を４方か
ら囲む構造を示したが，本発明はこれに限らず他の構造
をとることもできる。すなわち，（１）図１０におい
て，縦穴型開口部Ａ４６および縦穴型開口部Ｂ４７だけ
を形成し，埋没ゲート電極および上層ゲート電極５２に
よってチャネル領域５３を３方から囲む構造，（２）図
１０において，縦穴型開口部Ａ４６または縦穴型開口部
Ｂ４７の一方のみ，および横穴部４８を形成し，埋没ゲ
ート電極および上層ゲート電極５２によってチャネル領
域５３を３方から囲む構造，とするものである。
【００４８】以上の実施例では，バルク基板を用いて２
層ゲート構造の超薄膜電界効果トランジスタを製造する
例を示したが，ＳＯＩ基板を用いることもできる。本発
明では，ＳＯＩ層を形成してから下層ゲート電極を形成
することが可能なため，ＳＯＩ層の形成は，下層ゲート
電極の影響（例えば，熱吸収作用など）を受けずに処理
できるので，ＳＯＩ層形成の歩留まり，ひいては２層ゲ
ート構造の超薄膜電界効果トランジスタの製造歩留まり
が向上する。
層ゲート構造の超薄膜電界効果トランジスタを製造する
例を示したが，ＳＯＩ基板を用いることもできる。本発
明では，ＳＯＩ層を形成してから下層ゲート電極を形成
することが可能なため，ＳＯＩ層の形成は，下層ゲート
電極の影響（例えば，熱吸収作用など）を受けずに処理
できるので，ＳＯＩ層形成の歩留まり，ひいては２層ゲ
ート構造の超薄膜電界効果トランジスタの製造歩留まり
が向上する。
【００４９】
【発明の効果】本発明によれば，径０．４μｍ，深さ
０．８μｍのアスペクト比２．０の開口部に充填物質を
高い歩留まりをもって埋め込むことができる。従来の技
術では，アスペクト比が１．０以上になると急激に歩留
まりが低下するために，実質的に半導体装置の製造に適
用できなかった。
０．８μｍのアスペクト比２．０の開口部に充填物質を
高い歩留まりをもって埋め込むことができる。従来の技
術では，アスペクト比が１．０以上になると急激に歩留
まりが低下するために，実質的に半導体装置の製造に適
用できなかった。
【００５０】また，本発明によって，チャネル領域幅
１．５μｍ，厚さ０．０５μｍの２層ゲート構造の超薄
膜電界効果トランジスタを作製することができたが，従
来の電極形成技術では，チャネル領域幅１．５μｍを達
成することはできなかった。
１．５μｍ，厚さ０．０５μｍの２層ゲート構造の超薄
膜電界効果トランジスタを作製することができたが，従
来の電極形成技術では，チャネル領域幅１．５μｍを達
成することはできなかった。
【図１】本発明の基本構成（その１）を示す図である。
【図２】本発明の基本構成（その２）を示す図である。
【図３】本発明の基本構成（その３）を示す図である。
【図４】本発明の一実施例の一工程を示す図である。
【図５】本発明の一実施例の一工程を示す図である。
【図６】本発明の一実施例の一工程を示す図である。
【図７】本発明の一実施例の一工程を示す図である。
【図８】本発明の一実施例の一工程を示す図である。
【図９】本発明の一実施例の一工程を示す図である。
【図１０】本発明の一実施例の一工程を示す図である。
【図１１】従来例１を示す図である。
【図１２】従来例２を示す図である。
１１ 基板 １２ 縦穴型開口部 １３ 充填物質
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/28 ３０１ Ｌ 7738−4Ｍ
Claims (4)
- 【請求項１】 半導体層表面に形成された上層ゲート電
極および半導体層中に形成された下層ゲート電極を有す
る超薄膜電界効果トランジスタの製造方法であって， 半導体層に互いに隣接する２つの縦穴型開口部を形成す
る工程と， 半導体層中に，前記２つの縦穴型開口部間を接続する横
穴部を形成する工程と， 半導体層表面，並びに前記２つの縦穴型開口部および横
穴部から成る空洞部の内面にゲート酸化膜を形成する工
程と， 半導体層の表面にゲート材料を堆積する工程と， 該ゲート材料をパターニングして，前記２つの縦穴型開
口部の周囲に，２つの縦穴型開口部および横穴部から成
る空洞部の容積とほぼ等しい体積の量だけ残し，他の部
分を除去する工程と， 高密度エネルギービームを照射して，ゲート材料を溶融
液化させて，前記２つの縦穴型開口部および横穴部から
成る空洞部に埋め込んで，下層ゲート電極を形成する工
程とを含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体層表面に形成された上層ゲート電
極および半導体層中に形成された下層ゲート電極を有す
る超薄膜電界効果トランジスタの製造方法であって， 半導体層に互いに隣接する２つの縦穴型開口部を形成す
る工程と， 半導体層表面および前記２つの縦穴型開口部の内面にゲ
ート酸化膜を形成する工程と， 半導体層の表面にゲート材料を堆積する工程と， 該ゲート材料をパターニングして，前記２つの縦穴型開
口部の周囲に，２つの縦穴型開口部の容積とほぼ等しい
体積の量だけ残し，他の部分を除去する工程と，高密度
エネルギービームを照射して，ゲート材料を溶融液化さ
せて，前記２つの縦穴型開口部に埋め込んで，下層ゲー
ト電極を形成する工程とを含むことを特徴とする半導体
装置の製造方法。 - 【請求項３】 半導体層表面に形成された上層ゲート電
極および半導体層中に形成された下層ゲート電極を有す
る超薄膜電界効果トランジスタの製造方法であって， 半導体層に縦穴型開口部を形成する工程と， 半導体層中に，前記縦穴型開口部と接続する横穴部を形
成する工程と， 半導体層表面，並びに前記縦穴型開口部および横穴部か
ら成る空洞部の内面にゲート酸化膜を形成する工程と， 半導体層の表面にゲート材料を堆積する工程と， 該ゲート材料をパターニングして，前記縦穴型開口部の
周囲に，縦穴型開口部および横穴部から成る空洞部の容
積とほぼ等しい体積の量だけ残し，他の部分を除去する
工程と， 高密度エネルギービームを照射して，ゲート材料を溶融
液化させて，前記縦穴型開口部および横穴部から成る空
洞部に埋め込んで，下層ゲート電極を形成する工程とを
含むことを特徴とする半導体装置の製造方法。 - 【請求項４】 請求項１ないし３のうちの１項におい
て， 空洞内または竪穴型開口部内に，ゲート材料よりも融点
の高い，金属，金属化合物，または半導体材料の薄膜を
形成した後に，基板表面にゲート材料を堆積することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27510491A JPH05114612A (ja) | 1991-10-23 | 1991-10-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27510491A JPH05114612A (ja) | 1991-10-23 | 1991-10-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05114612A true JPH05114612A (ja) | 1993-05-07 |
Family
ID=17550812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27510491A Withdrawn JPH05114612A (ja) | 1991-10-23 | 1991-10-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05114612A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005158952A (ja) * | 2003-11-25 | 2005-06-16 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2011150003A (ja) * | 2010-01-19 | 2011-08-04 | Toppan Printing Co Ltd | 光学素子及びその製造方法 |
-
1991
- 1991-10-23 JP JP27510491A patent/JPH05114612A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005158952A (ja) * | 2003-11-25 | 2005-06-16 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2011150003A (ja) * | 2010-01-19 | 2011-08-04 | Toppan Printing Co Ltd | 光学素子及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3481287B2 (ja) | 半導体装置の製造方法 | |
| CA1155972A (en) | Fet memory cell structure and process | |
| US6080239A (en) | Method of growing single semiconductor crystal and semiconductor device with single semiconductor crystal | |
| JPH0475390A (ja) | 半導体記憶装置 | |
| JPH0322695B2 (ja) | ||
| JP3229665B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPH0629534A (ja) | 金属配線の製造方法 | |
| JP2000091524A (ja) | Ｄｒａｍセルのための小型化可能なワ―ド線路構造体およびその製造法 | |
| US7094654B2 (en) | Manufacture of electronic devices comprising thin-film transistors | |
| JPH05114612A (ja) | 半導体装置の製造方法 | |
| JPH07199226A (ja) | 液晶用薄膜トランジスタおよびその製造方法 | |
| US6372613B2 (en) | Method of manufacturing a gate electrode with low resistance metal layer remote from a semiconductor | |
| US5447883A (en) | Method of manufacturing semiconductor device | |
| JPS6080244A (ja) | 半導体装置の素子分離方法 | |
| JP3141621B2 (ja) | 誘電体分離構造を備えた半導体基板 | |
| JP3297937B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5837934A (ja) | 半導体装置の製造方法 | |
| JPH06163589A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2745055B2 (ja) | 単結晶半導体薄膜の製造方法 | |
| JPH0257701B2 (ja) | ||
| JP2604487B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0693428B2 (ja) | 多層半導体基板の製造方法 | |
| KR950001163B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JPH023301B2 (ja) | ||
| JPH01264214A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |