JPH0511336B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチプロセツサシステムに関し、特
に一つのオペレーテイング・システムによつて制
御される複数の中央処理装置を持つマルチプロセ
ツサ・システムにおいて、オペレーテイング・シ
ステムに大きな影響を与えずにシステムの仮想記
憶容量を拡張したマルチプロセツサ・システムに
関する。

〔従来の技術〕 従来、この種のマルチプロセツサ・システムに
おいては、オペレーテイング・システム（以下
OSと称す）が、複数の中央処理装置のうちどの
中央処理装置で実行されても、OS自身およびユ
ーザプログラム中の全ての領域をOSが参照でき
るように、全ての中央処理装置が同じ大きさの仮
想記憶を持つていた。即ち、アドレスを示すため
のビツト数が全ての中央処理装置で共通であり、
命令のアドレス部やアドレスを格納する領域はそ
のビツト数の大きさになつていた。

第８図は従来のマルチプロセツサ・システムの
説明図であり、中央処理装置Ａ１′と中央処理装
置Ａ２′は同じ大きさの同一の仮想記憶Ａ３を持
ち、この仮想記憶Ａ３上においてユーザプログラ
ム等のプログラム１０′を実行するために、制御
部Ａ６と空間制御部Ａ８とを有していた。この空
間制御部Ａ８の最大サイズは上記アドレスのビツ
ト数を満たすものである。ここでIBM社から出
版されたOS／VS２に関するマニユアル（例えば
SY28−0716 OS／VS２ SYSTEM LOGIC
LIBRARY 1978 VOLUME２、VOLUME４）
によると、制御部Ａ６はASCB（アドレス スペ
ース コントロール ブロツク）に相当し、空間
制御部Ａ８はセグメントテーブル及びページテー
ブルに相当する。更に、米国特許第1509393号
〔METHOD AND DEVICES FOR
COMMUNICATION OF INFORMATION
（HONEYWELL BULL）〕（特開昭50−145038号
公報に対応する）によれば、制御部Ａ６はPCB
（プロセス コントロール ブロツク）に相当し、
空間制御部Ａ８はSTWA（セグメント テーブル
ワード アレイ）、セグメントテーブル及びペ
ージテーブルに相当する。

〔発明が解決しようとする問題点〕

ところで、実行できるプログラムの大きさは仮
想記憶の大きさによつて制限を受ける。従つて、
より大きなプログラムの実行を可能とする為には
仮想記憶の容量を増大しなければならない。

この為の一般的な方式としては、仮想記憶容量
を拡張するためにアドレスのビツト数を増加さ
せ、OSが拡張された仮想記憶を全て参照できる
ようにすることである。しかし、アドレスは、命
令のアドレス部分やアドレスを格納する域で扱わ
れ、特にOSではそれらが全域に渡つて存在して
いる。従つて、上記のような一般式な方式によれ
ば、拡張した仮想記憶を処理し得るように中央処
理装置のハードウエア構成を変更するのに加え、
命令のアドレス部やアドレスを格納する作業領域
を同じビツト数に拡張するためにOS全体の大幅
な改造が必要となる。

そこで本発明の目的は、オペレーテイング・シ
ステムの大幅な改造無しに、１つのプログラムが
実質的に大きな仮想記憶を利用できるようにする
ことにある。

〔問題点を解決するための手段〕

本発明は上記目的を達成するために、主記憶を
共有する複数の中央処理装置を持つマルプロセツ
サシステムにおいて、 小さな容量の第１の仮想記憶を持つ第１の中央
処理装置と、 前記第１の仮想記憶と重畳する大きな容量の第
２の仮想記憶を持つ第２の中央処理装置とを含
み、 前記第１の仮想記憶中には、 前記第１の中央処理装置上で動作し、前記第１
の仮想記憶の領域内に参照範囲が制限されたオペ
レーテイング・システムと、 前記第１の中央処理装置で実行される第１のル
ーチンと該第１のルーチンから呼び出される前記
第２の中央処理装置で実行される第２のルーチン
とを含む第１のプログラム部分および前記第２の
ルーチンから呼び出され前記第２の中央処理装置
で実行される第２のプログラム部分で構成される
プログラムのうちの前記第１のプログラム部分
と、 前記プログラムを実行するための少なくとも一
つの制御部と、 該制御部から指され、前記第１の中央処理装置
が前記第１のルーチンを実行する際に使用する、
前記第１の仮想記憶をカバーする第１の空間制御
部と、 前記制御部から指され、前記第２の中央処理装
置が前記第２のルーチン及び前記第２のプログラ
ム部分を実行する際に使用する、前記第２の仮想
記憶をカバーし且つ前記第１の空間制御部と同一
仮想アドレスは同一部分を指す第２の空間制御部
とが含められ、 前記第２の仮想記憶中には、 前記第２のプログラム部分が含められ、 且つ、 前記第１および第２の中央処理装置に、 前記第１のルーチンから前記第２のルーチンが
呼び出された際に前記第１の中央処理装置から前
記第２の中央処理装置へ実行処理を移管し、逆に
前記第２のルーチンから前記第１のルーチンへの
リターン時に前記第２の中央処理装置から前記第
１の中央処理装置へ実行処理を戻す処理部を備え
ている。

〔実施例〕

次に本発明の一実施例について図面を参照して
詳細に説明する。

第１図を参照すると、本発明の一実施例は、小
さな記憶容量の第１の仮想記憶３、この第１の仮
想記憶３を扱えるハードウエア構成を有する第１
の中央処理装置１、大きな記憶容量の第２の仮想
記憶４、およびこの第２の仮想記憶４を扱えるハ
ードウエア構成を有する第２の中央処理装置２を
含む。

第１の仮想記憶３は、第１の中央処理装置１上
で動作し、第１の仮想記憶３の領域内に参照範囲
が制限されたオペレーテイング・システム（以下
OSと称す）１２、第１の中央処理装置１および
第２の中央処理装置２の両方で実行される第１の
プログラム部１０、この第１のプログラム部１０
を実行するため第１の中央処理装置１で実行され
る第１の制御部６、この第１の制御部６からの指
示情報（以下アドレス空間表示語と称す）に応答
して第１のプログラム部１０を含む第１の仮想記
憶３を参照する第１の空間制御部８、第１のプロ
グラム部１０および第２の仮想記憶４のみに存在
する第２のプログラム部１１を実行するため第２
の中央処理装置２で実行される第２の制御部７、
およびこの第２の制御部７からの空間表示語に応
答して第１および第２のプログラム部１０および
１１を含む第２の仮想記憶４を参照する第２の空
間制御部９を含む。

第１の中央処理装置１は第６図に示す構成の処
理部５を有し、第２の中央処理装置２は第７図に
示す構成の処理部１３を有する。

次に第１の空間制御部８と第２の空間制御部９
との大きさの違いを第１図および第２図を参照し
て詳細に説明する。

第１図および第２図を参照すると、第１の仮想
記憶３と第２の仮想記憶４における同じアドレス
は同じデータを指すと仮定する。また、第１の仮
想記憶３が最大16メガバイト（MB）であり、第
２の仮想記憶４が最大２ギガバイト（GB）であ
り、第１のプログラム部１０が100キロバイト
（KB）番地以下にあり、第２のプログラム部１
１が17メガドライブ（MB）番地以下にあると仮
定する。したがつて、第１空間制御部８は16MB
をカバーする大きさしかなく、第２の空間制御部
９は2GBをカバーする大きさを有する。この為、
第２のプログラム部１１は、相当するエントリを
有する第２の空間制御部９により参照できる。

このような構造で、例えば、第１の仮想記憶３
の記憶容量では足りない第１のプログラム部１０
と第２のプログラム部１１とからなる大きな一つ
のプログラムαを実行するために、そのプログラ
ムαが第１のプログラム部１０と第２のプログラ
ム部１１とに分けわれる。分けられた第１のプロ
グラム部１０は第１の仮想記憶３に配置され、第
２のプログラム部１１は第２の仮想記憶４中の第
１の仮想記憶３外の領域に配置される。これとと
もに処理部５および１３は、第１の中央処理装置
１から第２の中央処理装置２にプログラムαの実
行を移管する処理と第２の中央処理装置２から第
１の中央処理装置１にプログラムαの実行を戻す
処理とを行う。この結果、第１の中央処理装置１
では使用可能な大きな記憶容量の第２の仮想記憶
４を一つのプログラムαが使用できる。換言する
と、OS１２が第１の仮想記憶３しかアクセスで
きなくても、第２の空間制御部９をプログラムα
に与えることにより、プログラムαは第２のプロ
グラム部１１を自ら追加してOS１２よりも更に
大きな記憶容量を有する第２の仮想記憶４を使う
ことができる。

なお、以下の実施例では、一つのプログラムα
を実行するために、二つの第１および第２の制御
部６および７を用いて説明する。しかし、本発明
はこれに限定されず、それらを合体した一つの制
御部で実施してもよい。

次に本発明の一実施例の動作を、プログラムα
の実行動作例を用いて、第１図から第７図を参照
しながら詳細に説明する。

まず、第１のプログラム部１０の内容例と第２
のプログラム部１１との関係を以下説明する。

第１および第３図を参照すると、第１のプログ
ラム部１０は、24ビツトのアドレスモードで記述
され第１の中央処理装置１で実行される第１のル
ーチン１７と、31ビツトのアドレスモードで記述
され第２の中央処理装置２で実行される第２のル
ーチン１８とを含む。第１のルーチン１７は特殊
コール（CALL）命令１４を含み、第２のルーチ
ン１８は移送（MOVE）命令群１９と通常のコ
ール命令２０と特殊リターン命令１６とを含む。

第４図Ａを参照すると、特殊コール命令１４は
命令コード１４ａとプロシージヤ記述子アドレス
１４ｂとから構成されている。

第４図Ｂを参照すると、プロシージヤ記述子ア
ドレス１４ｂは、コール命令でコールされる第２
のルーチン１８を第１の中央処理装置１で実行す
るか、または第２の中央処理装置２で実行するか
を示す中央処理識別番号１４０とエントリポイン
トアドレス１４１とから構成されている。中央処
理装置識別番号１４０は第１の中央処理装置１を
実行させたいとき“０”、第２の中央処理装置２
で実行させたいとき“１”になる。なお、本発明
の一実施例では中央処理装置が２台であるため、
中央処理装置識別番号１４０は１ビツトのフラグ
で済む。しかし、より多くの中央処理装置を含む
システムでは数ビツト必要である。

第４図Ｃを参照すると、特殊リターン命令１６
は命令コードから構成されている。

このような前提の下で以下本発明の一実施例の
動作を説明する。

第１図および第５図を参照すると、OS１２は
第１の中央処理装置１において第１の仮想記憶３
上で動作を開始する（Ｓ１）。第１の中央処理装
置１はプログラムαの実行開始において、OS１
２の制御の下で第１の制御部６及び第１の空間制
御部８を生成する。次に、第１の中央処理装置１
は、第１のプログラム部１０を主記憶装置（図示
せず）にロードする（Ｓ２）。さらに、第１の中
央処理装置１は、OS１２の制御の下で第２の仮
想記憶４のための第２の制御部７と第２の空間制
御部９とを生成する（Ｓ３）。ここで、OS１２は
第２の仮想記憶４に対しては容量だけを管理し、
参照は行わない。次に第１の制御部６の内容が第
１の中央処理装置１のハードウエアレジスタ群６
２に移送され、第１のプログラム部１０中の第１
のルーチン１７の実行が第１の中央処理装置１で
開始される（Ｓ４）。

第３図は参照すると、第１のルーチン１７は第
１のプログラム部１０を構成する一つのルーチン
であり、その中に第４図Ａおよび第４図Ｂを参照
して説明した特殊コール命令１４が埋込まれてい
る。

第１図および第４図Ｂを参照すると、中央処理
装置識別番号１４０には第１の中央処理装置１か
ら第２の中央処理装置２への切換えを示す論理
“１”がセツトされ、エントリポイントアドレス
１４１には、第１のプログラム部１０を構成する
第２のルーチン１８の先頭命令のアドレスがセツ
トされる。

第１の中央処理装置１による実行が順次行わ
れ、第１のルーチン１７の特殊コール命令１４が
実行される（第５図のＳ５参照）。この実行では、
第１の中央処理装置１内の処理部５は以下の処理
を行う。

第１図および第６図を参照すると、第１の中央
処理装置１における特殊コール命令１４の発行に
応答して特殊コール命令１４が命令レジスタ６０
に格納される。この命令レジスタ６０からの特殊
コール命令１４に応答して、デコード手段６１
は、プロセスロールアウト実行部６３、制御部修
正実行部６４、戻り情報格納実行部６７、および
起動信号生成部６５を順次起動する。プロセスロ
ールアウト実行部６３の起動に応答して、第１の
プログラム部１０の実行に使用されたハードウエ
アレジスタ群６２の内容が、第１の仮想記憶３に
おける第１の制御部６に戻される。

次に第１の制御部６と予め組にされている第２
の制御部７が第１の制御部６の内容と同じ内容を
もつように修正される。第１の制御部６と第２の
制御部７との組情報は第１の制御部６内に存在す
る。また修正の際、アドレス空間表示語は修正さ
れない。すなわち、制御部修正実行部６４はハー
ドウエアレジスタ群６２から第１の制御部６に戻
された内容を、第１の制御部６から第２の制御部
７に移送して、第２の制御部７の内容を修正す
る。このとき、第２の制御部７内のアドレス空間
表示語は修正されない。これとともに、命令レジ
スタ６０から取出されたエントリポイントアドレ
スにより第２の制御部７中の次に実行すべきアド
レスが変更される。また戻り情報格納実行部６７
は、特殊コール命令１４の次の命令のアドレスを
レジスタ６８に格納する。この動作の後、起動信
号生成部６５は第２の制御部７実行用起動信号を
第２の中央処理装置２に送出する。

第１図および第７図を参照すると、第１の中央
処理装置１の起動信号生成部６５からの起動信号
に応答して、プロセスロールイン実行部７６が起
動される。この起動に応答して、第２の制御部７
の内容がハードウエアレジスタ群７２に移送され
て第２の制御部７の実行が開始される。

従つて、第２の中央処理装置２は、第２のルー
チン１８を示すエントリポイントアドレスから実
行を開始する。この処理により、第１の中央処理
装置１で今まで実行されていた第１のプログラム
部１０の処理が、第２の中央処理装置２に引継が
れることになる。

以上の実施例では、OC１２により第１の中央
処理装置１で起動された第１のプログラム部１０
が、自分自身で特殊コール命令１４を発行して第
１および第２の処理部５および１３を動作させ、
制御を第２の中央処理装置２に移した。しかし、
本発明はこれに限定されず、例えば、OS１２が
第２の空間制御部９を生成した後、第１のプログ
ラム部１０の第２のルーチン１８を第１の中央処
理装置１から第２の中央処理装置２に対する指示
で起動させ、第２の中央処理装置２で動作する第
１のプログラム部１０が、第２の空間制御部９に
より参照できる領域に第２のプログラム部１１の
中身を作成し、プログラム呼出しにより第２のプ
ログラム部１１を実行させることができる。

第５図を参照すると、第２のルーチン１８は、
第２の空間制御部９により第２の仮想記憶４を参
照し、第２のプログラム部１１を作り実行させる
（Ｓ６）。

以下これを詳述する。

第１図および第３図を参照すると、第２の中央
処理装置２は、第１のプログラム部１０の第２の
ルーチン１８の実行中、移送命令群１９の実行に
より第２のプログラム部１１を第２の仮想記憶４
中の第１の仮想記憶３の外の領域に移送する。第
２のルーチン１８から第２のプログラム部１１を
呼出す必要があるときは、第２のルーチン１８に
埋込まれたコール命令２０を実行する。このコー
ル命令２０よる処理は、第２のルーチン１８から
第２のプログラム部１１への呼出処理であり、第
２の仮想記憶４内で行われる。従つて、第４図Ａ
に示す特殊なコール命令を必要とせず、一般のプ
ロセツサで処理されるCOBOLなどの高級言語に
対して準備された通常のCALL命令でよい。な
お、上記コール命令２０により実行を開始する第
２のプログラム部１１には、データのみが設定さ
れることもあり、命令を設定することもできる。

第２の中央処理装置２では、前記コール命令２
０に応答して第２のプログラム部１１の実行を行
う。第２のプログラム部１１から第２のルーチン
１８に戻る必要があるときは、その処理が第２の
仮想記憶４内での処理のため、通常のリターン命
令２１が実行される。このリターン命令２１の実
行に応答して、第２のルーチン１８のコール命令
２０の次の命令が実行される。第２の中央処理装
置２では、第２のルーチン１８の実行が進められ
る。第２の中央処理装置２における特殊リターン
命令１６の実行は、以下の通りである（第５図Ｓ
７参照）。

第１図および第７図を参照すると、第２の中央
処理装置２における特殊リターン命令１６の発行
に応答して、特殊リターン命令１６は命令レジス
タ７０に格納される。この命令レジスタ７０から
の特殊リターン命令１６の発行に応答して、デコ
ード手段７１は、プロセスロールアウト実行部７
３、制御部修正部７４、および再開信号生成部７
５を順次起動する。この起動に応答して、プロセ
スロールアウト実行部７３は第１のプログラム部
１０および第２のプログラム部１１の実行に使用
したハードウエアレジスタ群７２の内容を第２の
仮想記憶４の第２の制御部７に戻す。

制御部修正実行部７４は、第２の制御部７と予
め組にされている第１の制御部６が退避された第
２の制御部７と同じ内容をもつように、第２の制
御部７の内容で第１の制御部６を修正する。な
お、第２の制御部７と第１の制御部６との組情報
は、第２の制御部７中にある。また、再開信号生
成部７５は、第１の制御部６に対する実行再開信
号を第１の中央処理装置１に送出する。

第１図および第６図を参照すると、再開信号生
成部７５からの再開信号に応答して、プロセスロ
ールイン実行部６６は、再開信号により指示され
た第１の制御部６の内容を第１の中央処理装置１
内のハードウエアレジスタ群６２に移送する。但
し、この移送動作は、特殊コール命令１４の実行
時に退避されたエントリポイントアドレスを第１
の制御部６内の次に実行すべきアドレスに格納し
た後に行われる。

これにより、第１の中央処理装置１は特殊コー
ル命令１４の次の命令から実行を再開する。

上述の処理により、制御が第２の中央処理装置
２から第１の中央処理装置１に切換えられる。

この実施例では、第２の中央処理装置２から第
１の中央処理装置１への切換えに特殊リターン命
令が使用されている。しかし、本発明はこれに限
定されず、第１の中央処理装置１から第２の中央
処理装置２への切換えと同時に戻り番地と必要に
応じて中央処理装置の識別番号を有する特殊命令
を用いることができる。

なお、実施例で特殊リターン命令を使用した理
由は以下の通りである。すなわち、特殊コール命
令との間に、例えば決められた番号のレジスタを
使うように戻り番地と必要に応じて中央処理装置
の識別番号の退避について取決めておけば、第４
図Ｃに示す命令コードのみを有する特殊リターン
命令を使用できるという利点があるからである。

以上の動作において、第２のプログラム部１１
は、OS１２の機能を直接使用することはできな
い。従つて、第２のプログラム部１１は、OS１
２の機能を使用しない内容とするか、またOS１
２の機能を使用する場合には第１のプログラム部
１０の第１のルーチン１７を使用するように構成
する。

〔発明の効果〕

以上説明したように、本発明は、容量の小さな
第１の仮想記憶をカバーする第１の空間制御部と
は別に容量の大きさ第２の仮想記憶をカバーする
第２の空間制御部を設け、プログラムを実行する
ための制御部から第１および第２の空間制御部を
指させることによつて、第１の仮想記憶を持つ第
１の中央処理装置上で上記制御部によつて上記プ
ログラムが実行されるときは第１の空間制御部を
使用して第１仮想記憶を参照することができ且つ
OSの機能を使用することができる。また、第２
の仮想記憶を持つ第２の中央処理装置上で上記制
御部によつて上記プログラムが実行されるとき、
第２の空間制御部を使用して第２の仮想記憶を参
照することができる。従つて、実行すべきプログ
ラムを第１のプログラム部分と第２のプログラム
部分に分け、第１のプログラム部分は第１の仮想
記憶中に配置し、第２のプログラム部分は第２の
仮想記憶中に配置し、処理部によつてプログラム
の実行を第２の中央処理装置に切換え、或いは逆
に第１の中央処理装置に戻すことにより、プログ
ラムは大きな容量の第２の仮想記憶を使用するこ
とができる。そしてこの場合、OSの参照範囲は
仮想記憶の共通部分つまり第１の仮想記憶内に制
限されているので、OSの改造は第２の空間制御
部の管理等の僅かなもので済ませることができ、
OSの大幅な改造を行なうことなく仮想記憶容量
を拡張したマルチプロセツサ・システムを提供す
ることができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は
第１図の第１の空間制御部８および第２の空間制
御部９の大きさの違いを説明するための図、第３
図はプログラムαの構成を示す図、第４図は特殊
コール命令と特殊リターン命令の形式を示す図、
第５図は本発明の一実施例の動作を説明するため
の図、第６図は第１図の第１の処理部５の一構成
例を示す図、第７図は第１図の第２の処理部１３
の一構成例を示す図および、第８図は従来のマル
チプロセツサシステムの説明図である。 図において、１……第１の中央処理装置、２…
…第２の中央処理装置、３……第１の仮想記憶、
４……第２の仮想記憶、５……第１の処理部、６
……第１の制御部、７……第２の制御部、８……
第１の空間制御部、９……第２の空間制御部、１
０……第１のプログラム部、１１……第２のプロ
グラム部、１２……OS（オペレーテイング・シス
テム）、１３……第２の処理部、１４……特殊コ
ール命令、１６……特殊リターン命令、１７……
第１の中央処理装置１で実行される第１のルーチ
ン、１８……第２の中央処理装置２で実行される
第２のルーチン。

Claims (1)

1. 【特許請求の範囲】 １ 主記憶を共有する複数の中央処理装置を持つ
   マルチプロセツサシステムにおいて、 小さな容量の第１の仮想記憶を持つ第１の中央
   処理装置と、 前記第１の仮想記憶と重畳する大きな容量の第
   ２の仮想記憶を持つ第２の中央処理装置とを含
   み、 前記第１の仮想記憶中には、 前記第１の中央処理装置上で動作し、前記第１
   の仮想記憶の領域内に参照範囲が制限されたオペ
   レーテイング・システムと、 前記第１の中央処理装置で実行される第１のル
   ーチンと該第１のルーチンから呼び出され前記第
   ２の中央処理装置で実行される第２のルーチンと
   を含む第１のプログラム部分および前記第２のル
   ーチンから呼び出され前記第２の中央処理装置で
   実行される第２のプログラム部分で構成されるプ
   ログラムのうちの前記第１のプログラム部分と、
   前記プログラムを実行するための少なくとも一つ
   の制御部と、 該制御部から指され、前記第１の中央処理装置
   が前記第１のルーチンを実行する際に使用する、
   前記第１の仮想記憶をカバーする第１の空間制御
   部と、 前記制御部から指され、前記第２の中央処理装
   置が前記第２のルーチン及び前記第２のプログラ
   ム部分を実行する際に使用する、前記第２の仮想
   記憶をカバーし且つ前記第１の空間制御部と同一
   仮想アドレスは同一部分を指す第２の空間制御部
   とが含められ、 前記第２の仮想記憶中には、 前記第２のプログラム部分が含められ、 且つ、 前記第１および第２の中央処理装置に、 前記第１のルーチンから前記第２のルーチンが
   呼び出された際に前記第１の中央処理装置から前
   記第２の中央処理装置へ実行処理を移管し、逆に
   前記第２のルーチンから前記第１のルーチンへの
   リターン時に前記第２の中央処理装置から前記第
   １の中央処理装置へ実行処理を戻す処理部を備え
   ることを特徴とするマルチプロセツサシステム。