JPH05109821A - 半導体装置の実装構造及び半導体装置の実装方法並びに半導体装置の実装装置 - Google Patents
半導体装置の実装構造及び半導体装置の実装方法並びに半導体装置の実装装置Info
- Publication number
- JPH05109821A JPH05109821A JP3267485A JP26748591A JPH05109821A JP H05109821 A JPH05109821 A JP H05109821A JP 3267485 A JP3267485 A JP 3267485A JP 26748591 A JP26748591 A JP 26748591A JP H05109821 A JPH05109821 A JP H05109821A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- semiconductor element
- hole
- electrode
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
Abstract
(57)【要約】
【目的】基板上に能動面を対向し半導体素子を実装する
場合に於て、接続部の信頼性が高くかつ導通不良のおこ
ることの無い半導体装置の実装構造及び実装方法並びに
実装装置を提供する。 【構成】貫通穴を開けた配線基板上に、半導体素子半導
体素子を搭載し側面を樹脂封止した後、貫通穴より接続
範囲の空間を減圧し、その後貫通穴を封止する。 【効果】基板に貫通穴を開け、実装範囲の気体を減圧す
ることにより大気圧により電気的導通をとることで、接
続部の界面剥離や浮きによる不良を減少する。
場合に於て、接続部の信頼性が高くかつ導通不良のおこ
ることの無い半導体装置の実装構造及び実装方法並びに
実装装置を提供する。 【構成】貫通穴を開けた配線基板上に、半導体素子半導
体素子を搭載し側面を樹脂封止した後、貫通穴より接続
範囲の空間を減圧し、その後貫通穴を封止する。 【効果】基板に貫通穴を開け、実装範囲の気体を減圧す
ることにより大気圧により電気的導通をとることで、接
続部の界面剥離や浮きによる不良を減少する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子を配線基板
上に実装してなる半導体装置の実装構造及び実装方法並
びに実装装置に関する。
上に実装してなる半導体装置の実装構造及び実装方法並
びに実装装置に関する。
【０００２】
【従来の技術】近年液晶表示体や、ＩＣメモリーカード
等、一定面積の配線基板内に、複数の半導体素子を高密
度に、かつ薄く実装する需要が高まっている。
等、一定面積の配線基板内に、複数の半導体素子を高密
度に、かつ薄く実装する需要が高まっている。
【０００３】これらの要望に応えるべき実装方法とし
て、図４に示すごとく半導体素子１の能動面１３を、配
線基板３上に配設した配線パターン４上の導電粒子１２
を配置した接続部５と対向して配置した後、半導体素子
１の電極２と接続部５を整合して固定用接着剤２２を硬
化させ半導体素子１の電極２と、配線基板３に配置した
配線パターン４の接続部５とを導電粒子１２により電気
的に導通をとる方法が知られている。
て、図４に示すごとく半導体素子１の能動面１３を、配
線基板３上に配設した配線パターン４上の導電粒子１２
を配置した接続部５と対向して配置した後、半導体素子
１の電極２と接続部５を整合して固定用接着剤２２を硬
化させ半導体素子１の電極２と、配線基板３に配置した
配線パターン４の接続部５とを導電粒子１２により電気
的に導通をとる方法が知られている。
【０００４】このような配線基板３と半導体素子１との
固定には、固定用接着剤２２をポッティングあるいは転
写印刷等の配置手段により塗布した後、半導体素子１の
電極２と、配線基板３の接続部５を整合して載置し、図
５の断面図のごとく図示しない上下機構を有する加熱ツ
ール２３を下降して半導体素子１の裏面より加熱、押圧
することにより、固定用接着剤２２を硬化させた後再び
加熱ツール２３を上昇することによって、半導体素子１
の電極２と配線基板３上の配線パターン４の接続部５と
の導電粒子１２による電気的な接続を可能としていた。
固定には、固定用接着剤２２をポッティングあるいは転
写印刷等の配置手段により塗布した後、半導体素子１の
電極２と、配線基板３の接続部５を整合して載置し、図
５の断面図のごとく図示しない上下機構を有する加熱ツ
ール２３を下降して半導体素子１の裏面より加熱、押圧
することにより、固定用接着剤２２を硬化させた後再び
加熱ツール２３を上昇することによって、半導体素子１
の電極２と配線基板３上の配線パターン４の接続部５と
の導電粒子１２による電気的な接続を可能としていた。
【０００５】
【発明が解決しようとする課題】しかし前述の従来技術
では半導体素子の電極と、配線パターンとの接続の場
合、加熱工具の加熱分布の不均一や、半導体素子裏面の
表面状態また固定用接着剤の塗布量の不均一、基板接続
箇所の放熱状態の違い等のため固定用接着剤の硬化不良
を起こして電気的接続不良を起こし易いという問題点を
有する。
では半導体素子の電極と、配線パターンとの接続の場
合、加熱工具の加熱分布の不均一や、半導体素子裏面の
表面状態また固定用接着剤の塗布量の不均一、基板接続
箇所の放熱状態の違い等のため固定用接着剤の硬化不良
を起こして電気的接続不良を起こし易いという問題点を
有する。
【０００６】また、接続後の信頼性試験に於て、熱衝撃
試験を繰り返した場合半導体素子、配線基板及び固定用
接着剤それぞれの接続面での界面剥離や、固定用接着剤
の割れ、接続部の浮きによる導通不良等の問題点が発生
する。
試験を繰り返した場合半導体素子、配線基板及び固定用
接着剤それぞれの接続面での界面剥離や、固定用接着剤
の割れ、接続部の浮きによる導通不良等の問題点が発生
する。
【０００７】そこで本発明はこのような問題点を解決す
るために為されたものであり、その目的は基板上に半導
体素子を接続する場合に、接続部の信頼性が高くかつ導
通不良のおこることの無い半導体装置の実装構造及び実
装方法並びに実装装置を提供するところにある。
るために為されたものであり、その目的は基板上に半導
体素子を接続する場合に、接続部の信頼性が高くかつ導
通不良のおこることの無い半導体装置の実装構造及び実
装方法並びに実装装置を提供するところにある。
【０００８】
【課題を解決するための手段】本発明の半導体装置の実
装構造及び実装方法は、半導体素子と、半導体素子の電
極と対向する位置に接続部を有する配線基板とを半導体
素子の能動面と前記回路基板とを対向して配置し電気的
に接続を行う半導体装置に於て、半導体素子の能動面と
対向した配線基板の半導体素子配置範囲内に、配線基板
の表面と裏面とを貫通する貫通穴を配置し配線基板の接
続部と、半導体素子の電極とを整合し配置した後、半導
体素子の側面部と配線基板とを封止し、その後配線基板
の表面と裏面を貫通する貫通穴より半導体素子と配線基
板間の配置範囲内の空間部を減圧し配線基板の貫通穴を
封止することで空間部を気密構造としかつ減圧したこと
を特徴とするものである。
装構造及び実装方法は、半導体素子と、半導体素子の電
極と対向する位置に接続部を有する配線基板とを半導体
素子の能動面と前記回路基板とを対向して配置し電気的
に接続を行う半導体装置に於て、半導体素子の能動面と
対向した配線基板の半導体素子配置範囲内に、配線基板
の表面と裏面とを貫通する貫通穴を配置し配線基板の接
続部と、半導体素子の電極とを整合し配置した後、半導
体素子の側面部と配線基板とを封止し、その後配線基板
の表面と裏面を貫通する貫通穴より半導体素子と配線基
板間の配置範囲内の空間部を減圧し配線基板の貫通穴を
封止することで空間部を気密構造としかつ減圧したこと
を特徴とするものである。
【０００９】また本発明にかかる半導体装置の実装装置
は、半導体素子と、前記半導体素子の電極と対向する位
置に接続部を有する配線基板とを、前記半導体素子の能
動面と、前記配線基板とを対向して配置し電気的に接続
を行う半導体装置に於て、配線基板の接続部と、半導体
素子の電極とを整合し配置し半導体素子側面部と配線基
板とを接着し封止する封止機構と、配線基板の表面と裏
面を貫通する貫通穴に接続して減圧する減圧機構と、減
圧動作終了後に、貫通穴を封止する封止機構を備えたこ
とを特徴とするものである。
は、半導体素子と、前記半導体素子の電極と対向する位
置に接続部を有する配線基板とを、前記半導体素子の能
動面と、前記配線基板とを対向して配置し電気的に接続
を行う半導体装置に於て、配線基板の接続部と、半導体
素子の電極とを整合し配置し半導体素子側面部と配線基
板とを接着し封止する封止機構と、配線基板の表面と裏
面を貫通する貫通穴に接続して減圧する減圧機構と、減
圧動作終了後に、貫通穴を封止する封止機構を備えたこ
とを特徴とするものである。
【００１０】
【作用】本発明の上記の構成によればまず配線基板の接
続部と半導体素子とを整合し載置した後、半導体素子側
面と配線基板とを封止し、ついで配線基板裏面より貫通
穴を通して半導体素子と配線基板間の空間部を減圧する
ことで、半導体素子及び配線基板は大気圧により押さ
れ、半導体素子と配線基板は近接する。この時半導体素
子の電極と、配線基板の接続部は密接することとなり電
気的な導通が可能となる。その後減圧状態を保持して貫
通穴を封止することにより空間部は大気圧に比較して負
圧を保ち保持され配線基板と半導体素子の接続が行われ
る。
続部と半導体素子とを整合し載置した後、半導体素子側
面と配線基板とを封止し、ついで配線基板裏面より貫通
穴を通して半導体素子と配線基板間の空間部を減圧する
ことで、半導体素子及び配線基板は大気圧により押さ
れ、半導体素子と配線基板は近接する。この時半導体素
子の電極と、配線基板の接続部は密接することとなり電
気的な導通が可能となる。その後減圧状態を保持して貫
通穴を封止することにより空間部は大気圧に比較して負
圧を保ち保持され配線基板と半導体素子の接続が行われ
る。
【００１１】
【実施例】図１は本発明の実施例を模式的に示す断面図
であり、１は半導体素子、２は半導体素子１の電極で、
半導体素子電極上に金メッキを施し、半導体素子の能動
面上に突起している通常金バンプと称する電極を使用し
た。３は配線基板で、本説明においてガラス製液晶表示
体を用い、ガラス製の配線基板３の表面に透明導電膜に
より形成した配線パターン４を配置した。５は半導体素
子１の電極２と対向して配置した配線パターン４の接続
部である。６は半導体素子１の側面部、７は封止剤、８
は配線基板３に設けられた半導体素子配置範囲、９は配
線基板３の貫通穴であり今回は、配線基板裏面より圧縮
空気中に微細砥粒を混練し吹き付けるエアーブレイシブ
ル法を用いて０．５ｍｍ直径の貫通穴を形成した。１０
は半導体素子１と配線基板３との配置範囲８に有する空
間部であり、１１は貫通穴９を封止する封止栓である。
以上について実施例を詳細に説明する。
であり、１は半導体素子、２は半導体素子１の電極で、
半導体素子電極上に金メッキを施し、半導体素子の能動
面上に突起している通常金バンプと称する電極を使用し
た。３は配線基板で、本説明においてガラス製液晶表示
体を用い、ガラス製の配線基板３の表面に透明導電膜に
より形成した配線パターン４を配置した。５は半導体素
子１の電極２と対向して配置した配線パターン４の接続
部である。６は半導体素子１の側面部、７は封止剤、８
は配線基板３に設けられた半導体素子配置範囲、９は配
線基板３の貫通穴であり今回は、配線基板裏面より圧縮
空気中に微細砥粒を混練し吹き付けるエアーブレイシブ
ル法を用いて０．５ｍｍ直径の貫通穴を形成した。１０
は半導体素子１と配線基板３との配置範囲８に有する空
間部であり、１１は貫通穴９を封止する封止栓である。
以上について実施例を詳細に説明する。
【００１２】配線基板３上の配線パターン４の接続部５
と、半導体素子１の電極２とを対向し、整合した後配線
基板３上に載置する。この後半導体素子１の側面６と周
囲の配線基板３とをエポキシ樹脂やシリコン樹脂もしく
はシリコン分散型エポキシ系接着剤あるいはアクリル系
接着剤等の封止剤７により封止する。この時配線基板３
の半導体素子配置範囲８と半導体素子１とは、半導体素
子１の電極２と配線パターン４の接続部５での接触とな
り、空間部１０を有する。空間部１０は配線基板３の配
置範囲８に設置した貫通穴９と接続された状態にする。
と、半導体素子１の電極２とを対向し、整合した後配線
基板３上に載置する。この後半導体素子１の側面６と周
囲の配線基板３とをエポキシ樹脂やシリコン樹脂もしく
はシリコン分散型エポキシ系接着剤あるいはアクリル系
接着剤等の封止剤７により封止する。この時配線基板３
の半導体素子配置範囲８と半導体素子１とは、半導体素
子１の電極２と配線パターン４の接続部５での接触とな
り、空間部１０を有する。空間部１０は配線基板３の配
置範囲８に設置した貫通穴９と接続された状態にする。
【００１３】この後配線基板３の裏面（図面下側）より
貫通穴９に排気装置を接続し、空間部１０の気体を減圧
することにより、大気圧により配線基板３及び半導体素
子１は互いに押し付け合う作用を受ける。これにより、
半導体素子１の電極２と配線基板３上の配線パターン４
の接続部５は電気的な導通を可能とする。最後に空間部
の減圧状態を保持中に貫通穴９を半田粒や金スズ粒子あ
るいはインジウム合金粒のごとき金属粒や樹脂ボールも
しくは接着剤等の封止栓１１により封止し、排気装置を
離脱することにより半導体装置は形成される。
貫通穴９に排気装置を接続し、空間部１０の気体を減圧
することにより、大気圧により配線基板３及び半導体素
子１は互いに押し付け合う作用を受ける。これにより、
半導体素子１の電極２と配線基板３上の配線パターン４
の接続部５は電気的な導通を可能とする。最後に空間部
の減圧状態を保持中に貫通穴９を半田粒や金スズ粒子あ
るいはインジウム合金粒のごとき金属粒や樹脂ボールも
しくは接着剤等の封止栓１１により封止し、排気装置を
離脱することにより半導体装置は形成される。
【００１４】図２は本発明の別の実施例を示す断面図で
あり配線基板３の接続部５に導電粒子１２を配置し、か
つ半導体素子１の電極２はアルミパッドと呼ばれる電極
を用いた例である。
あり配線基板３の接続部５に導電粒子１２を配置し、か
つ半導体素子１の電極２はアルミパッドと呼ばれる電極
を用いた例である。
【００１５】配線基板３上に配設した配線パターン４の
接続部５に導電粒子１２を配置する。次に半導体素子１
の能動面１３を接続部５と対向し、半導体素子１の電極
２とを整合して当接配置する。この後半導体素子１の側
面部６と周囲の配線基板３とを封止剤７により封止す
る。この時半導体素子１の電極２と、接続部５は、導電
粒子１２を中間に介在しての接続となり、貫通穴９より
の減圧後、封止栓１１により封止したときには導電粒子
１２による半導体素子１と配線基板３との電気的な接続
は完了する。また、導電粒子１２として樹脂球の周囲に
金属メッキを施したものを用いた場合には、樹脂の変形
により、電気的導通がはかられているため特に温度サイ
クル試験等の信頼性試験の信頼性を高めることが可能と
なる。
接続部５に導電粒子１２を配置する。次に半導体素子１
の能動面１３を接続部５と対向し、半導体素子１の電極
２とを整合して当接配置する。この後半導体素子１の側
面部６と周囲の配線基板３とを封止剤７により封止す
る。この時半導体素子１の電極２と、接続部５は、導電
粒子１２を中間に介在しての接続となり、貫通穴９より
の減圧後、封止栓１１により封止したときには導電粒子
１２による半導体素子１と配線基板３との電気的な接続
は完了する。また、導電粒子１２として樹脂球の周囲に
金属メッキを施したものを用いた場合には、樹脂の変形
により、電気的導通がはかられているため特に温度サイ
クル試験等の信頼性試験の信頼性を高めることが可能と
なる。
【００１６】また、貫通穴の形成に、今回はエアーブレ
イシブル法を用いたが、超音波による穴明けや、レーザ
加工による穴明け等によっても同様な効果を得ることが
できることは明かである。貫通穴は、封止方向に向かい
穴の直径が小さくなる穴明け方法を用いることにより、
封止栓による封止効果をさらに高めることができる。図
３は本発明にかかる半導体装置の実装装置の実施例の断
面図である。
イシブル法を用いたが、超音波による穴明けや、レーザ
加工による穴明け等によっても同様な効果を得ることが
できることは明かである。貫通穴は、封止方向に向かい
穴の直径が小さくなる穴明け方法を用いることにより、
封止栓による封止効果をさらに高めることができる。図
３は本発明にかかる半導体装置の実装装置の実施例の断
面図である。
【００１７】本実装装置は、大別すると配線基板３の裏
面で、かつ貫通穴９の周囲にわたり接続できる減圧口１
４と、図示しない排気ポンプに接続する減圧槽１５とか
らなる減圧機構と、減圧槽１５中で上下する封止栓保持
軸１６と、封止栓１１により貫通穴９を封止するため封
止栓保持軸１６内を上下する封止軸１７とより構成され
る封止機構とからなり、減圧口１４はＯリング等の気密
シール部１８より形成されている。
面で、かつ貫通穴９の周囲にわたり接続できる減圧口１
４と、図示しない排気ポンプに接続する減圧槽１５とか
らなる減圧機構と、減圧槽１５中で上下する封止栓保持
軸１６と、封止栓１１により貫通穴９を封止するため封
止栓保持軸１６内を上下する封止軸１７とより構成され
る封止機構とからなり、減圧口１４はＯリング等の気密
シール部１８より形成されている。
【００１８】なお、減圧槽１５、封止栓保持軸１６及び
封止軸１７はそれぞれに圧縮空気、ラックとピニオン、
ボールネジ等の図示していない駆動機構により上下に移
動が可能である。またそれぞれの軸間はＯリング等の摺
動可能な気密摺動部２１により接続されている。
封止軸１７はそれぞれに圧縮空気、ラックとピニオン、
ボールネジ等の図示していない駆動機構により上下に移
動が可能である。またそれぞれの軸間はＯリング等の摺
動可能な気密摺動部２１により接続されている。
【００１９】次に、上記のように構成した本装置の作用
を説明する。
を説明する。
【００２０】（１）封止栓保持軸１６上の載置部１９に
封止栓１１を図示していない供給機構により供給載置す
る。この時、減圧槽１５、封止栓保持軸１６及び封止軸
１７はそれぞれ最下位に位置する。
封止栓１１を図示していない供給機構により供給載置す
る。この時、減圧槽１５、封止栓保持軸１６及び封止軸
１７はそれぞれ最下位に位置する。
【００２１】（２）予め、半導体素子１の電極２と、配
線パターン４の接続部５を整合し、半導体素子１の側面
部６と配線基板３とを封止剤７により封止した配線基板
３の裏面の貫通穴９を含む範囲にに、減圧口１４を接続
するため減圧槽１５は上昇し減圧口１４の気密シール部
１８により配線基板３と減圧口１４は密着する。
線パターン４の接続部５を整合し、半導体素子１の側面
部６と配線基板３とを封止剤７により封止した配線基板
３の裏面の貫通穴９を含む範囲にに、減圧口１４を接続
するため減圧槽１５は上昇し減圧口１４の気密シール部
１８により配線基板３と減圧口１４は密着する。
【００２２】（３）排気口２０を通じ空間部１０及び減
圧槽１５内の気体を図示しない排気ポンプにより所定圧
力になるまで排気する。
圧槽１５内の気体を図示しない排気ポンプにより所定圧
力になるまで排気する。
【００２３】（４）所定圧力まで減圧した後封止栓保持
軸１６を上昇し封止栓１１を貫通穴９に接触させた後封
止軸１７を上昇させ貫通穴９に封止栓１１を挿入し気密
封止することにより半導体装置の空間部１０を減圧した
状態での封止を完了する。
軸１６を上昇し封止栓１１を貫通穴９に接触させた後封
止軸１７を上昇させ貫通穴９に封止栓１１を挿入し気密
封止することにより半導体装置の空間部１０を減圧した
状態での封止を完了する。
【００２４】（５）減圧状態を保持した減圧槽１５内を
大気圧に戻し、封止軸１７、封止栓保持軸１６及び減圧
槽１５を元の位置に戻す（下降させる）ことにより本装
置の動作は完了する。
大気圧に戻し、封止軸１７、封止栓保持軸１６及び減圧
槽１５を元の位置に戻す（下降させる）ことにより本装
置の動作は完了する。
【００２５】このように本装置によれば簡単な構造で半
導体装置の減圧と気密封止を行うことが可能となる。
導体装置の減圧と気密封止を行うことが可能となる。
【００２６】
【発明の効果】以上述べたごとく本発明は、配線基板の
接続部と、半導体素子とを整合し載置した後半導体素子
側面と、配線基板とを封止して、次いで配線基板裏面よ
り貫通穴を通して半導体素子と配線基板間の空間部の気
体を減圧することにより半導体素子及び配線基板は大気
圧により押されて半導体素子と配線基板は近接する。こ
の時半導体素子の電極と配線基板の接続部は密接するこ
とにより電気的な導通が可能となる。また、半導体素子
と配線基板が引き寄せ合うことにより、接続部分の微少
なずれ作用の発生により、半導体素子の電極や、配線基
板の接続部の酸化膜を除去することが出来るという効果
がある。また、貫通穴を封止栓により封止し、空間部の
減圧状態を保持することにより空間部は大気圧に比較し
て負圧状態を保ち配線基板と半導体素子の電気的な接続
を可能とするために、電気的接続部分での導通不良を起
こすことを減少することができる効果を有する。
接続部と、半導体素子とを整合し載置した後半導体素子
側面と、配線基板とを封止して、次いで配線基板裏面よ
り貫通穴を通して半導体素子と配線基板間の空間部の気
体を減圧することにより半導体素子及び配線基板は大気
圧により押されて半導体素子と配線基板は近接する。こ
の時半導体素子の電極と配線基板の接続部は密接するこ
とにより電気的な導通が可能となる。また、半導体素子
と配線基板が引き寄せ合うことにより、接続部分の微少
なずれ作用の発生により、半導体素子の電極や、配線基
板の接続部の酸化膜を除去することが出来るという効果
がある。また、貫通穴を封止栓により封止し、空間部の
減圧状態を保持することにより空間部は大気圧に比較し
て負圧状態を保ち配線基板と半導体素子の電気的な接続
を可能とするために、電気的接続部分での導通不良を起
こすことを減少することができる効果を有する。
【００２７】さらに回路基板裏面より貫通穴を含む範囲
に減圧層を接続して減圧した後、減圧機構内において封
止を行うために、半導体装置空間部の封止後の減圧状態
を保持しやすい利点があり、また減圧装置の大きさも小
さくて良いという利点もあり、実施による効果が大であ
る。
に減圧層を接続して減圧した後、減圧機構内において封
止を行うために、半導体装置空間部の封止後の減圧状態
を保持しやすい利点があり、また減圧装置の大きさも小
さくて良いという利点もあり、実施による効果が大であ
る。
【図１】本発明の実施例を模式的に示した断面図。
【図２】本発明の別の実施例を模式的に示す断面図。
【図３】本発明に係る半導体装置の実装装置の実施例の
断面図。
断面図。
【図４】従来の半導体装置の実施例を示す断面図。
【図５】従来の半導体装置の製造方法を示す断面図。
１ 半導体素子 ２ 電極 ３ 配線基板 ４ 配線パターン ５ 接続部 ６ 側面部 ７ 封止剤 ８ 半導体素子配置範囲 ９ 貫通穴 １０ 空間部 １１ 封止栓 １２ 導電粒子 １３ 能動面 １４ 減圧口 １５ 減圧槽 １６ 封止栓保持軸 １７ 封止軸 １８ 気密シール部 １９ 載置部 ２０ 排気口 ２１ 気密摺動部 ２２ 固定用接着剤 ２３ 加熱ツール
Claims (3)
- 【請求項１】半導体素子と、前記半導体素子の電極と対
向する位置に接続部を有する配線基板とを、前記半導体
素子の能動面と前記配線基板とを対向して配置し電気的
に接続を行う半導体装置に於て、前記半導体素子の能動
面と対向した配線基板の半導体素子配置範囲に、配線基
板の表面と裏面とを貫通する貫通穴を配置し前記半導体
装置の周囲と配線基板及び、前記貫通穴は封止され気密
構造となりかつ、前記半導体素子と、配線基板との配置
範囲の空間部は、大気圧に比して負圧であることを特徴
とする半導体装置の実装構造。 - 【請求項２】半導体素子と、前記半導体素子の電極と対
向する位置に接続部を有する配線基板とを、前記半導体
素子の能動面と前記配線基板とを対向して配置し電気的
に接続を行う半導体装置に於て、配線基板の接続部と、
半導体素子の電極とを整合し配置した後半導体素子側面
部と配線基板とを封止する工程と、前記配線基板の表面
と裏面を貫通する貫通穴に、排気装置を配して、半導体
素子と、配線基板間の配置範囲内の空間部を減圧する工
程と、配線基板の貫通穴を封止する工程とからなること
を特徴とする半導体装置の実装方法。 - 【請求項３】半導体素子と、前記半導体素子の電極と対
向する位置に接続部を有する配線基板とを、前記半導体
素子の能動面と、前記配線基板とを対向して配置し電気
的に接続を行う半導体装置に於て、配線基板の接続部
と、半導体素子の電極とを整合し配置し半導体素子側面
部と配線基板とを封止し接着した後、配線基板の表面と
裏面を貫通する貫通穴に接続して減圧する減圧機構と、
減圧動作終了後に、貫通穴を封止する封止機構とからな
ることを特徴とする半導体装置の実装装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3267485A JPH05109821A (ja) | 1991-10-16 | 1991-10-16 | 半導体装置の実装構造及び半導体装置の実装方法並びに半導体装置の実装装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3267485A JPH05109821A (ja) | 1991-10-16 | 1991-10-16 | 半導体装置の実装構造及び半導体装置の実装方法並びに半導体装置の実装装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05109821A true JPH05109821A (ja) | 1993-04-30 |
Family
ID=17445509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3267485A Pending JPH05109821A (ja) | 1991-10-16 | 1991-10-16 | 半導体装置の実装構造及び半導体装置の実装方法並びに半導体装置の実装装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05109821A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006093372A (ja) * | 2004-09-24 | 2006-04-06 | Nichia Chem Ind Ltd | 半導体装置 |
| WO2006093129A1 (ja) * | 2005-03-04 | 2006-09-08 | Sony Chemical & Information Device Corporaiton | 機能素子実装モジュール及び機能素子実装モジュールの実装方法 |
| JP2007019563A (ja) * | 2001-06-15 | 2007-01-25 | Ricoh Co Ltd | 半導体装置、画像読取ユニット及び画像形成装置 |
| JP2007245339A (ja) * | 2006-03-16 | 2007-09-27 | Commiss Energ Atom | マイクロ電子コンポジット特にｍｅｍｓの密閉キャビティ内の被包構造 |
| JP2010219101A (ja) * | 2009-03-13 | 2010-09-30 | Casio Computer Co Ltd | 電子部品実装構造、ヘッド、マウンタ及び電子部品実装構造の製造方法 |
| JP2016012685A (ja) * | 2014-06-30 | 2016-01-21 | 株式会社リコー | 半導体装置 |
-
1991
- 1991-10-16 JP JP3267485A patent/JPH05109821A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007019563A (ja) * | 2001-06-15 | 2007-01-25 | Ricoh Co Ltd | 半導体装置、画像読取ユニット及び画像形成装置 |
| JP2006093372A (ja) * | 2004-09-24 | 2006-04-06 | Nichia Chem Ind Ltd | 半導体装置 |
| JP4661147B2 (ja) * | 2004-09-24 | 2011-03-30 | 日亜化学工業株式会社 | 半導体装置 |
| WO2006093129A1 (ja) * | 2005-03-04 | 2006-09-08 | Sony Chemical & Information Device Corporaiton | 機能素子実装モジュール及び機能素子実装モジュールの実装方法 |
| JP2006245382A (ja) * | 2005-03-04 | 2006-09-14 | Sony Chemical & Information Device Corp | 機能素子実装モジュール及び機能素子実装モジュールの実装方法 |
| JP4667076B2 (ja) * | 2005-03-04 | 2011-04-06 | ソニーケミカル＆インフォメーションデバイス株式会社 | 機能素子実装モジュールの実装方法 |
| JP2007245339A (ja) * | 2006-03-16 | 2007-09-27 | Commiss Energ Atom | マイクロ電子コンポジット特にｍｅｍｓの密閉キャビティ内の被包構造 |
| JP2010219101A (ja) * | 2009-03-13 | 2010-09-30 | Casio Computer Co Ltd | 電子部品実装構造、ヘッド、マウンタ及び電子部品実装構造の製造方法 |
| JP2016012685A (ja) * | 2014-06-30 | 2016-01-21 | 株式会社リコー | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1445995B1 (en) | Method of mounting an electronic component on a circuit board and system for carrying out the method | |
| US7629684B2 (en) | Adjustable thickness thermal interposer and electronic package utilizing same | |
| KR101051013B1 (ko) | 구동 칩 및 이를 갖는 표시장치 | |
| US7288437B2 (en) | Conductive pattern producing method and its applications | |
| KR20070099679A (ko) | 전기 부품의 실장 장치 | |
| JP2000180469A (ja) | 半導体装置用コンタクタ及び半導体装置用コンタクタを用いた試験装置及び半導体装置用コンタクタを用いた試験方法及び半導体装置用コンタクタのクリーニング方法 | |
| US6864119B2 (en) | COF semiconductor device and a manufacturing method for the same | |
| US20070108594A1 (en) | Semiconductor apparatus | |
| JP4988132B2 (ja) | 低コストかつ高信頼性適用のための高信頼性インタポーザ | |
| JP2002359264A (ja) | フリップチップ実装方法及び装置、半導体装置 | |
| JPH05109821A (ja) | 半導体装置の実装構造及び半導体装置の実装方法並びに半導体装置の実装装置 | |
| US7466030B2 (en) | Semiconductor device and fabrication process thereof | |
| KR100863443B1 (ko) | 이방성 전도성 페이스트 및 이를 적용한 플라즈마디스플레이 패널 장치 | |
| JP4194227B2 (ja) | 電子部品の熱圧着装置 | |
| JP3106102B2 (ja) | 半導体装置の検査方法 | |
| JP4943959B2 (ja) | 半導体装置 | |
| JP2002299809A (ja) | 電子部品の実装方法および実装装置 | |
| CN100371808C (zh) | 玻璃覆晶结构 | |
| KR100946597B1 (ko) | 눌림 특성이 우수한 도전성 입자 구조체와 그의 제조방법및 이를 이용한 이방성 도전 필름 | |
| JP2847949B2 (ja) | 半導体装置 | |
| JP2932995B2 (ja) | 半導体装置の製造方法と半導体素子実装用基板保持具 | |
| JP2002244146A (ja) | 不透明基板を具えたフラットパネルディスプレイの内部連接方法とそれにより形成される装置 | |
| JP2005121757A (ja) | 基板接続構造、電子部品、液晶表示装置および電子部品の製造方法 | |
| JP3951407B2 (ja) | 半導体チップ搭載用部材の製造法および半導体装置の製造方法 | |
| JP2001174507A (ja) | パッケージ評価用の異方性導電シート及びそれを用いた評価方法 |