JPH05108191A - ポータブルコンピユータ - Google Patents

Abstract

(57)【要約】 【目的】本発明は、通常は遅いＣＰＵクロックでＣＰＵ
を動作させ、外部割り込み期間とその後の一定期間、及
びその間の再度の割込み発生に対し継続して、その期間
のみ、速いＣＰＵクロックでＣＰＵを動作させることを
特徴とする。 【構成】基本クロックを１／ｍ（ｍは自然数）に分周し
て、低速動作用の第１のＣＰＵクロックを生成する第１
の分周回路１２と、基本クロックを１／ｎ（ｎはｍ＞ｎ
を満たす自然数）に分周して、高速動作用の第２のＣＰ
Ｕクロックを生成する第２の分周回路１３と、外部割り
込みの発生から同割り込みの解除後一定期間経過まで、
及びその間の外部割り込み要因の再度の発生に対しリト
リガブルに継続して、第２のＣＰＵクロックを選択する
ＣＰＵクロックの切り替えパルスを出力する制御パルス
生成回路１４を有してなることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はバッテリで動作動作可
能なポータブルコンピュータに係るもので、特にＣＰＵ
クロックの周波数を切り替えることで電力消費の削減を
図るＣＰＵクロック制御手段に特徴をもつポータブルコ
ンピュータに関する。

【０００２】

【従来の技術】バッテリで動作可能なポータブルコンピ
ュータに於いては、無駄な電力消費を回避して、バッテ
リによる動作持続時間をより長く確保すべく種々の少電
力化対策がなされる。その少電力化対策の一つにＣＰＵ
クロック（ＣＰＵの動作クロック）を機器状態等に応じ
て切り替える手段が挙げられる。即ち、ＣＰＵの消費電
力はクロック周波数に比例し、周波数の低い、即ち遅い
クロックで動作させるほど消費電力が減少する。しかし
ながらＣＰＵクロックを遅くすると当然のことながらプ
ログラム処理速度が低下し、ＣＰＵがもつ本来の性能を
十分に発揮することができない。

【０００３】又、常に遅いＣＰＵクロックで動作させる
と、プログラムによっては正しく実行できないものもあ
る。特に通信関係は処理速度が遅いとデータのやりとり
ができなくなってしまう可能が強い。更に、処理速度が
遅いと、マウスカーソルの移動等も追従性が悪くなって
しまう。従ってＣＰＵクロックの切り替え制御はそのと
きの動作状態に連動することが望ましい。

【０００４】この種、ＣＰＵクロックの切り替え制御機
能を実現した従来技術に、ＣＰＵがＨＡＬＴ状態に移行
することで、外部回路によりＣＰＵの動作クロックを停
止あるいは遅くする所謂ＣＰＵスリープ方式が存在す
る。

【０００５】しかしながら、この種、ＣＰＵスリープ方
式は、ＣＰＵがＨＡＬＴ命令を実行しない限りＨＡＬＴ
状態には移行しない。通常はＢＩＯＳが必要に応じてＨ
ＡＬＴ命令を実行させるが、一般的にポータブルコンピ
ュータはどのようなプログラムをも実行できるので、Ｂ
ＩＯＳを経由しない場合もあり得る。このような状態で
はＨＡＬＴ命令は実行されず、ＣＰＵの動作クロックは
制御できない。また、例えＢＩＯＳがＨＡＬＴ命令を実
行できる環境にあっても、実際にＨＡＬＴ命令を実行す
る機会はそう多くはない。つまり本当にＣＰＵが動作し
なくてもよい機会はあまり無いので、このＨＡＬＴ命令
によるＣＰＵスリープ方式での消費電力の削減はさほど
期待できない。

【０００６】

【発明が解決しようとする課題】上述したように、従来
のＨＡＬＴ命令によるＣＰＵスリープ方式は、実際の使
用面で、消費電力の低減化に対して、さほど大きな期待
がもてないという問題があった。

【０００７】本発明は上記実情に鑑みなされたもので、
操作性を損なうことなく、又、正常な処理動作を維持し
つつ、簡単なロジック構成にて、ＣＰＵの消費電力を効
果的に低減でき、バッテリ動作時間を延長できるポータ
ブルコンピュータを提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明は、低速ＣＰＵク
ロック、及び高速ＣＰＵクロックの生成手段と、ＣＰＵ
に対する外部割り込み要因の発生から同割り込み要因解
除後一定期間経過まで、及びその間の外部割り込み要因
の再度の発生に対しリトリガブルに継続して、低速ＣＰ
Ｕクロックに代え、高速ＣＰＵクロックをＣＰＵに供給
するクロック切り換え制御回路とを有して、通常は遅い
ＣＰＵクロックでＣＰＵを動作させ、外部割り込み期間
とその後の一定期間は速いＣＰＵクロックでＣＰＵを動
作させることを特徴とする。

【０００９】

【作用】本発明は、通常は遅いＣＰＵクロックでＣＰＵ
を動作させ、外部割り込み期間とその後の一定期間は速
いＣＰＵクロックでＣＰＵを動作させることにより、例
えばマウスカーソルの追従性を損なわず、又、通信処理
でのデータ欠落等の不都合を回避して、ＣＰＵの消費電
力を効率良く低減でき、もってバッテリ動作時間を延長
できる。

【００１０】

【実施例】以下図面を参照して本発明の一実施例を説明
する。図１は本発明の一構成例を示すブロック図であ
る。図１に於いて、１１は一定周波数の基本クロック
（ＢーＣＬＫ）を生成する発振回路である。

【００１１】１２は上記発振回路１１より出力される基
本クロックを分周して第１のＣＰＵクロックを生成する
第１の分周回路であり、基本クロック（ＢーＣＬＫ）を
１／ｍ（ｍ分の一；但しｍは自然数）に分周して、低速
動作用の第１のＣＰＵクロック（ＣＰＵーＣＬＫ１）を
生成する。

【００１２】１３は上記発振回路１１より出力される基
本クロックを分周して第２のＣＰＵクロックを生成する
第２の分周回路であり、基本クロック（ＢーＣＬＫ）を
１／ｎ（ｎ分の一；但しｎはｍ＞ｎを満たす自然数）に
分周して、高速動作用の第２のＣＰＵクロック（ＣＰＵ
ーＣＬＫ２）を生成する。

【００１３】１４はＣＰＵに対する外部割り込み（ＩＲ
Ｑ）の発生から同割り込みの解除後一定期間経過まで、
及びその間の外部割り込みの再度の発生に対しリトリガ
ブルに継続して、ＣＰＵクロックの切り替えパルス（Ｃ
ＬＫーＳＥＬ）を出力する制御パルス生成回路であり、
ＣＰＵに対する外部割り込み（ＩＲＱ）の発生をトリガ
としてクロック切り替えパルス（ＣＬＫーＳＥＬ）を発
生し、外部割り込み（ＩＲＱ）が解除された後もクロッ
ク切り替えパルス（ＣＬＫーＳＥＬ）を一定期間発生し
続け、さらにその期間内に再び外部割り込み（ＩＲＱ）
が発生すると再トリガされる。

【００１４】１５は上記制御パルス生成回路１４より生
成されたクロック切り替えパルス（ＣＬＫーＳＥＬ）に
従い、第１のＣＰＵクロック（ＣＰＵーＣＬＫ１）、又
は第２のＣＰＵクロック（ＣＰＵーＣＬＫ２）のいずれ
か一方を選択してＣＰＵ１６に供給するセレクタであ
り、上記制御パルス生成回路１４よりクロック切り替え
パルスが出力されていないとき（ＣＬＫーＳＥＬ＝
“０”）、第１の分周回路１２から出力される第１のＣ
ＰＵクロック（ＣＰＵーＣＬＫ１）を選択し、上記制御
パルス生成回路１４よりクロック切り替えパルスが出力
されているとき（ＣＬＫーＳＥＬ＝“１”）、第の分周
回路１３から出力される第２のＣＰＵクロック（ＣＰＵ
ーＣＬＫ２）を選択する。

【００１５】１６は上記セレクタ１５で選択されたＣＰ
Ｕクロック（ＣＰＵーＣＬＫ１／ＣＰＵーＣＬＫ２）を
動作の基本クロックとするＣＰＵであり、外部割り込み
要因に従う処理を含む各種のプログラム処理を実行す
る。

【００１６】図２は上記実施例の動作を説明するための
タイムチャートであり、同図（ａ）は制御パルス生成回
路１４を起動するための外部割り込み要因（ＩＲＱ）の
発生状態（発生時＝“１”）を示し、同図（ｂ）は同図
（ａ）の外部割り込み要因（ＩＲＱ）に従い制御パルス
生成回路１４で生成されるクロック切り替えパルス（Ｃ
ＬＫーＳＥＬ）の状態を示し、同図（ｃ）は同図（ｂ）
のクロック切り替えパルス（ＣＬＫーＳＥＬ）に従いセ
レクタ１５より選択されるＣＰＵクロックの切り替え状
態を示す。ここで、上記図１及び図２を参照して、本発
明の一実施例に於ける動作を説明する。

【００１７】第１の分周回路１２は発振回路１１より出
力される基本クロック（ＢーＣＬＫ）を１／ｍに分周し
て、低速動作用の第１のＣＰＵクロック（ＣＰＵーＣＬ
Ｋ１）を生成し、第２の分周回路１３は上記発振回路１
１より出力される基本クロック（ＢーＣＬＫ）を１／ｎ
に分周して、高速動作用の第２のＣＰＵクロック（ＣＰ
ＵーＣＬＫ２）を生成する。ＣＰＵ１６は、通常、第１
の分周回路１２で生成される、基本クロック（ＢーＣＬ
Ｋ）を１／ｍに分周したＣＰＵクロックを受けて動作し
ている。

【００１８】即ち、外部割り込み要因（ＩＲＱ）が発生
していない通常の状態では、セレクタ１５が第１の分周
回路１２で生成された第１のＣＰＵクロック（ＣＰＵー
ＣＬＫ１）を選択しＣＰＵ１６に供給している。従っ
て、この際は、ＣＰＵ１６が第１の分周回路１２で生成
された第１のＣＰＵクロック（ＣＰＵーＣＬＫ１）に従
い低電力消費モードで処理動作を実行している。

【００１９】ここで、ＣＰＵ１６への外部割り込み（Ｉ
ＲＱ）が発生すると（図２（ａ）参照）、同割込みの発
生に伴い制御パルス生成回路１４がトリガされて、上記
したような予め定められた期間に亘りクロック切り替え
パルス（ＣＬＫーＳＥＬ＝“１”）を出力する（図２
（ｂ）参照）。

【００２０】このクロック切り替えパルス（ＣＬＫーＳ
ＥＬ＝“１”）によりセレクタ１５は、第１の分周回路
１２で生成された第１のＣＰＵクロック（ＣＰＵーＣＬ
Ｋ１）に代わって、第２の分周回路１３で生成される、
基本クロック（ＢーＣＬＫ）を１／ｎに分周した第２の
ＣＰＵクロック（ＣＰＵーＣＬＫ２）を選択し、ＣＰＵ
１６へ供給する（図２（ｃ）参照）。

【００２１】ここで、上記セレクタ１５の選択対象とな
るＣＰＵクロック（ＣＰＵーＣＬＫ１，ＣＰＵーＣＬＫ
２）を生成する第１，第２の分周回路１２，１３に於い
て、それぞれの分周率のｍ，ｎの関係を、例えば、ｍ＝
８、ｎ＝１とすれば、通常、ＣＰＵ１６は基本クロック
（ＢーＣＬＫ）の１／８（８分の一）の周波数による第
１のＣＰＵクロック（ＣＰＵーＣＬＫ１）で動作してお
り、外部割り込み（ＩＲＱ）が発生すると、ＣＰＵ１６
は基本クロック（ＢーＣＬＫ）と同一周波数の第２のＣ
ＰＵクロック（ＣＰＵーＣＬＫ２）で動作するようにな
る。

【００２２】即ち、通常、ＣＰＵ１６は低速ＣＰＵクロ
ックを受けて遅い動作をしており、消費電力も少ない。
外部割り込み（ＩＲＱ）の発生により、ＣＰＵ１６は高
速ＣＰＵクロックを受けて速い動作に切り替わり、この
ときは消費電力も増加するが、外部割り込み（ＩＲＱ）
の発生頻度はそう多くはないので、平均すると消費電力
は少なく済む。ＣＰＵ１６の動作が遅いということは、
処理能力も落ちるということであるが、高速動作を要求
される、例えば通信処理や、マウスカーソルの移動など
は、外部割り込みにより起動されるので、動作上及び操
作上等の不都合な問題は発生しない。この外部割り込み
（ＩＲＱ）と、制御パルス生成回路１４より出力される
クロック切り替えパルス（ＣＬＫーＳＥＬ）との関係を
図２に示す。

【００２３】図２（ａ）に示す、外部割り込み（ＩＲ
Ｑ）の発生により、制御パルス生成回路１４がトリガさ
れて、図２（ｂ）に示すクロック切り替えパルス（ＣＬ
ＫーＳＥＬ＝“１”）を発生する。外部割り込み（ＩＲ
Ｑ）が解除された後も４ｍｓの間、クロック切り替えパ
ルス（ＣＬＫーＳＥＬ＝“１”）は発生し続け、４ｍｓ
経過後、解除される（“１”→“０”）。但し、この間
（４ｍｓ内）に再び外部割り込み（ＩＲＱ）が発生する
と、制御パルス生成回路１４はリトリガされ、クロック
切り替えパルス（ＣＬＫーＳＥＬ＝“１”）は発生し続
ける。

【００２４】外部割り込み（ＩＲＱ）は、例えば８０８
６系のＣＰＵでは、ＰＩＣ（８２５９）からのＩＮＴＲ
リクエストとして与えられる。これによりＣＰＵの割り
込みルーチンが起動され、その割り込みルーチン内でＰ
ＩＣに対してＩＮＴＲリクエストの解除を行なう。但し
ＩＮＴＲリクエストの解除は割り込みルーチンの最後で
行なうとは限らないので、この実施例では４ｍｓの間、
クロック切り替え期間を延長している。外部割り込みは
上記ＩＮＴＲリクエスト以外にも、ＮＭＩリクエストや
ＳＭＩリクエスト（３８６ＳＬ）等によっても発生する
が、考え方は上記ＩＮＴＲリクエストのときと同様であ
る。

【００２５】上記実施例では、説明を簡素にするため、
単に制御パルス生成回路１４からのクロック切り替えパ
ルス（ＣＬＫーＳＥＬ）によって、第１の分周回路１２
から出力される第１のＣＰＵクロック（ＣＰＵーＣＬＫ
１）と第２の分周回路１３から出力される第２のＣＰＵ
クロック（ＣＰＵーＣＬＫ２）とを切り替える構成を例
にとったが、次のような各種の応用例が考えられる。

【００２６】ａ）．制御パルス生成回路１４に、その動
作を許可するイネーブル信号を１入力条件信号として設
けることにより、イネーブル信号が入力されない動作禁
止（ディセーブル状態）時には、外部割り込み（ＩＲ
Ｑ）によるトリガが発生しても制御パルス生成回路１４
が働かず、従ってＣＰＵ１６は、固定化された常に一定
周波数のＣＰＵクロックを受けて動作する。

【００２７】ｂ）．分周比が有理数で定義されるような
第１，第２の分周回路にて、第１，第２のＣＰＵクロッ
ク（ＣＰＵーＣＬＫ１，ＣＰＵーＣＬＫ２）を得ること
により、ＣＰＵクロックの切り替えに伴う同期性を容易
に保つことができる。

【００２８】又、この際、分周比をレジスタにより任意
に設定できるような分周回路を持つ構成とすることによ
り、例えば各レジスタに同じ値を設定することで、上記
ａ）項で述べたようなイネーブル信号を用いなくとも、
実質的にクロック切り替えは起こらず、任意にＣＰＵク
ロックを固定化できる。

【００２９】又、上記制御パルス生成回路１４に於い
て、トリガの発生から動作を開始するまでの遅延時間、
クロック切り替えパルスの持続時間等をそれぞれレジス
タにより任意に設定できる構成とすることにより、より
円滑な効率の良いＣＰＵクロックの切り替え制御を行な
うことができる。

【００３０】ｃ）．制御パルス生成回路１４は、ＣＰＵ
１６に対する外部割り込み（ＩＲＱ）を原因として発生
するトリガのみならず、他の特定の条件が満たされるこ
とにより発生するトリガによってもパルス生成動作する
構成とすることにより、任意の特定の条件下で高速ＣＰ
Ｕクロックによる処理動作を実行できる。

【００３１】又、制御パルス生成回路１４に、複数のト
リガの組み合わせをそれぞれ独立に許可・禁止できるよ
うな機能回路、各トリガ毎に独立してトリガ発生からの
遅延時間が設定できる機能回路、各トリガ毎に独立して
クロック切り替えパルスの持続時間が設定できる機能回
路、各トリガ毎に独立して分周比が設定できる機能回路
等を必要に応じて設けることにより、機能性及び信頼性
を重視した効率の良いＣＰＵクロックの切り替え制御機
構が実現できる。

【００３２】

【発明の効果】以上詳記したように本発明によれば、バ
ッテリで動作するポータブルコンピュータに於いて、Ｃ
ＰＵの動作クロックを生成するための基本クロックを発
生する発振回路と、同発振回路が発生する基本クロック
を１／ｍ（ｍ＝自然数）に分周して第１のＣＰＵクロッ
クを生成する第１の分周回路と、上記発振回路が発生す
る基本クロックを１／ｎ（ｎ＝ｍ＞ｎを満す自然数）に
分周して上記第１のＣＰＵクロックより周波数の高い第
２のＣＰＵクロックを生成する第２の分周回路と、ＣＰ
Ｕに対する外部割り込み要因の発生をトリガとしてクロ
ックに切り替えパルスを発生し、上記外部割り込み要因
が解除された後も上記クロック切り替えパルスを一定期
間発生し続け、さらにその期間内に再び上記外部割り込
みが発生すると再トリガされ、その状態を継続する制御
パルス生成回路と、同制御パルス生成回路が出力するク
ロック切り替えパルスが発生していないときは上記第１
のＣＰＵクロックを選択出力し、上記パルス発生器より
クロック切り替えパルスが発生しているときは上記第２
のＣＰＵクロックを選択出力するセレクタと、同セレク
タの出力信号を動作の基本クロックとするＣＰＵとを具
備し、通常は第１の分周回路が出力する第１のＣＰＵク
ロックをＣＰＵに供給し、外部割り込みが発生すると、
第２の分周回路が出力する第２のＣＰＵクロックを上記
期間に亘ってＣＰＵに供給する構成として、通常は遅い
ＣＰＵクロックでＣＰＵを動作させ、外部割り込み期間
とその後の一定期間だけ速いＣＰＵクロックでＣＰＵを
動作させることにより、例えばマウスカーソルの追従性
を損なわず、又、通信処理でのデータ欠落等の不都合を
回避して、ＣＰＵの消費電力を効率良く低減でき、もっ
てバッテリ動作時間を延長できる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図。

【図２】図１に示す実施例の動作を説明するためのタイ
ムチャート。

【符号の説明】

１１…発振回路、１２…第１の分周回路、１３…第２の
分周回路、１４…制御パルス生成回路、１５…セレク
タ、１６…ＣＰＵ、ＢーＣＬＫ…基本クロック、ＣＰＵ
ーＣＬＫ１…低速動作用の第１のＣＰＵクロック、ＣＰ
ＵーＣＬＫ２…高速動作用の第２のＣＰＵクロック、Ｉ
ＲＱ…外部割り込み、ＣＬＫーＳＥＬ…クロックの切り
替えパルス。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 バッテリィで動作可能なポータブルコン
   ピュータに於いて、基本クロックを生成する発振器と、 上記基本クロックをもとに第１のＣＰＵクロックを生成
   する第１のクロック生成回路と、 上記基本クロックをもとに上記第１のＣＰＵクロックよ
   り周波数の高い第２のＣＰＵクロックを生成する第２の
   クロック生成回路と、 ＣＰＵに対する外部割り込み要因の発生から同割り込み
   要因解除後一定期間経過まで、及びその間の外部割り込
   み要因の再度の発生に対しリトリガブルに継続して、Ｃ
   ＰＵクロックの切り替えパルスを出力する制御パルス生
   成手段と、 上記切り替えパルスの非出力期間に上記第１のＣＰＵク
   ロックを選択し、上記切り替えパルスの出力期間に上記
   第２のＣＰＵクロックを選択してＣＰＵに供給する制御
   回路とを具備してなることを特徴とするポータブルコン
   ピュータ。
2. 【請求項２】 制御パルス生成手段は、外部割り込み要
   因によらず、第１，第２のクロック生成回路のいずれか
   一方を選択的に動作可能とする設定手段をもつ請求項１
   記載のポータブルコンピュータ。
3. 【請求項３】 第１，第２のクロック生成回路は、分周
   率が有理数で定義される分周回路を用いて構成される請
   求項１記載のポータブルコンピュータ。
4. 【請求項４】 第１，第２のクロック生成回路は、分周
   率を任意に設定可能な分周回路を用いて構成される請求
   項１記載のポータブルコンピュータ。
5. 【請求項５】 制御パルス生成手段は、ＣＰＵに対する
   外部割り込み要因以外に、他の特定の条件が満たされる
   ことにより発生する要因によってもクロック切り替えパ
   ルスを生成する請求項１記載のポータブルコンピュー
   タ。
6. 【請求項６】 制御パルス生成手段は、複数の要因の組
   み合わせに対してそれぞれ独立に有効化、無効化できる
   選択手段をもつ請求項５記載のポータブルコンピュー
   タ。
7. 【請求項７】 制御パルス生成手段は、単一又は複数の
   要因それぞれに独立して、その要因の発生から動作開始
   までの時間を任意に設定できる請求項５記載のポータブ
   ルコンピュータ。
8. 【請求項８】 制御パルス生成手段は、単一又は複数の
   要因それぞれに独立して、クロック切り替えパルスの持
   続時間を任意に設定できる請求項５記載のポータブルコ
   ンピュータ。
9. 【請求項９】 制御パルス生成手段は、少なくとも第１
   又は第２のＣＰＵクロックの周波数を複数の要因それぞ
   れに独立して設定可能な請求項５記載のポータブルコン
   ピュータ。