JPH05107321A - 集積回路測定装置 - Google Patents
集積回路測定装置Info
- Publication number
- JPH05107321A JPH05107321A JP3265946A JP26594691A JPH05107321A JP H05107321 A JPH05107321 A JP H05107321A JP 3265946 A JP3265946 A JP 3265946A JP 26594691 A JP26594691 A JP 26594691A JP H05107321 A JPH05107321 A JP H05107321A
- Authority
- JP
- Japan
- Prior art keywords
- noise
- integrated circuit
- power supply
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【構成】電源ノイズ耐量を測定する場合、テスタの制御
部４は、集積回路１の電源端子に規定の電圧が加わるよ
うにテスタの電源回路５を制御するとともに、電源ノイ
ズ発生源８が所望のノイズを発生するように制御する。
これにより、集積回路１の電源端子２には、ノイズが重
畳した電圧が加わる。この状態で、集積回路の入力端子
にテストパターンを入力し、集積回路から出力させる信
号が、期待値と同じであるか、コンパレータ７で判定す
る。このとき、テスト結果がＰＡＳＳであれば、電源ノ
イズ発生源から加えたノイズに対してはマージンがある
と判断でき、ＦＡＩＬであれば、マージンがないと判断
できる。 【効果】集積回路のノイズ耐量を簡単に測定できるの
で、不良解析時や出荷検査、受入検査、選別などに用い
ることが出来る。
部４は、集積回路１の電源端子に規定の電圧が加わるよ
うにテスタの電源回路５を制御するとともに、電源ノイ
ズ発生源８が所望のノイズを発生するように制御する。
これにより、集積回路１の電源端子２には、ノイズが重
畳した電圧が加わる。この状態で、集積回路の入力端子
にテストパターンを入力し、集積回路から出力させる信
号が、期待値と同じであるか、コンパレータ７で判定す
る。このとき、テスト結果がＰＡＳＳであれば、電源ノ
イズ発生源から加えたノイズに対してはマージンがある
と判断でき、ＦＡＩＬであれば、マージンがないと判断
できる。 【効果】集積回路のノイズ耐量を簡単に測定できるの
で、不良解析時や出荷検査、受入検査、選別などに用い
ることが出来る。
Description
【０００１】
【産業上の利用分野】本発明は集積回路の測定装置に関
する。特に、集積回路のノイズ耐量の測定をＬＳＩテス
タで行なう技術に関する。
する。特に、集積回路のノイズ耐量の測定をＬＳＩテス
タで行なう技術に関する。
【０００２】
【従来の技術】従来、集積回路のノイズに対する耐性を
測定するためには、被測定集積回路とノイズ源となる集
積回路等を評価用ボードに実装した後、ノイズが最大に
なるようにノイズ源集積回路を動作させ、被測定集積回
路が誤動作しないか観測する方法や、ＬＳＩテスタ上で
入力信号電圧を可変して被測定集積回路が誤動作しない
か観測する方法などがある。
測定するためには、被測定集積回路とノイズ源となる集
積回路等を評価用ボードに実装した後、ノイズが最大に
なるようにノイズ源集積回路を動作させ、被測定集積回
路が誤動作しないか観測する方法や、ＬＳＩテスタ上で
入力信号電圧を可変して被測定集積回路が誤動作しない
か観測する方法などがある。
【０００３】しかし、前者の方法は、ＴＥＧ（評価用の
サンプル）等で集積回路をボードに実装してもノイズで
誤動作しないかを評価するもので、集積回路の製造上の
バラツキを見る目的には、集積回路をボードに半田付け
しなければならないため使用出来ない。また、後者の方
法は、被測定集積回路の入力回路のスレッショルド電圧
を測定しているので、間接的な方法でノイズ耐量を測定
していることになるが、この方法では、直流電圧に対す
る特性しか測定できないという問題がある。
サンプル）等で集積回路をボードに実装してもノイズで
誤動作しないかを評価するもので、集積回路の製造上の
バラツキを見る目的には、集積回路をボードに半田付け
しなければならないため使用出来ない。また、後者の方
法は、被測定集積回路の入力回路のスレッショルド電圧
を測定しているので、間接的な方法でノイズ耐量を測定
していることになるが、この方法では、直流電圧に対す
る特性しか測定できないという問題がある。
【０００４】また、他の従来技術として、特開昭６３−
２７９１７８のように、ＣＭＯＳＩＣの入出力端子に電
流パルスを、入力端子に所定のパターン信号を設定する
ためのパターン発生機を有する集積回路測定装置より印
加し、ＩＣがラッチアップするか測定する方法がある
が、この方法はラッチアップに対する耐量の測定しか出
来ないという問題がある。
２７９１７８のように、ＣＭＯＳＩＣの入出力端子に電
流パルスを、入力端子に所定のパターン信号を設定する
ためのパターン発生機を有する集積回路測定装置より印
加し、ＩＣがラッチアップするか測定する方法がある
が、この方法はラッチアップに対する耐量の測定しか出
来ないという問題がある。
【０００５】
【発明が解決しようとする課題】集積回路のノイズに対
する耐量は、製造上のバラツキなどで変化する。この変
化が大きい場合、集積回路をボードに実装したとき誤動
作する可能性がある。したがって、集積回路の出荷検査
や受入検査、あるいは、不良解析時に、容易にノイズ耐
量を測定できる方法が必要である。
する耐量は、製造上のバラツキなどで変化する。この変
化が大きい場合、集積回路をボードに実装したとき誤動
作する可能性がある。したがって、集積回路の出荷検査
や受入検査、あるいは、不良解析時に、容易にノイズ耐
量を測定できる方法が必要である。
【０００６】しかしながら、従来の技術では、前記した
ような問題があった。
ような問題があった。
【０００７】
【課題を解決するための手段】本発明は、このような課
題を解決するために、ＬＳＩテスタ上で集積回路の電源
や信号端子にノイズを加えることが出来るように、ＬＳ
Ｉテスタからの電源出力にノイズを重畳させる電源ノイ
ズ発生源と、テスタのドライバ出力にノイズを重畳させ
る信号ノイズ発生源を設け、このノイズ源を制御部によ
って制御し、集積回路からの出力信号をＬＳＩテスタの
コンパレータで判定するように構成したものである。
題を解決するために、ＬＳＩテスタ上で集積回路の電源
や信号端子にノイズを加えることが出来るように、ＬＳ
Ｉテスタからの電源出力にノイズを重畳させる電源ノイ
ズ発生源と、テスタのドライバ出力にノイズを重畳させ
る信号ノイズ発生源を設け、このノイズ源を制御部によ
って制御し、集積回路からの出力信号をＬＳＩテスタの
コンパレータで判定するように構成したものである。
【０００８】
【作用】電源ノイズ耐量を測定する場合、テスタの制御
部は、集積回路の電源端子に規定の電圧が加わるように
テスタの電源回路を制御するとともに、電源ノイズ発生
源が所望のノイズを発生するように制御する。これによ
り、集積回路の電源端子には、ノイズが重畳した電圧が
加わる。この状態で、集積回路の入力端子にテストパタ
ーンを入力し、集積回路から出力させる信号が、入力し
たテストパターンから期待される値、つまり期待値と同
じであるか、テスタのコンパレータで判定するファンク
ションテストを行なう。このとき、テスト結果がＰＡＳ
Ｓ、つまり合格であれば、電源ノイズ発生源から加えた
ノイズに対してはマージンがあると判断でき、ＦＡＩ
Ｌ、つまり不合格であればマージンがないと判断でき
る。
部は、集積回路の電源端子に規定の電圧が加わるように
テスタの電源回路を制御するとともに、電源ノイズ発生
源が所望のノイズを発生するように制御する。これによ
り、集積回路の電源端子には、ノイズが重畳した電圧が
加わる。この状態で、集積回路の入力端子にテストパタ
ーンを入力し、集積回路から出力させる信号が、入力し
たテストパターンから期待される値、つまり期待値と同
じであるか、テスタのコンパレータで判定するファンク
ションテストを行なう。このとき、テスト結果がＰＡＳ
Ｓ、つまり合格であれば、電源ノイズ発生源から加えた
ノイズに対してはマージンがあると判断でき、ＦＡＩ
Ｌ、つまり不合格であればマージンがないと判断でき
る。
【０００９】信号端子のノイズ耐量を測定する場合も同
様である。
様である。
【００１０】
【実施例】図１に本発明の一実施例を示す。１は被測定
集積回路であり、２はその電源端子、３は信号端子であ
る。また、１０はＬＳＩテスタを示しており、５は電源
回路で集積回路１の電源端子２に電力を供給している。
８は電源ノイズ発生源で電源５の出力にノイズを重畳す
る。６はドライバで集積回路１の信号端子３が入力端子
であれば信号を端子３に加える。９は信号ノイズ発生源
でドライバ６の出力にノイズを重畳する。７はコンパレ
ータであり信号端子３が出力の場合、集積回路１の出力
が期待値と同じであるか判定する。４は制御部でありテ
スタ１０内の各部を制御する。テスタはテストパターン
とテスト制御プログラムにより動作する。
集積回路であり、２はその電源端子、３は信号端子であ
る。また、１０はＬＳＩテスタを示しており、５は電源
回路で集積回路１の電源端子２に電力を供給している。
８は電源ノイズ発生源で電源５の出力にノイズを重畳す
る。６はドライバで集積回路１の信号端子３が入力端子
であれば信号を端子３に加える。９は信号ノイズ発生源
でドライバ６の出力にノイズを重畳する。７はコンパレ
ータであり信号端子３が出力の場合、集積回路１の出力
が期待値と同じであるか判定する。４は制御部でありテ
スタ１０内の各部を制御する。テスタはテストパターン
とテスト制御プログラムにより動作する。
【００１１】電源ノイズを正弦波とした場合の耐量を測
定する場合、テスト制御プログラムに電源ノイズの周波
数と大きさを記述する。制御部４は、この記述にしたが
った設定を電源ノイズ発生源８に行なう。同様に、電源
回路５の出力電圧やドライバ６の出力電圧値、コンパレ
ータ７の判定値もテスト制御プログラムに記述する。テ
ストを実行すると、電源回路５や電源ノイズ発生源８か
ら設定された電圧やノイズ波が集積回路１に加わる。ド
ライバ６の出力は、テストパターンに従った論理値で、
テスト制御プログラムに記述された電圧値が出力され
る。そして、集積回路１からの出力が、コンパレータ７
によって期待値と比較されＰＡＳＳ／ＦＡＩＬを判定す
る。このように、ノイズが加わった状態でファンクショ
ンテストを行なうことにより、ノイズマージンを測定で
きる。
定する場合、テスト制御プログラムに電源ノイズの周波
数と大きさを記述する。制御部４は、この記述にしたが
った設定を電源ノイズ発生源８に行なう。同様に、電源
回路５の出力電圧やドライバ６の出力電圧値、コンパレ
ータ７の判定値もテスト制御プログラムに記述する。テ
ストを実行すると、電源回路５や電源ノイズ発生源８か
ら設定された電圧やノイズ波が集積回路１に加わる。ド
ライバ６の出力は、テストパターンに従った論理値で、
テスト制御プログラムに記述された電圧値が出力され
る。そして、集積回路１からの出力が、コンパレータ７
によって期待値と比較されＰＡＳＳ／ＦＡＩＬを判定す
る。このように、ノイズが加わった状態でファンクショ
ンテストを行なうことにより、ノイズマージンを測定で
きる。
【００１２】信号端子にノイズを加える場合も同様に、
テスト制御プログラムに、信号ノイズ発生源９に設定す
る値を記述しテストを行なえば良い。
テスト制御プログラムに、信号ノイズ発生源９に設定す
る値を記述しテストを行なえば良い。
【００１３】ここでは、ノイズ源として正弦波を用いて
いるが、ホワイトノイズやパルス波、その他いろいろな
波形が出せるほうが望ましい。
いるが、ホワイトノイズやパルス波、その他いろいろな
波形が出せるほうが望ましい。
【００１４】
【発明の効果】以上のように、本発明によれば、集積回
路のノイズ耐量を簡単に測定できるので、不良解析時に
用いるのみならず、出荷検査や受入検査、選別などに用
いることが出来る。
路のノイズ耐量を簡単に測定できるので、不良解析時に
用いるのみならず、出荷検査や受入検査、選別などに用
いることが出来る。
【図１】本発明の一実施例を示す図である。
１…被測定集積回路、 ２…被測定集積回路の電源端子、 ３…被測定集積回路の信号端子、 ４…制御部、 ５…電源回路、 ６…ドライバ、 ７…コンパレータ、 ８…電源ノイズ発生源、 ９…信号ノイズ発生源、 １０…ＬＳＩテスタ。
Claims (1)
- 【請求項１】集積回路に電力を供給する電源と、前記集
積回路に信号を加えるドライバと、前記集積回路から出
力される信号の電圧を判定するコンパレータと、前記電
源の出力電圧と前記ドライバの出力電圧と前記コンパレ
ータの判定電圧を制御する制御部からなる測定装置にお
いて、前記電源の出力、あるいは、前記ドライバの出力
に、または、この両出力にノイズを重畳させるノイズ発
生源を有し、前記ノイズ発生源を制御する制御部を持つ
ことを特徴とする集積回路測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3265946A JPH05107321A (ja) | 1991-10-15 | 1991-10-15 | 集積回路測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3265946A JPH05107321A (ja) | 1991-10-15 | 1991-10-15 | 集積回路測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05107321A true JPH05107321A (ja) | 1993-04-27 |
Family
ID=17424277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3265946A Pending JPH05107321A (ja) | 1991-10-15 | 1991-10-15 | 集積回路測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05107321A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7679394B2 (en) | 2005-12-08 | 2010-03-16 | Nec Corporation | Power supply noise resistance testing circuit and power supply noise resistance testing method |
| JP5171817B2 (ja) * | 2007-05-28 | 2013-03-27 | 株式会社アドバンテスト | 半導体試験装置および試験方法 |
| JP2023046463A (ja) * | 2021-09-24 | 2023-04-05 | Ｎｅｃプラットフォームズ株式会社 | ノイズ調整装置及びノイズ調整方法 |
-
1991
- 1991-10-15 JP JP3265946A patent/JPH05107321A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7679394B2 (en) | 2005-12-08 | 2010-03-16 | Nec Corporation | Power supply noise resistance testing circuit and power supply noise resistance testing method |
| JP5171817B2 (ja) * | 2007-05-28 | 2013-03-27 | 株式会社アドバンテスト | 半導体試験装置および試験方法 |
| US8433990B2 (en) | 2007-05-28 | 2013-04-30 | Advantest Corporation | Semiconductor test apparatus and test method |
| JP2023046463A (ja) * | 2021-09-24 | 2023-04-05 | Ｎｅｃプラットフォームズ株式会社 | ノイズ調整装置及びノイズ調整方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6104198A (en) | Testing the integrity of an electrical connection to a device using an onboard controllable signal source | |
| JPH10508108A (ja) | 集積回路と回路基板トレースとの接続における故障を検出するためのシステム | |
| EP0342784B1 (en) | Program controlled in-circuit test of analog to digital converters | |
| JP2001099894A (ja) | 試験装置 | |
| JP2008256632A (ja) | 半導体集積回路の試験方法及びｉｃテスタ | |
| JPH05107321A (ja) | 集積回路測定装置 | |
| US5760596A (en) | Testing series passive components without contacting the driven node | |
| JPS6390783A (ja) | インサ−キツトテスタ | |
| JP2919147B2 (ja) | 半導体集積回路の試験方法 | |
| JP2000111596A (ja) | 静電気試験装置 | |
| US6949946B1 (en) | Integrated semiconductor circuit and method for functional testing of pad cells | |
| JP2000161532A (ja) | 電磁弁の異常検出装置 | |
| KR100492994B1 (ko) | 논리 디바이스 테스트 장치 및 방법 | |
| JPH06148264A (ja) | リーク電流の測定方法 | |
| KR100385398B1 (ko) | 접속 점검 기능을 가진 집적 회로 번인 장치, 검사용 기판 및 접속 점검 방법 | |
| KR20060072184A (ko) | 데이지 체인 테스트 기능을 갖는 범용 반도체 테스트 시스템 | |
| JPH0726682Y2 (ja) | 自動車用電子システムの故障診断装置 | |
| JPH06118128A (ja) | 半導体集積回路のバーンイン試験装置 | |
| JP2998390B2 (ja) | Ｉｃ検査装置 | |
| JP2002090414A (ja) | 半導体試験装置 | |
| JP2845653B2 (ja) | 半導体装置の測定方法 | |
| KR100422533B1 (ko) | 차량용 전자 제어 유니트 시험 장치 | |
| JPH0212074A (ja) | Ｉｃ試験装置における測定用電源装置 | |
| JPH09251060A (ja) | 実装プリント基板の検査方法 | |
| JPH0921846A (ja) | 検査装置 |