JPH05102745A

JPH05102745A - 高出力増幅回路

Info

Publication number: JPH05102745A
Application number: JP28553991A
Authority: JP
Inventors: Shigeru Hasegawa; 茂長谷川; Koichi Tomuro; 晃一戸室
Original assignee: MESUTETSUKU KK
Current assignee: MESUTETSUKU KK
Priority date: 1991-10-07
Filing date: 1991-10-07
Publication date: 1993-04-23

Abstract

(57)【要約】【目的】ＳＥＰＰアンプのようなＢ級またはＡＢ級高
出力増幅器において、増幅器を構成する半導体素子に掛
かる電圧を実質的に引き下げることにより、低耐圧、低
許容損失の素子を用いて高出力が得られるようにする。【構成】増幅器Ａ₄ ，Ａ₅ の電源を正電源Ａ₂ と負電
源Ａ₃ で構成し、その正の出力（Ａ₄ ，Ａ₅ に対する正
の電源電圧）＋ＨＶｅを入力信号ｅ_i の正部分に（従っ
て出力信号ｅ₀ の正部分に）にほぼ比例して変化させ、
負の出力（Ａ₄ ，Ａ₅ に対する負の電源電圧）−ＨＶｅ
をｅ_i の負部分（ｅ₀ の負部分）にほぼ比例して変化さ
せる。Ａ₅ のトランジスタＱ₄ ，Ｑ₅ 等にかかる正味の
電圧は、従来の±ＨＶｅが一定の場合に比べてきわめて
小さくなるので、同一の出力ｅ₀ を得るのに耐圧、許容
損失の低い素子を用いることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子ビーム加工超ＬＳ
Ｉ製造装置、走査式トンネル顕微鏡のピエゾアクチュエ
ータ駆動装置、イオンビーム加工装置等、各種の制御技
術に用いられる高出力増幅回路に係り、特に、比較的耐
圧、許容電流、許容損失の低い半導体素子を用いて高出
力の得られる高出力増幅回路に関する。

【０００２】

【従来の技術】近年、科学技術の高度化、装置の精細化
の要望が高まり、超ＬＳＩ製造装置に代表される微細加
工技術や、走査トンネル顕微鏡に代表されるピエゾアク
チュエータ駆動技術、イオンビーム加工技術等、多くの
分野で制御用の高出力増幅器が利用されるようになって
来ている。それらの分野で要求される高出力増幅器の性
能は多岐にわたっており、出力電圧が数１００Ｖから数
１０００Ｖへ、出力電流が数ｍＡから数Ａへ、極性が単
極性から双極性へと拡大している。

【０００３】従来、いわゆるオペレーショナルアンプリ
ファイアを始め、アナログ信号を扱う増幅回路は、トラ
ンジスタ、ＦＥＴなどの製造上の困難さから、±１０Ｖ
程度の出力が得られるものを基準として発達して来てい
る。一般機器や測定器などではそれでも必要充分な条件
を満たしていたのであるが、上記のように、電子ビーム
の偏向制御やピエゾ素子の駆動など、数１００Ｖを越え
る出力のものの要求が増してくると、そのような一般機
器用などのものでは対応できなくなった。

【０００４】従来技術で、このような仕様を満たす増幅
器の実現が困難なのは、個々の能動素子であるトランジ
スタやＦＥＴの使用電圧を必要な値まで高めることがで
きないことによる。残念ながら、これまで半導体メーカ
などから供給される素子は、耐圧、許容電流、許容損失
等いずれも上記従来の増幅回路用のものがほとんどで、
そのような素子を用いて所要の性能を得ることはむずか
しい。周知のように、トランジスタ及びＦＥＴにおい
て、耐圧を５００Ｖ以上に高めることはきわめて困難で
あり、特に、ｐ型素子（ｐｎｐトランジスタやｐ型ＦＥ
Ｔ）では５００Ｖ以下に限られている。しかし、直流増
幅型高出力増幅器では、これらｐ型素子が回路構成上不
可欠である。

【０００５】従来、このような要求にある程度応える代
表的な高出力増幅回路として、以下の図６ないし図９に
示す回路が考案されている。

【０００６】図６は最も一般的な増幅器の構成図で、同
図において、Ａ₁は前置増幅器、ＣＩ₆₁は定電流源、Ｑ
₆₁〜Ｑ₆₅はトランジスタ、Ｒ₆₁〜Ｒ₆₄は抵抗で、Ｒ₆₁，
Ｒ₆₂及びＱ₆₁により出力段（出力増幅段）のバイアス回
路を構成し、Ｑ₆₂，Ｑ₆₃，Ｒ₆₃及びＲ₆₄により出力電流
制限回路を構成し、Ｑ₆₄、及びＱ₆₅により出力段（出力
増幅段）を構成する。＋ＨＶは正の高圧電源電圧、−Ｈ
Ｖは負の高圧電源電圧、±ｅ_i は入力電圧、ｅ₀ は出力
電圧である。出力段Ｑ₆₄，Ｑ₆₅は、増幅回路を低歪で効
率よく動作させるために、バイアス回路によってＢ級の
動作点に設定されている。入力電圧を印加し、出力を例
えば正に振ってゆくと、Ｑ₆₄に掛かる電圧は、（ＨＶ−
ｅ₀ ）と減少するが、Ｑ₆₅は掛かる電圧は、（ＨＶ＋ｅ
₀ ）になり、ｅ_omax（ｅ₀ の最大値）がほぼＨＶに等し
いとすると、Ｑ₆₅には電源電圧のほぼ２倍の電圧が掛か
ることになる。すなわち、この回路構成で高出力増幅器
を作成する場合、すべての能動素子に２×ＨＶ以上の耐
圧が必要である。特に最終段は大電流出力を必要とする
ことが多く、温度上昇に伴う耐圧低下にも配慮する必要
がある。

【０００７】出力トランジスタの耐圧がそれぞれ５００
Ｖであったとすると、温度上昇に伴う耐圧低下を考慮し
安全度を見込むとすれば、供給可能な電源電圧は±２０
０Ｖ程度とし、最大出力電圧は±１９０Ｖ程度とせざる
を得ない。このような理由で、従来のオペレーショナル
アンプの最大使用電圧は、せいぜい±２００Ｖとされて
いる。

【０００８】図７は従来の増幅器の第２例の構成図で、
Ｑ₇₁〜Ｑ₇₂はトランジスタ、Ｑ₇₃〜Ｑ₇₆はＦＥＴ，Ｒ₇₁
〜Ｒ₇₆は抵抗、ＣＩ₁ は定電流源、Ｇは接地であり、そ
の他の符号は図６と同様である。全体の回路は、Ｑ₇₁〜
Ｑ₇₂及びＲ₇₁〜Ｒ₇₃からなる段部Ｉと、Ｑ₇₃〜Ｑ₇₄，Ｒ
₇₄〜Ｒ₇₆及びＣＩ₁ から成る段部IIと、Ｑ₇₅〜Ｑ₇₆から
なる段部III とにより構成されている。図７の回路は、
基本的に図６の回路と同じであるが、図７では、前置増
幅器を構成する段部Ｉがレベルコンバータを兼ねてい
て、入力電圧を正の電源電圧（＋ＨＶ）に近いレベルに
シフトさせるように構成されている。この段部Ｉは、利
得を得ることが目的ではなく、信号電圧の０レベル（中
心レベル）を正または負の電源電圧のいずれか一方に近
いレベルにシフトさせるものである。（図では、正の電
源側にシフトさせているが、負の側にシフトさせてもよ
い）。段部IIは、電圧増幅段として機能し、図６に比べ
て定電流源ＣＩ₁ の位置が変わり、またトランジスタに
代えＦＥＴを用いており、図６と同様な動作をする。段
部III は出力段として機能する。この例では電流制限回
路は省略してある。

【０００９】図８は、従来の増幅器の第３例の構成図
で、Ｑ₈₁〜Ｑ₈₅はトランジスタ、Ｒ₈₁〜Ｒ₈₃は抵抗、Ｃ
Ｉ₈₁，ＣＩ₈₂は定電流源であり、その他の符号は図７と
同様である。図８では、全体の回路は３つの段部Ｉ，I
I，III からなり、段部Ｉのレベルコンバータはエミッ
タ入力のトランジスタ増幅器Ｑ₈₁により構成され、入力
信号レベルが負の電源側にシフトされた場合を示してい
る。

【００１０】以上の３例は、いずれも出力段及びその前
段で、少なくとも電源電圧の２倍以上の耐圧が必要とさ
れる。これらの回路例によれば、出力電圧の大きさが２
００Ｖ程度までのものは実現可能であるが、それ以上の
出力電圧を得ることは困難である。

【００１１】より高出力が得られる増幅回路として、図
９に示す回路（第４例）がある。本例は、１素子当りに
かかる電圧を分散させることにより、高出力を得るよう
にしたもので、１素子当りの耐圧が５００Ｖのトランジ
スタをカスケード接続して総合耐圧を高め、±６００Ｖ
以上の出力を得ている。図９で、詳細な説明は省略する
が、全体の回路は、基本的には図８と同様な構成をとる
ものであり、前置増幅器Ａ₁ の次のエミッタ入力のレベ
ルコンバータ機能を持つ段部Ｉと、その次の定電流回路
機能を持つ段部IIと、電圧増幅器機能を持つ段部III
と、Ｂ級出力段の機能を持つ段部ＩＶ，Ｖにより構成さ
れている。各段部は、いずれも３個の高耐圧トランジス
タの縦続接続により構成され、印加される電源電圧が各
トランジスタに等分に配分されるようになっている。使
用トランジスタの耐圧を４００Ｖ（ＰＮＰパワートラン
ジスタではこの程度が限界になっている）としたとき、
縦続接続されたトランジスタ３個で１２００Ｖであるか
ら、原理的には電源電圧としてその１／２の６００Ｖま
でかけることができ、最大出力が±５９０Ｖ位の高出力
増幅器を作ることができる。しかし、実際には温度上昇
に伴う実効耐圧の低下や、素子のばらつきによる電源電
圧の均等配分の誤差、高周波特性の偏差などから、安全
性を見込んで電源電圧は３０％程度下げておく必要があ
る。

【００１２】

【発明が解決しようとする課題】上記図１〜図３に示す
従来技術では、耐圧が５００Ｖ程度のトランジスタをシ
ングルエンデットプッシュプル接続した出力増幅器を用
いて、せいぜい±１９０Ｖ程度の出力電圧しか得られ
ず、また、図４のように耐圧が４００Ｖ程度のトランジ
スタを複数個（例えば３個）縦続接続して各トランジス
タにかかる電圧を分散した場合でも、せいぜい±５９０
Ｖ程度の出力電圧しか得られない。

【００１３】このように、従来技術で高出力増幅器を構
成する場合、ＳＥＰＰ（シングルエンデッドプッシュプ
ル接続）出力増幅器の正側または負側のアーム当り（例
えば図９の各アームすなわち各段部II，III ，IVまたは
Ｖ当り）、使用電源電圧の少なくとも２倍以上、安全性
を見込めば３倍程度の耐圧を必要とする。このことは、
単にトランジスタ素子数が増加するという問題だけでな
く、非常に高い電圧で動作する回路部品数が多くなるた
め、その部分に多大のスペースと配線工数をかけること
になり、特に出力電圧が大きいときには絶縁対策及び安
全対策に多くの経済的負担を生じ、コストを引き上げる
最大の要因ともなっている。

【００１４】本発明者等は、色々と検討を重ねた結果、
上記図１〜図４に示す従来技術において十分高い出力が
得られないのは、いずれも各増幅段に対する電源として
固定の高圧源（±ＨＶ）を用いていたためであることに
着目し、この電源として入力信号とともに変化する（可
変の）電圧を用いるようにすることによって、アーム当
りの耐圧が従来技術と同程度でも出力電圧を飛躍的に高
めることができ、もしくは従来技術と同程度の出力電圧
を得るためのアーム当りの耐圧を十分に引き下げること
ができることを見出したものである。

【００１５】従って、本発明の目的は、上記従来技術の
問題点を解決し、比較的耐圧、許容電流及び許容損失の
低い半導体素子を用いて、個々の素子にかかる電圧負荷
を最小とし、また損失を最小とする高出力増幅回路を提
供することにある。

【００１６】本発明の他の目的は、終段増幅段を含む各
増幅段の各アームの耐圧が比較的低くても十分に高い双
極性出力の得られる高出力増幅回路を提供することにあ
る。

【００１７】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、Ｂ級またはＡＢ級出力増幅段と、この出
力増幅段の電源回路とを有する高出力増幅回路におい
て、この電源回路が、前記出力増幅段の出力信号のレベ
ル変化にほぼ比例する出力電圧を発生して前記出力増幅
段に供給される電源電圧を抑制するように構成する。

【００１８】この電源回路は、前記出力増幅段の出力信
号の正の部分にほぼ比例する正の出力電圧を発生する第
１の電源と、前記出力増幅段の出力信号の負の部分にほ
ぼ比例する負の出力電圧を発生する第２の電源とにより
構成し、前記出力増幅段は前記第１及び第２の電源の出
力電圧により駆動するように構成する。

【００１９】また、前記出力増幅段をシングルエンデッ
ドプッシュプル出力増幅器で構成し、更に、入力信号電
圧のオフセットレベルを前記第１または第２の電源によ
る正または負の出力電圧に近いレベルにシフトさせるレ
ベルコンバータ回路と、このレベルコンバータ回路と前
記出力増幅段との間に接続される電圧増幅段とを設ける
ことができる（図１）。

【００２０】あるいは、前記出力増幅段をシングルエン
デッドプッシュプル出力増幅器で構成し、更に、前記出
力増幅段の入力側に接続される電圧増幅段を設け、この
電圧増幅段を、主として入力信号電圧の正の部分を増幅
する第１の電圧増幅器と、主として入力信号電圧の負の
部分を増幅する第２の電圧増幅器とにより構成すること
もできる（図２）。

【００２１】第１及び第２の電源自体は直流増幅器で構
成することができ、その出力電圧は増幅回路の入力信号
により制御される。第１及び第２の電源の出力電圧は、
出力増幅段だけでなくその前段の電圧増幅段の電源とし
ても利用できる。

【００２２】

【作用】上記構成に基づく作用を説明する。

【００２３】本発明によれば、入力信号によってＢ級ま
たはＡＢ級出力増幅段の出力信号のレベルが上昇して行
くときには、この出力増幅段に供給される電源電圧（電
源の出力電圧）も上昇し、出力増幅段の出力信号のレベ
ルが下降して行くときには、電源電圧も下降して行くよ
うに制御される。これにより、出力増幅段に実質的に印
加される電圧（電源から供給される電圧と出力信号のレ
ベルとの差に関係する）は、従来技術のように電源電圧
を常に最高の一定値に維持する場合に比べてきわめて低
くなるので、出力増幅段を構成する半導体素子などの素
子の耐圧は小さいものですませることができる。

【００２４】具体的には、出力増幅段は、ＳＥＰＰ（シ
ングルエンデッドプッシュプル増幅器）で構成され、入
力信号の正の部分と負の部分によって正の出力信号を発
生する部分と負の出力信号を発生する部分とを含んでい
る。また電源回路は、この出力増幅段の出力信号の正の
部分にほぼ比例する出力電圧を発生する第１の電源と、
この出力増幅段の出力信号の負の部分にほぼ比例する出
力電圧を発生する第２の電源とで構成され、それぞれの
出力電圧（正の電源電圧及負の電源電圧）がＳＥＰＰ出
力増幅段の正側増幅段部と負側増幅段部に対称的に供給
されるようになっている。

【００２５】このような対称回路の場合、出力増幅段の
最大出力電圧（出力信号のレベル変化範囲）をｅ_omax，
１アーム当りの供給電源電圧と出力信号レベルとの差
（最大値）をεとすると、増幅回路全体にかかる実質的
な電源電圧は、ｅ_omax＋２εであり、従来技術に比べて
きわめて低くなる。

【００２６】なお、電源電圧は、必ずしも出力増幅段の
出力信号レベルに厳密に比例させる必要はなく、要は出
力信号レベルの変化する方向に合わせて変化させること
により、電源電圧と出力信号レベルの差を低く抑えるよ
うにすればよい。

【００２７】

【実施例】以下に、本発明の実施例を図面により説明す
る。

【００２８】図１は、本発明の第１実施例の高出力直流
増幅回路の構成図である。本例は、図９の回路例に本発
明を適用したもので、Ｑ₁ ，Ｑ₂ ，Ｑ₃ ，Ｑ₄ ，Ｑ₅ ，
Ｑ₆はトランジスタ、Ｒ₁ ，Ｒ₂ ，Ｒ₃ ，Ｒ₄ ，Ｒ₅ は
抵抗、ＩＣ₁ は定電流源である。トランジスタＱ₁ ，Ｑ
₂ ，Ｑ₄ ，Ｑ₅ は、必要に応じて多段構成とすることが
できるが、説明の煩雑化を避けるためそれぞれ１つのト
ランジスタで置換して表現してある。勿論トランジスタ
で図示された増幅素子はＦＥＴ等その他の能動素子で置
換することが可能である。

【００２９】Ａ₁ は、低い電源電圧（＋ＬＶ，−ＬＶ）
で動作する前置増幅器、例えば±１５Ｖの電源で動作す
る通常の演算増幅器で、利得を大きくとり、負帰還によ
る特性を保証するためのものである。ＬＣは、図９のＩ
に示したのと同様なエミッタ入力型レベルコンバータ
で、トランジスタＱ₁ 、抵抗等で構成される。Ａ₂ は増
幅回路の入力信号ｅ_i によって出力電圧が制御される正
の高圧電源で、出力が正の電圧の場合入力信号に比例す
る（従って後述の出力ｅ₀ にも比例する）正の電源電圧
（＋ＨＶｅ）を回路に供給し、出力が負になるような極
性の入力信号（入力電圧）に対しては回路が動作するの
に必要な最低レベルに近い出力電圧を発生する。なお、
＋ＨＶは、電源Ａ₂ を動作させる高圧源で、出力（＋Ｈ
Ｖｅ）を得るのに必要な値（＋ＨＶｅの最大値より僅か
に大きい）を持っている。Ａ₃はＡ ₂ と対照的な負の高
圧電源で、同様に入力信号ｅ_iによって出力電圧が制御
され、出力が負の電圧の場合入力信号に比例する（後述
の出力ｅ₀ にも比例する）負の電源電圧（−ＨＶｅ）を
回路に供給し、出力が正になるような極性の入力信号
（入力電圧）に対しては回路が動作するのに必要な最低
レベル（絶対値）に近い出力電圧を発生する。−ＨＶ
は、電源Ａ₃ を動作させる高圧源で、絶対値が正側（＋
ＨＶ）と同一の値である。

【００３０】Ａ₄ は電圧増幅器で、トランジスタＱ₁ ，
Ｑ₃ 、抵抗Ｒ₁ ，Ｒ₂ ，Ｒ₃ 、定電流源ＣＩ₁ で構成さ
れている。Ａ₅ は出力増幅器（出力増幅段）で、トラン
ジスタＱ₄ ，Ｑ₅ ，Ｑ₆ ,Ｑ₇ 、及び抵抗Ｒ₄ ，Ｒ₅ に
より、シングルエンデッドプッシュプル増幅器を構成し
ている。ｅ_i は増幅回路の入力信号（入力電圧）、ｅ₀
は増幅回路（出力増幅器Ａ₅ ）の出力信号（出力電
圧）、Ｅ_B はバイアス電圧である。

【００３１】図３ないし図５は、本実施例の動作を説明
するための図で、図３は入力信号に対する電源Ａ₂ 及び
増幅回路の出力特性、図４は入力信号に対する電源Ａ₃
及び増幅回路の出力特性、図５は増幅回路の総合入出力
特性を示す。

【００３２】図３で、実線Ａ₂ は電源Ａ₂ の出力特性を
示し、入力信号ｅ_i が正の場合、電源Ａ₂ の出力電圧は
入力信号に比例して上昇する様を示している。一方出力
増幅段Ａ₅ の出力は入力信号に比例して同図一点鎖線の
ごとく上昇する。この２本の直線がほぼ平行になるよう
に（すなわち、ほぼ比例するように）電源２の利得と増
幅器Ａ₁ →Ａ₄ →Ａ₅ の利得をほぼ等しく設定し、電源
Ａ₂ の出力（＋ＨＶｅ）と出力増幅段Ａ₅ の出力（ｅ
₀ ）との差電圧εが増幅器Ａ₄ 及びＡ₅ の動作を保証す
る最低必要限度の電圧になるようにすることが可能であ
る。更に入力電圧が負になった場合、増幅器Ａ₄ の出力
がこの最低電圧εを維持するようにする（図３）。

【００３３】電源Ａ₃ は、電源Ａ₂ と逆に入力電圧ｅ_i
が出力電圧ｅ₀ を負にする極性のとき、負の電源電圧
（−ＨＶｅ）を入力電圧ｅ_i に比例して発生する電源で
ある。図４にその特性を示す。

【００３４】本実施例では、電圧増幅器Ａ₄ 及び出力増
幅器Ａ₅ はいずれも、電源Ａ₂ 及びＡ₃ の出力（±ＨＶ
ｅ）により動作するようになっている。なお、定電流源
ＣＩ₁ は電圧増幅器Ａ₄ の負荷を与え、トランジスタＱ
₃ 及び抵抗Ｒ₁ ，Ｒ₂ は出力増幅段に対するバイアスＥ
_B を与える。出力増幅段Ａ₅ は、電圧増幅段Ａ₄ 内のバ
イアス回路によって、Ｂ級あるいはＡＢ級にバイアスさ
れている。

【００３５】入力信号ｅ_i は、前置増幅器Ａ₁ により増
幅され、レベルコンバータＬＣにより負の実効電源電圧
の近傍までバイアスされる。電圧増幅段Ａ₄ の利得は、
定電流源ＣＩ₁ の高い等価抵抗値により充分大きいの
で、前置増幅器Ａ₁ の出力により出力増幅段Ａ₅ を±Ｈ
Ｖｅ近傍まで振り切ることができる。バイアス回路
Ｒ₁，Ｒ₂ ，Ｑ₃ は信号の大きさに無関係に一定のバイ
アス電圧Ｅ_B を維持し、出力段Ａ₅ の動作点をＢ級ある
いはＡＢ級の一点に固定する。バイアス点は、抵抗Ｒ₁
とＲ₂ の値により任意に設定できる。

【００３６】いま、動作点をＢ級動作に設定したとす
る。この条件下では、出力段Ａ₅ の上半分のアームＱ₄
は信号の正の部分のみを出力し、図３の一点鎖線に示す
入出力特性を示す。下半分のアームＱ₅ は同様に図４の
一点鎖線Ａ₅ の特性となる。また、この構成により、出
力ｅ₀ が正の場合、電圧増幅段Ａ₄ 及び出力段Ａ₅の＋
側電源Ａ₂ の出力はｅ₀ ＋ε，−側電源Ａ₃の出力は−
εとなる。従って、全体の回路に印加される電源電圧
は、（ｅ₀ ）_max ＋２εでよいことになる。ここで、
（ｅ₀ ）_max は出力電圧ｅ₀ の最大値を表わす。出力が
負の場合は、逆に−側電源電圧（Ａ₃ の出力）がｅ₀ −
εとなり＋側電源電圧（Ａ₂ の出力）はεとなる。この
場合も回路全体にかかる電源電圧は、（ｅ₀ ）_max ＋２
εとなる。εは必ずしも一定値である必要はない。

【００３７】このように、従来技術では、例えば図９か
ら理解されるように、２ＨＶ＝２（ｅ₀ ＋ε）以上必要
としていたのに対し、本実施例によれば、（ｅ₀ ）_max
＋２εとなるので、より低い電源電圧で高出力が得られ
るものである。ここでεが変動したとしても、増幅器が
線形動作領域内にあるならば差し支えないことはいうま
でもない。

【００３８】以上では、入力信号が正のとき出力信号も
正である場合に付いて説明したが、入力信号と出力信号
の位相が反転する場合、すなわち入力信号が正のとき出
力信号が負となる反転増幅器の場合も全く同様で、電源
Ａ₂ とＡ₃ が反転すればよいことになる。いずれの場合
でも、出力増幅段の出力信号ｅ₀ と、電源Ａ₂ ，Ａ₃の
出力電圧（±ＨＶｅ）との関係でみれば、ほぼ比例関係
となるようにされている。

【００３９】以上の動作を要約すると、入力信号によっ
て制御される電源回路Ａ₂ ，Ａ₃ を導入し、その出力
（可変電源）を常に増幅器の出力電圧ｅ₀ より絶対値に
おいてεだけ大きく設定し、εがそれぞれ線形動作部分
の所要動作電圧を保証するのに充分な大きさであれば、
この回路は従来の技術による高出力増幅器と全く同様に
働くものである。εの大きさは、トランジスタでもＦＥ
Ｔでも数Ｖ（Ｎ段カスケード接続でもＮ×数Ｖ）で充分
である。

【００４０】従来技術による増幅器、例えば図８の場
合、出力段の熱損失Ｗは、ｅ₀ ＝ＨＶ／２のとき最大
で、負荷抵抗をＲ_L とすると、Ｗ＝（ＨＶ）² ／４Ｒ_L
となる。これに対し、本発明の実施例によれば、最大出
力電圧のとき最大損失が発生し、（ｅ₀ ）ｍａｘのとき
（ＨＶｅ）ｍａｘとなり、この（ＨＶｅ）ｍａｘはＨＶ
より数Ｖ低いだけであるから、これをＨＶと近似すると
すれば、Ｗ＝εＩｏｍａｘ＝ε（ＨＶ−ε）／Ｒ_L となる。ここで、Ｉｏｍａｘは最大負荷電流である。例
えば、ＨＶ＝５００Ｖ，ε＝１０Ｖとしたとき、本発明
の実施例の場合の熱損失は従来型の約８％まで低減され
る。また、従来型では、出力段Ａ₅ の半分のアームにか
かる最大電圧が２×ＨＶ、すなわち上例で１０００Ｖで
あるのに対し、本実施例ではｅ₀ ＋εすなわち上例で５
１０Ｖと半減し、効果が著しいことがわかる。

【００４１】図５は、本実施例による高出力増幅回路の
入出力特性を示し、図３と図４の一点鎖線の部分を、原
点を重ね合わせて合成することにより得られたものであ
る。入出力特性は、±ｅ_omax＝±Ｋｅ_i で示され、Ｋは
増幅回路全体の利得である。また、この回路で、Ａ₂ ，
Ａ₃ の外部制御電源にかかる最大電圧はＨＶで、実用上
ＨＶはＨＶｅ＋３〜５Ｖである。

【００４２】また、この回路が有効に動作するために
は、電源Ａ₂ ，Ａ₃ の応答特性が電圧増幅段Ａ４及び出
力増幅段Ａ₅ の応答特性と同等であるかあるいはこれを
上回る高速性を備えていることが望ましい。電源Ａ₂ ，
Ａ₃ の応答速度が増幅段のそれよりも遅い場合は、全体
としての応答特性は電源Ａ₂ ，Ａ₃ の速度で決まること
になるが、この場合であっても本実施例の回路による低
消費電力、耐圧特性の低減の効果が損なわれることはな
い。実際上、電源Ａ₂ ，Ａ₃ は一種の直流増幅器として
機能するもので、半導体素子などを含んでおり、その耐
圧を考慮しなければならないが、この電源に外部から加
わる電圧はＨＶだけであり、従来装置の出力増幅段にお
けるような高い電圧が印加されるものではないことや、
電源での応答特性は増幅段に比べて若干ゆるやかでもよ
いことなどから、電源回路用の半導体素子としては、増
幅回路用の半導体素子に比べて耐圧などの性能面で多少
低いものでも差し支えないものである。

【００４３】次に、図２により、本発明の第２実施例を
説明する。図２は、前置増幅器Ａ₁に続く電圧増幅器と
して、正方向のみに出力を生じる第１の電圧増幅器Ａ_4a
と、負方向のみに出力を生じる第２の増幅器Ａ_4bを設け
たものである。本実施例で、例えばＢ級の条件で動作さ
せた場合、入力信号が正のときには、増幅段Ａ_4a及びＡ
₆ の上半分（Ｂ級動作で正の信号の増幅に寄与する部
分）にかかる電源電圧は（＋ＨＶｅ−ｅ₀ ）＝εであ
り、増幅段Ａ_4b及びＡ₆ の下半分にかかる電源電圧は−
εである。しかも、出力電圧ｅ₀ は、図３及び図４の一
点鎖線のグラフを継ぎ合わせた図５のようになるので、
図１の第１実施例で説明した動作は本実施例にもそのま
まあてはまる。

【００４４】図１の第１実施例も図２の第２実施例も、
出力段Ａ₅ はＢ級あるいはＡＢ級動作を前提としている
ので、上下のアームの動作が切り替わる点での非線形性
は負帰還によって軽減してやる必要がある。このこと
は、本発明の本質にはかかわらない問題であるが、図１
及び図２では、例えば出力段Ａ₅ の出力側と前置増幅器
の間にＮＦで示す負帰還をかけるようにしている。

【００４５】

【発明の効果】以上詳しく説明したように、本発明によ
れば、Ｂ級またはＡＢ級出力増幅段と、この出力増幅段
の電源回路を有する高出力増幅回路において、電源回路
が出力増幅段の出力信号のレベル変化にほぼ比例する出
力電圧を発生するようにして出力増幅段に供給される電
源電圧を抑制するように構成したので、出力増幅段に実
質的に印加される電圧は、従来技術のように常に最高の
一定値の電源電圧を用いるものに比べて著しく低くなる
結果、出力増幅段を構成する半導体素子等の部品の耐
圧、許容損失を小さいものとすることができる。また同
じ程度の耐圧、許容損失の部品を用いて、従来技術より
も高い出力電圧を得ることができる。それによって、高
出力増幅器のコストを低く抑えることができる。

【００４６】また、上記電源回路を、出力増幅段の出力
信号の正の部分にほぼ比例する正の出力電圧を発生する
第１の電源と、出力増幅段の出力信号の負の部分にほぼ
比例する負の出力電圧を発生する第２の電源とにより構
成し、各々の電源によりＳＥＰＰのようなＢ級またはＡ
Ｂ級出力増幅段の正の出力信号発生側（正のアーム）と
負の出力信号発生側（負のアーム）を駆動するようにし
たので、出力増幅段を構成する部品の耐圧、許容損失を
小さいものとすることができると共に、電源自体を構成
する半導体素子等の部品の耐圧、許容損失も小さいもの
で済ませることができる。

【図面の簡単な説明】

【図１】本発明の一実施例の高出力増幅回路の構成図で
ある。

【図２】本発明の他の実施例の高出力増幅回路の構成図
である。

【図３】本発明の実施例の動作の一部の説明図である。

【図４】本発明の実施例の動作の他部の説明図である。

【図５】本発明の実施例の動作の更に他部の説明図であ
る。

【図６】従来の高出力増幅回路の第１例の構成図であ
る。

【図７】従来の高出力増幅回路の第２例の構成図であ
る。

【図８】従来の高出力増幅回路の第３例の構成図であ
る。

【図９】従来の高出力増幅回路の第４例の構成図であ
る。

【符号の説明】

Ａ₁ 前置増幅器Ａ₂，Ａ₃ 電源Ａ₄，Ａ_4a，Ａ_4b 電圧増幅段（電圧増幅器）Ａ₅ 出力増幅段（出力増幅器）ＣＩ₁ 定電流源ＬＣレベルコンバータＱ₁〜Ｑ₇ トランジスタＲ₁〜Ｒ₅ 抵抗ｅ_i 入力信号（入力電圧）ｅ₀ 出力信号（出力電圧）＋ＨＶｅ正電源出力電圧 −ＨＶｅ負電源出力電圧

Claims

【特許請求の範囲】

【請求項１】Ｂ級またはＡＢ級出力増幅段と、前記出
力増幅段の電源回路とを有する高出力増幅回路におい
て、前記電源回路は、前記出力増幅段の出力信号のレベ
ル変化にほぼ比例する出力電圧を発生するようにして前
記出力増幅段に供給される電源電圧を抑制するように構
成したことを特徴とする高出力増幅回路。
【請求項２】前記電源回路は、前記出力増幅段の出力
信号の正の部分にほぼ比例する正の出力電圧を発生する
第１の電源と、前記出力増幅段の出力信号の負の部分に
ほぼ比例する負の出力電圧を発生する第２の電源とによ
り構成し、前記出力増幅段は前記第１及び第２の電源の
出力電圧により駆動するように構成したことを特徴とす
る請求項１記載の高出力増幅回路。
【請求項３】前記出力増幅段は、シングルエンデッド
プッシュプル出力増幅器から成り、更に、入力信号電圧
のオフセットレベルを前記第１または第２の電源による
正または負の出力電圧に近いレベルにシフトさせるレベ
ルコンバータ回路と、このレベルコンバータ回路と前記
出力増幅段との間に接続される電圧増幅段とを備えたこ
とを特徴とする請求項２記載の高出力増幅回路。
【請求項４】前記出力増幅段は、シングルエンデッド
プッシュプル出力増幅器から成り、更に、前記出力増幅
段の入力側に接続される電圧増幅段を備え、前記電圧増
幅段は、主として入力信号電圧の正の部分を増幅する第
１の電圧増幅器と、主として入力信号電圧の負の部分を
増幅する第２の電圧増幅器とにより構成したことを特徴
とする請求項２記載の高出力増幅回路。