JPH05102659A - セラミツク基板のスルーホール処理方法 - Google Patents

セラミツク基板のスルーホール処理方法

Info

Publication number
JPH05102659A
JPH05102659A JP26035191A JP26035191A JPH05102659A JP H05102659 A JPH05102659 A JP H05102659A JP 26035191 A JP26035191 A JP 26035191A JP 26035191 A JP26035191 A JP 26035191A JP H05102659 A JPH05102659 A JP H05102659A
Authority
JP
Japan
Prior art keywords
hole
ceramic substrate
conductive paste
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26035191A
Other languages
English (en)
Inventor
Koji Kitamura
弘司 北村
Shinichiro Inui
信一郎 乾
Eiichiro Hirose
英一郎 広瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP26035191A priority Critical patent/JPH05102659A/ja
Publication of JPH05102659A publication Critical patent/JPH05102659A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】 スルーホール印刷専用治具を用いることな
く、基板裏面への導電性ペーストの飛散に起因する製品
不良の発生を防止して、信頼性の高いスルーホール印刷
を容易かつ確実に行なう。 【構成】セラミック基板1に被膜5を形成した後スルー
ホール6を加工形成し、次いで、導電性ペースト7を塗
布した後、被膜5を除去する。スルーホールを有するセ
ラミック基板に感光性被膜を形成し、スルーホール部分
の被膜を感光させて溶剤に溶解除去し、次いで、導電性
ペースト7を塗布した後、被膜5を除去する。 【効果】 導電性ペースト7の塗布時、飛散したペース
ト7Aを被膜5と共に除去できるため、製品不良が発生
しない。塗布条件の設定が容易となり、作業効率が向上
する。専用治具の作成が不要となる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はセラミック基板の両面の
導電層を導通させるためのスルーホール処理方法に関す
る。
【0002】
【従来の技術】セラミック基板の両面の導電層を導通さ
せるために、該基板にスルーホールを形成すると共に、
該スルーホール内周面に導電性ペーストを焼き付けて導
電層を形成することが行なわれている。このようにスル
ーホール処理されたセラミック基板は、各種電子回路の
基板として実用に供されている。
【0003】この導電性ペーストは、Ag−Pd,Cu
等の導電成分、ガラスフリット、有機バインダ及び溶剤
等から構成される。
【0004】導電性ペーストは、図3及び図4に示す如
く、該スルーホール内周面に付着される。
【0005】即ち、両面に導電層(図示せず)が形成さ
れると共に、該導電層及びセラミック基板1を貫通する
スルーホール1aが形成されたセラミック基板1の一方
の面1Aにステンレススクリーン(図示せず)を配置す
る。ステンレススクリーンの開口部から、樹脂性スキー
ジ(図示せず)を用いて上記導電性ペーストを押し出す
と共に、基板1の他方の面1B側に取り付けた吸引器2
により、該面1Bからスルーホール1a内を真空吸引し
て導電性ペーストを吸引する。これにより、該ペースト
がスルーホール1aの内周面に付着される。
【0006】この場合、基板を支持する治具としては、
図3に示す基板1を点状に支持する支持ピン3と、図4
に示す基板1を面状に支持するスルーホール印刷専用治
具4とがある。このスルーホール印刷専用治具は、基板
1のスルーホールパターンと同パターンにスルーホール
加工した、塩化ビニル板等からなるものである。
【0007】
【発明が解決しようとする課題】上記従来の方法のう
ち、図3に示した、基板を支持ピン3で支持する方法で
は、基板1のスルーホール1aに流入する導電性ペース
トの量が過剰の場合には、ペーストが基板裏面1Bに飛
散し、その以降の工程で印刷される裏面導体パターンと
ショートを生じる。逆に、基板1のスルーホール1aへ
流入するペーストの量が不足した場合には、基板両面の
導通を確保し得ない。
【0008】このようなことから、スルーホール印刷条
件、例えば、ペースト量、吸引条件等の設定が難しく、
再現性良くスルーホール印刷を実施することが殆ど不可
能であるといった欠点がある。
【0009】一方、図4に示すスルーホール印刷専用治
具4を用いる場合には、上記のような問題は軽減ないし
解決される。しかしながら、この場合には、基板のスル
ーホールパターンに応じて予め専用治具を作製する必要
があり、治具の製作コストがかさむ;治具の保管、管理
等、煩雑な工数を要する;治具の完成までに時間がかか
り、これが製品のリードタイムを遅らせる;などといっ
た欠点がある。
【0010】本発明は上記従来の問題点を解決し、スル
ーホール印刷専用治具を用いることなく、また、基板裏
面への導電性ペーストの飛散に起因する製品不良の発生
を防止して、信頼性の高いスルーホール印刷を容易かつ
確実に行なうことができるセラミック基板のスルーホー
ル処理方法を提供することを目的とする。
【0011】
【課題を解決するための手段】請求項1のセラミック基
板のスルーホール処理方法は、両面に導電層を有したセ
ラミック基板にスルーホールを形成した後、該スルーホ
ール内周面に導電性ペーストを付着させ、次いで該ペー
ストを焼き付けて、前記セラミック基板の両面の導電層
を導通する導通層を該スルーホール内周面に形成するセ
ラミック基板のスルーホール処理方法において、該スル
ーホールの内周面に導電性ペーストを付着させるに際
し、前記セラミック基板の少なくとも一方の面に被膜を
形成し、該セラミック基板及び被膜を貫通するようにス
ルーホールを形成し、次いで該スルーホールの内周面に
導電性ペーストを付着させた後、前記被膜を除去するこ
とを特徴とする。
【0012】請求項2のセラミック基板のスルーホール
処理方法は、両面に導電層を有し、かつ、該導電層及び
基板を貫通するスルーホールを有したセラミック基板の
スルーホール内周面に導電性ペーストを付着させ、次い
で該ペーストを焼き付けて、前記セラミック基板の両面
の導電層を導通する導通層を該スルーホール内周面に形
成するセラミック基板のスルーホール処理方法におい
て、該スルーホールの内周面に導電性ペーストを付着さ
せるに際し、前記セラミック基板の一方の面に、光又は
熱を受けて溶剤に対し可溶化又は易溶化する樹脂被膜を
形成し、他方の面から該樹脂被膜のスルーホール部分に
光又は熱線を照射した後、溶剤によりスルーホール部分
の被膜を除去し、次いで該スルーホールの内周面に導電
性ペーストを付着させた後、前記被膜を除去することを
特徴とする。
【0013】
【作用】本発明の方法によれば、導電性ペースト塗布時
に導電性ペーストが飛散し易い基板面に、予め被膜を形
成してから導電性ペーストの塗布を行ない、塗布後、被
膜を除去するため、飛散した導電性ペーストを被膜と共
に取り除くことができる。しかも、スルーホール部分に
は被膜が残留しないため、導電性ペースト塗布時の吸引
に何ら支障をきたすこともない。
【0014】このため、図4に示す専用治具を用いるこ
となく、図3に示す支持ピンを用いる方法において、基
板裏面への導電性ペーストの飛散による製品不良の発生
を防止することができる。また、これにより、導電性ペ
ーストの塗布条件の設定も容易となり、良好なスルーホ
ール印刷により、基板両面の導電層の導通を確実に得る
ことが可能とされる。
【0015】特に、請求項1の方法によれば、基板のス
ルーホール加工と被膜の孔加工とをレーザー加工等によ
り同時に行なえるため、作業効率に優れる。
【0016】また、請求項2の方法によれば、被膜のス
ルーホール部分の除去を光照射、加熱後、溶剤で溶解さ
せることにより、容易かつ効率的に行なえる。
【0017】
【実施例】以下に図面を参照して本発明の実施例を説明
する。
【0018】図1(a)〜(e)は請求項1のセラミッ
ク基板のスルーホール処理方法の一実施例方法を示す断
面図、図2(a)〜(d)は請求項2のセラミック基板
のスルーホール処理方法の一実施例方法を示す断面図で
ある。
【0019】図1に示す方法においては、まず図1
(a),(b)の如く、両面に導電層(図示せず)が形
成されたセラミック基板1の一方の面に被膜5を形成す
る。次に、図1(b),(c)の如く、レーザー光Lを
照射するなどして、所望部分にセラミック基板1及び被
膜5を貫通するスルーホール6を形成する。
【0020】このスルーホール6を形成した後、図3に
示す方法に従って、該セラミック基板1のスルーホール
6内周面に導電性ペースト7を塗布する。この塗布にあ
たり、導電性ペースト7がセラミック基板1の裏面側に
飛散して、被膜5に付着する。図1(d)の7Aはこの
飛散したペーストを示す。
【0021】塗付された導電性ペースト7を乾燥させた
後、被膜5を引き剥す。これにより、セラミック基板1
の裏面に飛散した導電性ペースト7Aも被膜5と共に除
去され、図1(e)に示す如く、スルーホール6の内周
面のみに導電性ペースト7が塗布されたものとなる。
【0022】このようにして導電性ペーストを塗布した
基板8を、常法に従って導電性ペースト7の焼き付け処
理を行なって、スルーホール印刷基板とする。
【0023】図2に示す方法では、図2(a)の如く、
予め金型成形等によりスルーホール6が形成され、か
つ、両面に導電層(図示せず)が形成されたセラミック
基板1を用いる。まず、図2(b)の通り、このセラミ
ック基板1の一方の面に、光照射するか加熱することに
より溶剤に対して可溶化ないし易溶化する樹脂の被膜9
を形成する。次に、セラミック基板1の反対側の面から
光又は熱線(例えば赤外線)を照射し、この被膜9のう
ちスルーホール6部分のみを、光照射又は加熱して溶剤
に対して可溶性ないし易溶性にする。そして、この可溶
性ないし易溶性となった被膜部分9Aを、図2(d)の
如く、溶剤を用いて除去する。
【0024】得られた被膜9付セラミック基板1は、上
記図1(d),(e)と同様にして導電性ペーストの塗
布、被膜の除去、焼き付けが施され、製品とされる。
【0025】本発明の方法において、導電層が形成され
たセラミック基板としては特に制限はなく、一般に提供
される導電層付きセラミック基板を用いることができ
る。また、スルーホール印刷に用いる導電性ペーストと
しても特に制限はなく、市販のものを使用することがで
きる。
【0026】請求項1,2の方法において、セラミック
基板の表面に形成する被膜の材質としては特に制限はな
いが、導電性ペーストの溶剤に対して耐溶剤性を有し、
また、導電性ペーストの乾燥処理時の加熱温度に対して
耐熱性を有するものであることが重要である。
【0027】請求項1の方法のおいて、被膜としては、
具体的には、ポリテトラフルオロエチレン、ポリプロピ
レン、ポリトリフロロクロロエチレン、ポリアミド、ポ
リエチレン等を用いることができる。
【0028】また、請求項2の方法において、光照射に
より溶剤に可溶性ないし易溶性となる被膜としては、ポ
リテトラフルオロエチレン、ポリプロピレン、ポリトリ
フロロクロロエチレン、ポリアミド、ポリエチレン、ポ
リケイ皮酸ビニル等を用いることができる。また、加熱
により溶剤に可溶性ないし易溶性となる被膜としてはフ
ォトレジストを用いることができ、例えばポリメタクリ
ル酸メチル、ナフトキノンジアミド、ポリブテン−1−
スルフォン、ポリケイ皮酸ビニル、ポリメタクロニトリ
ル等を用いることができる。
【0029】これらの被膜はその材質に応じて、予めフ
ィルム状に成形されたものを基板に貼り付けて形成して
も良く、また、液状のものをスピンコート等により塗布
して形成してもよい。形成される被膜の膜厚は、基板へ
の接着性、剥離作業性等の面から3〜50μm程度とす
るのが好ましい。
【0030】なお、本発明の方法において、被膜は、セ
ラミック基板の両面に形成しても良いが、通常の場合、
被膜は、導電性ペーストを吸引する側の面に形成すれば
十分である。
【0031】このような本発明の方法は、特に、図3に
示す支持ピンでセラミック基板を支持してスルーホール
印刷を行なう場合に有効である。
【0032】以下に具体的な実施例を挙げて、本発明を
より詳細に説明する。
【0033】実施例1 図1に示す方法に従って、スルーホール印刷を行なっ
た。
【0034】両面に導電層が形成された3inch×3
inch、厚さ0.635mmの高純度アルミナ(Al
23 含有量96%)基板の一方の面に、耐溶剤性で1
50℃以上の耐熱性を有し、接着性のある厚さ50μm
のポリテトラフルオロエチレン製フィルムを貼り付け
た。そして、他方の面から、CO2 ガスレーザーを照射
し、レーザー出力250w、パルス幅200μs、1K
Hzの条件でスルーホールを形成した。
【0035】これにより、図1(c)に示す如く、基板
のスルーホール径が0.4mmφであるのに対して、フ
ィルムのスルーホール径がその1.25倍の0.5mm
φであるスルーホールが形成された。
【0036】スルーホール加工後、図3の如く基板を支
持ピン上に配置した。そして、200メッシュのステン
レススクリーンを用いて、スキージ速度100mm/s
ec、吸引圧力50mmHgの条件で導電性ペースト
(Ag:Pd=80:20)をスルーホール印刷を行な
った。この際、ペーストはスルーホール内部から基板裏
面に飛散し、フィルムに付着した。その後、基板を約2
5℃の大気雰囲気中に10分間放置した後、120±5
℃で10分間乾燥させた。次いで、フィルムを引き剥
し、これにより飛散した導電性ペーストも除去した後、
850℃で60分間焼成して焼き付けを行なった。
【0037】得られた製品は、導電性ペーストの飛散に
よる欠陥部分のない良好なものであり、また、スルーホ
ール印刷部分の形状等も従来と同様で、フィルムを貼り
付けしたことによる悪影響は全くなく、フィルムの残留
も見られなかった。
【0038】実施例2 図2に示す方法に従って、スルーホール印刷を行なっ
た。なお、本実施例では、金型成形により予めスルーホ
ールが形成されたセラミック基板を用いた。
【0039】この基板の一方の面に感光性物質であるポ
ジ型フォトレジストを厚さ3μmに形成した。この膜は
液状のものをスピンコートした後、100℃で30分乾
燥することにより形成した。その後、他方の面から露光
装置により光を照射し、スルーホール部分のフィルムを
感光させた。次いで、溶剤としてキシレン系有機溶剤を
用いて、当該部分を溶解除去した。
【0040】次いで、実施例1と同様にして、導電性ペ
ーストの塗布、乾燥、フィルムの除去及び焼き付けを行
なった。
【0041】得られた製品は、導電性ペーストの飛散に
よる欠陥部分のない良好なものであり、また、スルーホ
ール印刷部分の形状等も従来と同様で、フィルムを貼り
付けしたことによる悪影響は全くなく、フィルムの残留
も見られなかった。
【0042】
【発明の効果】以上詳述した通り、本発明のセラミック
基板のスルーホール処理方法によれば、専用治具の作製
を要することなく、良好な作業性のもとに、容易かつ確
実に、スルーホール印刷を行なって、スルーホール印刷
セラミック基板を高い歩留りにて効率的に製造すること
が可能とされる。
【図面の簡単な説明】
【図1】本発明のセラミック基板のスルーホール処理方
法の一実施方法を示す断面図である。
【図2】本発明のセラミック基板のスルーホール処理方
法の一実施方法を示す断面図である。
【図3】スルーホール印刷法を示す断面図である。
【図4】スルーホール印刷法を示す断面図である。
【符号の説明】
1 セラミック基板 3 支持ピン 5 被膜 6 スルーホール 7 導電性ペースト 9 被膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 広瀬 英一郎 埼玉県秩父郡横瀬町大字横瀬2270番地 三 菱マテリアル株式会社セラミツクス研究所 内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 両面に導電層を有したセラミック基板に
    スルーホールを形成した後、該スルーホール内周面に導
    電性ペーストを付着させ、次いで該ペーストを焼き付け
    て、前記セラミック基板の両面の導電層を導通する導通
    層を該スルーホール内周面に形成するセラミック基板の
    スルーホール処理方法において、 該スルーホールの内周面に導電性ペーストを付着させる
    に際し、前記セラミック基板の少なくとも一方の面に被
    膜を形成し、該セラミック基板及び被膜を貫通するよう
    にスルーホールを形成し、次いで該スルーホールの内周
    面に導電性ペーストを付着させた後、前記被膜を除去す
    ることを特徴とするセラミック基板のスルーホール処理
    方法。
  2. 【請求項2】 両面に導電層を有し、かつ、該導電層及
    び基板を貫通するスルーホールを有したセラミック基板
    のスルーホール内周面に導電性ペーストを付着させ、次
    いで該ペーストを焼き付けて、前記セラミック基板の両
    面の導電層を導通する導通層を該スルーホール内周面に
    形成するセラミック基板のスルーホール処理方法におい
    て、 該スルーホールの内周面に導電性ペーストを付着させる
    に際し、前記セラミック基板の一方の面に、光又は熱を
    受けて溶剤に対し可溶化又は易溶化する樹脂被膜を形成
    し、他方の面から該樹脂被膜のスルーホール部分に光又
    は熱線を照射した後、溶剤によりスルーホール部分の被
    膜を除去し、次いで該スルーホールの内周面に導電性ペ
    ーストを付着させた後、前記被膜を除去することを特徴
    とするセラミック基板のスルーホール処理方法。
JP26035191A 1991-10-08 1991-10-08 セラミツク基板のスルーホール処理方法 Pending JPH05102659A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26035191A JPH05102659A (ja) 1991-10-08 1991-10-08 セラミツク基板のスルーホール処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26035191A JPH05102659A (ja) 1991-10-08 1991-10-08 セラミツク基板のスルーホール処理方法

Publications (1)

Publication Number Publication Date
JPH05102659A true JPH05102659A (ja) 1993-04-23

Family

ID=17346757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26035191A Pending JPH05102659A (ja) 1991-10-08 1991-10-08 セラミツク基板のスルーホール処理方法

Country Status (1)

Country Link
JP (1) JPH05102659A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004088795A1 (ja) * 2003-03-31 2004-10-14 Sumitomo Electric Industries, Ltd. 異方性導電膜及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004088795A1 (ja) * 2003-03-31 2004-10-14 Sumitomo Electric Industries, Ltd. 異方性導電膜及びその製造方法
CN100369329C (zh) * 2003-03-31 2008-02-13 住友电气工业株式会社 各向异性导电膜及其制造方法
US7563487B2 (en) 2003-03-31 2009-07-21 Sumitomo Electric Industries, Ltd. Anisotropic electrically conductive film and method of producing the same

Similar Documents

Publication Publication Date Title
US6074893A (en) Process for forming fine thick-film conductor patterns
JPH08116165A (ja) プリント回路基板上に細かいピッチのはんだを形成する方法および製品
US4119480A (en) Method of manufacturing thick-film circuit devices
JPH08330416A (ja) 薄膜配線層の転写方法
KR920005070B1 (ko) 양면배선기판의 제조방법
US6132588A (en) Method for plating independent conductor circuit
JPH0738420B2 (ja) 金属被覆方法
JPH05102659A (ja) セラミツク基板のスルーホール処理方法
JP3080366B2 (ja) 無電解金属めっき法及び回路化構造体
JPH05198933A (ja) はんだパターン転写フィルムおよびその製造方法
JPH11251722A (ja) 耐熱性配線基板
JPH07105174B2 (ja) 異方導電膜の製造方法
JP2896296B2 (ja) セラミックス配線基板の製造方法
JP2562273B2 (ja) 銅メッキファインピッチコネクタ部材の製造方法
JPH05110229A (ja) 電気接続要素
KR20040061046A (ko) 인쇄 회로 기판 적층 방법
JP2003218507A (ja) 部品の実装方法及び実装構造、並びに電子装置の製造方法及び電子装置
JP3136682B2 (ja) 多層配線基板の製造方法
JPS6013304B2 (ja) 支持体付きリ−ドフレ−ムの製造方法
JPH09139564A (ja) 厚膜配線及びその形成方法
CN117720064A (zh) 一种cgm柔性传感器电极及其制备方法
JPH0817105B2 (ja) 縦縞細条形ヒートシールコネクタ部材とその製造法
JPH08181449A (ja) 電子回路基板の接続電極とその製造方法
JP2003183876A (ja) 基板の製造方法
JPS5893296A (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990518