JPH049820A

JPH049820A - 液晶素子

Info

Publication number: JPH049820A
Application number: JP11035690A
Authority: JP
Inventors: Shinjiro Okada; 伸二郎岡田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1990-04-27
Filing date: 1990-04-27
Publication date: 1992-01-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は強誘電液晶を用いた図形情報の表示等を行なう
強餞電液晶素子に関するものである。

［従来技術］強誘電液晶を用いた表示素子に関しては特開昭６１−９
４０２３号公報などに示されている様に、対向面に透明
電極を形成し配向処理を施した２枚のガラス基板を１ミ
クロンから３ミクロン位のセルギャップを保って向かい
合わせて液晶セルを構成し、これに強誘電液晶を注入し
たものが知られている。

強誘電液晶を用いた上記表示素子の特徴は強誘電液晶が
自発分極を持つことにより、外部電界と自発分極との結
合力をスイッチングに使えることと、強誘電液晶分子の
長軸方向が自発分極の分極方向と１対１ｋ対応している
ため外部電界の極性によってスイッチング出来ることで
ある。そして、強誘電液晶としては一般にカイラル・ス
メクチック液晶（ＳｍＣ＊、ＳｍＨ＊）を用いるので、
バルク状態では液晶分子長軸がねじれた配向を示すが、
上述の１ミクロンから３ミクロン位のセルギャップのセ
ルにいれることによって液晶分子長軸のねじれを解消す
ることが出来る（Ｎ、Ａ、ＣＬＡＲＫ　ａｔ　ａｌ、、
　ＭＣＬＣ，１９８３，Ｖｏｌ、、１９４．　Ｐ２１３
−Ｐ２３４）。

実際の強誘電液晶セルの構成は、第８図に示すような単
純マトリックス基板を用いている。すなわち、同図（ａ
）はセルの断面図であり、このセルは、それぞれＩＴＯ
ストライブ電極８２、ＳｉＯ□絶縁膜８３、およびポリ
イミド配向膜８４をこの順で形成した上下のガラス基板
８１間に液晶８６を入れ、これをシーリング部材８５で
シーリングして構成される。同図（ｂ）は各ＩＴＯスト
ライブ電極８２のパターン例を示し、上下の電極８２は
相互に交差するように配置される。

［発明が解決しようとしている課［１しかしながら、強お電性液晶を用いた上述のようなＳ　
Ｓ　Ｆ　Ｌ　Ｃ（Ｓｕｒｆａｃｅ　５ｔａｂｉｌｉｚｅ
ｄ　ｆｅｒｒｏｅｌｅｃｔｒｉｃ　１ｉｑｕｉｄ　ｃｒ
ｙｓｔａｌ）型表示素子は、液晶の配向状態の双安定性
を用いるために、白と黒の２値表示には適しているが、
階調レベル　（Ｇｒａｙ　５ｃａｌｅ）を表示するには
適していない。それは、■強お電液具の応答の閾値が非
常に急峻であるために中間電圧分割による駆動が困難で
あること、■画素内の状態反転は、現段階では制御不可
能な核から生じるものであること、等の理由による。

本発明の目的は、このような従来技術の問題点に鑑み、
強お電性液晶を用いた液晶素子において、大面積にわた
って均一で安定した階調表示が行なえるようにすること
にある。

［課題を解決するための手段］上記目的を達成するため本発明では、対向する１組の透
明電極基板間に強誕電性液晶（カイラルスメクチック液
晶）を挟持して構成したマトリックス型液晶表示素子に
おいて、少くとも一方の電極基板の各画素部分の電極は
、抵抗部を介して順次電気的に連絡した複数の電極部分
を有する電極群により構成されるようにしている。

前記複数の電極部分を有する一の電極群は、複数の画素
に対応した画素電極を構成するようにしてもよい。

また、各電極群は通常は、透明導電膜により構成され、
かつ金属により構成された給電線に接続され、前記抵抗
部は前記電極群を構成する薄膜材料自身の抵抗によって
形成され、その薄膜材料の面積抵抗は、１ｋΩ０以上で
ある。

また、前記電極群の各電極部分は短冊状で相互に平行で
あり、各電極部分間の間隔は、金属給電線から離れるに
従って狭くなるようにするのが好ましい。ラビング処理
の方向は、短冊状電極部分の長平方向に沿って施す。

［作用コこの構成において、液晶を駆動するためのパルス電圧が
一の電極群に到達すると、電極群の各電極部分は抵抗部
を介して順次連絡されているため、各電極部分へのパル
スの伝達は順次遅延してなまり、この遅延量が増大する
につれて書込み電圧の上限値および下限値が増加する。

すなわち、スイッチングの閾値特性の急峻性が緩和され
、なだらかな閾値特性を呈する。したがって印加パルス
の電圧値を適宜設定して、画素内でもスイッチングする
部分としない部分とを生じさせ、電圧変調による階調表
示が容易に行なわれる。また、電極群の各電極部分は短
冊状で相互に平行であり、各電極部分間の間隔は、金属
給電線から離れるに従って狭くなるようになっている場
合は、間隔をコトロールして画素内での電界強度の所望
の分布を作り、これによって画素内での閾値を制御し大
面積にわたって均一な階調表示が行なわれる。

［実施例］以下、図面を用いて本発明の詳細な説明する。

第１図および第２図は、本発明の一実施例に係る液晶素
子の電極構成を示す。第１図は、第２図に示すマトリッ
クス型電極′構成の１部分Ａに対応する部分を示す。こ
れらの図において、２１は情報側電極、２２はこれに直
交して対向する走査側電極、３１〜Ｓ、は各走査側電極
２２に接続した走査信号線、■、〜Ｉゎは各情報制電８
ｉ２１ｋ接続した情報信号線、１１は情報側電極２１の
３画素分を構成する透明電極配線（電極群）、１３は情
報側電極２１を構成するように各透明電極配線１１を接
続する金属配線である。透明電極配線１１は、シート抵
抗ｔｘｉｏ３ΩのＩＴＯ膜（膜厚約１９０人）で形成さ
れており、第１図中の、ｊ２．＝１７μｍ、４２２＝１
０μｍ、Ａｓ　＝６３０μｍである。走査側電極２２は
、シート抵抗５゜ΩのＩＴＯ［を用いて形成しである。

これら電極はそれぞれ不図示の対向電極基板の対向面上
に形成され、各電極パターン上にはＴａ２Ｏ，のスパッ
タ膜が約１０００人の厚さで形成されている。

そしてさらに、Ｔａ２Ｏ，のスパッタ膜上には東し社製
のポリイミド系液晶配向膜ＬＰ−６４を塗布形成し、そ
の上をアクリル植毛布で、情報電極２１の長手方向にラ
ビング処理が施こしである。

ラビング方向は双方の電極基板とも同方向であり、基板
間隔は１．５μｍ前後になるように液晶セルを構成しで
ある。電極基板間には５ｉ０２ビーズが散布してあり、
これによって基板間隔が保持されている。このセルには
チッソ社製の強誘電性液晶Ｃ５−１０１４が注入しであ
る。このような液晶素子の電極構成では、情報信号側の
遅延を画素内で任意に設定することが可能であり、本実
施例の１５合は３画素を１単位として画素的遅延を形成
している。そして、画素内で遅延を生じることを利用し
て、情報信号を電圧変調や周波数変調することによって
階調表示が実現される。

次に、第３図および第４図を用いてこの階調表示動作を
説明する。第４図においてＢは１画素に対応する透明電
極配線１１の配線部分であり、１〜５はさらにそれに含
まれる電極部分である。第３図はこの１画素内での電極
部分１〜５で生じる、パルス電圧印加時からの電圧変化
を示すグラフである。１８〜５ａは電極部分１〜５にお
ける変化曲線をそれぞれ示す。電極部分１ｋおいてはな
まりはほとんどないが、電極部分５においては０〜９０
％までパルスが立ち上がるまでに約１０μｓを要してい
る。その他の電極部分２〜４の変化曲線は、曲線１と５
の間に分布していて、かつ電極部分１から５へ向かうに
従って遅延量が太きくなっている。これは電極を構成す
るＩＴＯ自体の抵抗によるものである。

さらに、４０℃で第５図に示す駆動波形を用い、同図（
ａ）に示すΔＴ＝５０μｓで駆動した場合の駆動電圧■
。２と、０〜９０％までパルスが立ち上がるまでの遅延
時間で。−９゜、との関係を第６図に示す。図中、曲線
６１は書込み下限電圧、曲！ｓ６２は上限電圧の変化を
示す、、第６図によれば、パルス遅延量が増大すると書
込み電圧の上限値、下限値とも増加してゆくことがわか
る。したがって電圧変調による階調表示が実現されるわ
けである。

例えば、Ｖｏｐ＝１１．７ｖでは、遅延量１μｓの電極
部分に対応する画素部分はスイッチングするが、遅延量
６．７μｓの画素部分はスイッチングしない。このよう
にして、同−画素内において、遅延量分布を作ることに
より、スイッチング領域をコントロールすることが出来
て、階調表示が実現される。

［他の実施例］第７図は、本発明の他の実施例に係る液晶素子の電極構
造を示す。同図は第４図の部分Ｂに相当する１画素の情
報側電極部分を示したものであるが、この部分は短冊状
の各電極部７１をそれらの間隔が金属配線１３（第４図
）から離れるに従って、狭くなるように形成しである点
が上述実施例と異なる。各隣接電極部７１間のスリット
上部の巾ｄ、　〜ｄ、は、それぞれ、ｄ、＝８μｍ、ｄ
。

＝７．５ａｍ、ｄｓ　＝７．０ｕｍ、ｄ４＝６．５Ｊｉ
ｍ、ｄ５　＝６μｍ、ｄ８＝５．５μｍ、ｄｔ　＝ｄａ
　＝ｄ９＝５μｍである。各電極部７１の巾は均一で１
５μｍである。

このように、電極部７１間の間隔をコントロールするこ
とによって、間隔（スリット状）部分のスイッチングを
、はぼ均一に生じさせることが出来る。つまり、間隔部
では液晶層の片側にはＩＴＯ電極がない状態であるため
、その部分の電気力はＩＴＯ電＆（各電極部７１）方向
へ変位を受ける。そのため、ＩＴＯ電極線部分よりスイ
ッチング閾値が上昇する。したがって、この閾値の上昇
と上述のＩＴＯの抵抗による遅延量とを考慮して電極間
隔を上述のように設定することにより、電極間隙部の反
転（反転閾値）を均一に制御することができる。

［発明の効果］以上説明したように本発明によれば以下の効果を奏する
。■抵抗（実施例においては、ＩＴＯ電極自身が抵抗部
をかねている）を介して連絡している複数電極部分を有
する短冊状等の電極群を用いるようにしたため、階調表
示を行なうことができる。■一の短冊状電極で複数の画
素を形成することにより、抵抗値の画素白変化を大きく
できて、階調表示を安定に行なうことができる。■短冊
状電極の複数電極部分間の間隙をコントロールすること
により、階調表示の品質を向上させることができる。す
なわち、電極間隙が均一にスイッチングしてゆくので、
比較的連続的な階調表示が得られる。

【図面の簡単な説明】

第１図は、本発明の一実施例に係る液晶素子の電極構成
を示す部分的模式図、第２図は、本発明の一実施例に係る液晶素子の電極構成
を示す全体的模式図、第３図は、第１図の電極構成において１画素内で生じる
遅延量を示すグラフ、第４図は、第１図の電極構成の１画素部分を示した模式
図、第５図（ａ）および（ｂ）は、第１図の液晶素子に用い
た駆動電圧の波形図、第６図は、第１図の装置における駆動電圧と遅延量との
関係を示すグラフ、第７図は、本発明の他の実施例に係る液晶素子の電極構
成を示す部分的模式図、そして、第８図＜ａ＞および（
ｂ）は、従来例に係る液晶素子の構成を示す模式図であ
る。８１ニガラス基板、８６：液晶。

Claims

【特許請求の範囲】（１）対向する１組の透明電極基板間に液晶を挟持して
構成したマトリックス型液晶表示素子において、少くと
も一方の電極基板の各画素部分の電極は、抵抗部を介し
て順次電気的に連絡した複数の電極部分を有する電極群
により構成されることを特徴とする液晶素子。（２）前記複数の電極部分を有する一の電極群は、複数
の画素に対応した画素電極を構成することを特徴とする
、請求項１記載の液晶素子。（３）前記各電極群は、透明導電膜により構成され、か
つ金属により構成された給電線に接続されていることを
特徴とする、請求項１または２記載の液晶素子。（４）前記抵抗部は前記電極群を構成する薄膜材料自身
の抵抗によって形成され、その薄膜材料の面積抵抗は、
１ｋΩ以上であることを特徴とする請求項１〜３記載の
液晶素子。（５）前記電極群の各電極部分は短冊状で相
互に平行であり、各電極部分間の間隔は、金属給電線か
ら離れるに従って狭くなっていることを特徴とする請求
項３記載の液晶素子。（６）前記短冊状電極部分の長手
方向に沿ってラビング処理を施したことを特徴とする請
求項１〜５記載の液晶素子。（７）前記液晶が強誘電性液晶である請求項１〜６記載
の液晶素子。