JPH0497405A - Constant current circuit - Google Patents
Constant current circuitInfo
- Publication number
- JPH0497405A JPH0497405A JP21600190A JP21600190A JPH0497405A JP H0497405 A JPH0497405 A JP H0497405A JP 21600190 A JP21600190 A JP 21600190A JP 21600190 A JP21600190 A JP 21600190A JP H0497405 A JPH0497405 A JP H0497405A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- transistor
- mos transistor
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000006185 dispersion Substances 0.000 abstract 5
- 238000010586 diagram Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は定電流回路に関し、特にＭＯＳトランジスタを
用いた定電流集積回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a constant current circuit, and particularly to a constant current integrated circuit using MOS transistors.
第４図は、従来における定電流回路の一例を示す回路図
である。FIG. 4 is a circuit diagram showing an example of a conventional constant current circuit.
第４図において、本定電流回路は、電源端子ａ出力端子
す、接地端子Ｃを有し、電源端子ａには、Ｐｆヤンネル
ＭＯＳトランジスタＱｔのソースと、ＰチャンネルＭＯ
ＳトランジスタＱ３のソースと、ＰチャンネルＭＯ８）
ランジスタＱ、のソースが接続され、前記Ｐチャンネル
ＭＯ８）ランジスタＱ１のゲートは、前記Ｐチャンネル
ＭＯ８Ｉ−ランジスタＱ３のケート及びドレインと前記
ＰチャンネルＭＯ８）ランジスタＱ５のケー）Ｋ接続さ
れ、前記ＰチャンネルＭＯ８）ランジスタＱ５のドレイ
ンは、出力端子すに接続されたカレントミラー（９）路
と、かかるカレントミラー回路と、前記カレントミラー
回路の第１の出力である前記ＰチャンネルＭＯＳトラン
ジスタＱ１のドレインは、ＮチャンネルＭＯＳトランジ
スタＱ２のドレイン及びゲートとＮチャンネルＭＯＳト
ランジスタＱ４のケートに接続され、前記Ｎチャンネル
ＭＯ８）うンジスタＱ２のソースを、接地端子Ｃに接続
し、前記ＮチャンネルＭＯＳトランジスタｑ４のソース
は、抵抗Ｒ１を介して、接地端子Ｃに接続され前記Ｎチ
ャンネルＭ ＯＳ ）ランジスタＱ４のト・レインは前
記ＰチャンネルＭＯ８）ランジスタＱ１の）ｙ−−トド
前記ＰチャンネルＭＯ８）ランジスタＱ３のゲート及び
ドレインと前記ＰチャンネルＭＯ８）ランジスタＱ５の
ゲートとの変点であるカレントミラー回路の入力に接続
されたヘチャンネルＭＯ８）ランジスタＱ２．Ｎチャン
ネルＭＯ，ＳトランジスタＱ４１抵抗Ｒ１から成るノく
ンドギャップ回路から構成されている。In FIG. 4, this constant current circuit has a power supply terminal a, an output terminal S, and a ground terminal C. The power supply terminal a has a source of a Pf channel MOS transistor Qt and a P channel MO
source of S transistor Q3 and P channel MO8)
The gate of the P-channel MO8) transistor Q1 is connected to the gate and drain of the P-channel MO8I-transistor Q3, and the gate of the P-channel MO8) transistor Q5 is connected to the gate of the P-channel MO8I-transistor Q3. ) The drain of the transistor Q5 is connected to the current mirror (9) path connected to the output terminal S, and the drain of the P channel MOS transistor Q1 which is the first output of the current mirror circuit is connected to the current mirror circuit (9) connected to the output terminal S. The drain and gate of the N-channel MOS transistor Q2 are connected to the gate of the N-channel MOS transistor Q4, the source of the N-channel MOS transistor Q2 is connected to the ground terminal C, and the source of the N-channel MOS transistor Q4 is connected to a resistor. The train of the N-channel transistor Q4 is connected to the ground terminal C through R1, and the train of the P-channel MO8) transistor Q1 is connected to the gate and drain of the P-channel MO8) transistor Q3 and the drain of the P-channel MO8) transistor Q3. P-channel MO8) transistor Q2. It is composed of a closed gap circuit consisting of an N-channel MO, an S transistor Q4, and a resistor R1.
一般に定電流回路は、電源電位や抵抗、トランジスタの
ゲート・ソース間電圧ＶＧＳのオフセット等のバラツキ
も含めて、設定電流に対して、高い精度が要求されてい
る。In general, constant current circuits are required to have high accuracy in setting current, including variations in power supply potential, resistance, offset of gate-source voltage VGS of transistors, and the like.
しかしながら、特にＭＯＳ）ランジスタのＶＧＩＩの電
位及びＶＧＳのオフセットのバラツキが、ノ（イホーラ
トランジスタのベース・エミッタ間電圧■Ｂ０に比べ大
きく、設定電流に対して高い精度を要求することはでき
ない。However, in particular, the variation in the potential of VGII and the offset of VGS of the MOS transistor is larger than the base-emitter voltage B0 of the MOS transistor, and high precision cannot be required for the set current.
前述した従来の定電流回路の動作について、第４図を基
に説明する。第４図において、電源端子ａと接地端子Ｃ
の間で、電位を与えてやると、先ｆＰチャンネルＭＯ８
）ランジスタＱ３に電流が流れると同時に、Ｐチャンネ
ルＭＯ８）ランジスタＱ１に電流が流れる。すると、Ｎ
チャンネルＭＯＳトランジスタＱ２に電流が流れると同
時に、ＮチャンネルＭＯＳ ）ランジスタ（４に電流が
流れて、ＰチャンネルＭＯＳトランジスタＱ、の電流を
引き、引かれただけ電流が増し、ＰチャンネルＭＯＳト
ランジスタＱ１に電流が流れて回路動作し、次の式によ
）収束する。但し、全てのトランジスタは、飽和領域で
動作しているものとする。The operation of the conventional constant current circuit described above will be explained based on FIG. 4. In Figure 4, power terminal a and ground terminal C
When a potential is applied between, the first fP channel MO8
) At the same time as current flows through transistor Q3, current flows through P-channel MO8) transistor Q1. Then, N
At the same time, current flows through the N-channel MOS transistor Q2, current flows through the N-channel MOS transistor Q, and draws the current from the P-channel MOS transistor Q. flows, the circuit operates, and it converges (according to the following equation). However, it is assumed that all transistors operate in the saturation region.
ＩＤ５Ｑ３
・・・・・・・・・・・・・・・・・・（１１（・、・
Ａｎ、、 １μ。里）
２ ｔＯＸ
１ ”ＯＸ
（−、−Ａｐ−、μ、；）
ここで、ＶＧＳ ； Ｍ ＯＳ トランジスタのゲート
ソース間の電位差、工。ｓ；ＭＯＳトランジスタのドレ
イン・ノース間に流れる電流、μ。；ｎチャンネルＭＯ
Ｓ）ランジスタの移動度、μ、；ｐチャンネルＭＯＳト
ランジスタの移動度、ε。ｘ：酸化膜誘電率＋ ”ｏｘ
；酸化膜厚、Ｌ；ＭＯＳトランジスタのゲート長、Ｗ
；ＭＯＳ）ランジスタのケート幅、ＶＴ；ＭＯＳ ）ラ
ンジスタのしきい値電位。ID5Q3 ・・・・・・・・・・・・・・・・・・(11(・、・
An,, 1μ. 2 tOX 1 ”OX (-, -Ap-, μ,;) Where, VGS is the potential difference between the gate and source of the MOS transistor. s is the current flowing between the drain and north of the MOS transistor, μ. ;n channel MO
S) Mobility of transistor, μ; Mobility of p-channel MOS transistor, ε. x: oxide film dielectric constant + ”ox
; Oxide film thickness, L; Gate length of MOS transistor, W
;MOS) transistor gate width, VT;MOS) transistor threshold potential.
前記（ＩＩ 、 （２１式を満足する電流が、バンドギ
ャップ回路及びカレントミラー回路に流れる。A current satisfying the above formula (II, (21) flows through the bandgap circuit and the current mirror circuit.
よって、出力端子すに流れる電流ＩＤ８Ｑ５は、次式と
なる。Therefore, the current ID8Q5 flowing through the output terminal is expressed by the following equation.
（３）式の電！ｔｔ−取り出すことができる。(3) Expression electric! tt - can be taken out.
しかし、前記（１１、＋２１式よりわかる様に、各ＭＯ
Ｓトランジスタの〜７ ＋ Ｌ＋ ＶｖやＲ１などの製
造上のバラツキにより、バンドギャップ回路に流れる電
流”ＤＳＱ ４はバラツキをもち、また（３）式より、
ＩＤ５Ｑ４のバラツキは、ＩＤ５Ｑ３及びν。８，３の
バラツキとなり、その結果、ＩＤ５Ｑ５に影響を与え、
出力端子に流れる電流’Ｄ８Ｑ５のバラツキが太きいと
いう問題があった。However, as can be seen from the above formula (11, +21), each MO
Due to manufacturing variations in ~7+L+Vv and R1 of the S transistor, the current "DSQ4" flowing through the bandgap circuit has variations, and from equation (3),
The variations in ID5Q4 are ID5Q3 and ν. There will be a variation of 8.3, and as a result, it will affect ID5Q5,
There was a problem in that the current 'D8Q5 flowing through the output terminal had large variations.
本発明の目的は、前記問題が解決され、出力端子に安定
した電流が流れるようにした定電流回路を提供すること
にある。SUMMARY OF THE INVENTION An object of the present invention is to provide a constant current circuit which solves the above problem and allows a stable current to flow through an output terminal.
本発明の構成は、２つのＭＯＳトランジスタのバンドギ
ャップ電位を与えるＭＯＳ）ランジスタと抵抗とを有す
るバンドギャップ回路と、前記２つのＭＯＳ）ランジス
タに定電流を供給するカレントミラー回路とを備えた定
電流回路において、前記カレントミラー回路に追加した
出力を前記バンドギャップ回路のバンドギャップ電位の
一部に帰還させる手段を設けていることを％徴とする。The configuration of the present invention is a constant current comprising a bandgap circuit having a MOS transistor and a resistor that provides a bandgap potential of two MOS transistors, and a current mirror circuit that supplies a constant current to the two MOS transistors. The circuit is characterized by providing means for feeding back an output added to the current mirror circuit to a part of the bandgap potential of the bandgap circuit.
次に本発明を図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図は本発明の第１の実施例の定電流回路を示す回路
図である。FIG. 1 is a circuit diagram showing a constant current circuit according to a first embodiment of the present invention.
第１図において、本実施かｊに、第４図の従来例と異な
り、トランジスタＱ６が付加されている。In FIG. 1, unlike the conventional example shown in FIG. 4, a transistor Q6 is added to this embodiment.
その他のトランジスタＱ１〜Ｑ５の構成は、第４図と同
様である。The configurations of the other transistors Q1 to Q5 are the same as in FIG. 4.
トランジスタＱ１．Ｑ３．Ｑ５にて、カレントミラ回路
が構成され、トランジスタＱＺ、Ｑ４及び抵抗Ｒ１にて
、バンドギャップ回路が構成され、帰還回路は、トラン
ジスタＱ６よシ構成される。尚、前記第４図と同一記号
、同一番号の素子は、第４図と同一の素子を示す。Transistor Q1. Q3. Q5 constitutes a current mirror circuit, transistors QZ, Q4 and resistor R1 constitute a bandgap circuit, and a feedback circuit consists of transistor Q6. Note that elements having the same symbols and numbers as in FIG. 4 above indicate the same elements as in FIG. 4.
次にその動作を説明する。電源端子ａと接地端子Ｃの間
に、電位を与えると、先ずＰチャンネルＭｏｓトランジ
スタＱ３に電流が流れると同時に、ＰチャンネルＭＯ８
ｈランジスタＱ１とＰチャンネルＭＯＳトランジスタＱ
６に電流が流れ、次にＮチャンネルＭ ＯＳ トランジ
スタＱ２に電流が流れると共に、ＮチャンネルＭＯＳ）
ランジスタＱ４がＰチャン坏ルＭＯＳトランジスタＱ３
の電流を引く。ＰチャンネルＭＯＳトランジスタＱ３は
へチャンネルＭＯ８）ランジスタＱ４より引かれた分だ
け、電流が増し、ＰチャンネルＭＯ８）ランジスタＱ、
とＰチャンネルＭＯＳトランジスタＱ６に流れる電流も
増す。Next, its operation will be explained. When a potential is applied between the power supply terminal a and the ground terminal C, a current first flows through the P-channel Mos transistor Q3, and at the same time, the P-channel MO8
h transistor Q1 and P channel MOS transistor Q
Current flows through N-channel MOS transistor Q2, and current flows through N-channel MOS transistor Q2.
Transistor Q4 is a P-channel MOS transistor Q3
draws a current. The current of P-channel MOS transistor Q3 increases by the amount of current drawn from transistor Q4, and P-channel MOS transistor Q3
As a result, the current flowing through P-channel MOS transistor Q6 also increases.
一万抵抗Ｒ１に加わる電位は、ＰチャンネルＭＯＳトラ
ンジスタＱ６の電流が増したとき、上昇し、Ｎチャン坏
ルＭＯＳトランジスタＱ４に流れる電流は、減少する。The potential applied to the ten-thousand resistor R1 increases when the current of the P-channel MOS transistor Q6 increases, and the current flowing to the N-channel MOS transistor Q4 decreases.
このように、負帰還を共なった回路動作をし、次の式に
よシ収束する。In this way, the circuit operates with negative feedback and converges according to the following equation.
１−＆ｌ
”ＤＳＱ３ ・・・・・・・・
・・・・・・・（４）前記（４）及び（２）式を満足す
る電流が、バンドギャップ回路及びカレントミラー回路
に流れる。1-&l ”DSQ3 ・・・・・・・・・
(4) A current that satisfies equations (4) and (2) above flows through the bandgap circuit and the current mirror circuit.
よって、出力端子すに流れる電流１゜ＳＱ５は、次式と
なる。Therefore, the current 1°SQ5 flowing through the output terminal is expressed by the following equation.
この（５）式を満足する電流が流れる。A current that satisfies this equation (5) flows.
削成より、ＬＱ２ 、 ＬＱ４ 、ＷＯ２、ＷＯ２がば
らつき、またＡｎ＋Ｖ′ＴＱ２．ｖＴＱ３がばらついて
しまっても、ＩＤ８Ｑ５が増すと、Ｉ［）３Ｑ６も増加
するという様に、ＩＤ８Ｑ６・Ｒ１により補正できるこ
とがわかる。よって、ＮチャンネルＭＯ８トランジスタ
Ｑ２．Ｑ！及ヒＰチャンネルＭＯＳトランジスタＱ、
、Ｑ４にオフセットなどが生じて、結果的にバンドギャ
ップ電位（■ａｓｑｚ ”ＧＳＱ４ ）が変動しても
、ＩＤ５Ｑ６几、Ｋよりバンドギャップ電圧に負帰還を
かけることによシ、バンドギャップ電流ＩＤｇＱ４の変
動を抑えることができるので、バラツキの少ない安定な
定電流１゜ＳＱ５を出力端子すよ）取９出すことができ
る。Due to cutting, LQ2, LQ4, WO2, WO2 vary, and An+V'TQ2. It can be seen that even if vTQ3 varies, it can be corrected by ID8Q6·R1 such that when ID8Q5 increases, I[)3Q6 also increases. Therefore, the N-channel MO8 transistor Q2. Q! and P-channel MOS transistor Q,
, Q4, and as a result, even if the bandgap potential (■ asqz "GSQ4) fluctuates, the bandgap current IDgQ4 can be changed by applying negative feedback to the bandgap voltage from ID5Q6 几, K. Since fluctuations can be suppressed, a stable constant current of 1° SQ5 with little variation can be taken out from the output terminal.
本実施例は、２つの〜工ＯＳトランジスタのゲート、ソ
ース間の電位差（ＶＧ８）の差（Δ■ＧＳ）つまりバン
ドギャップ電位を与えるＭＯＳ）ランジスタと抵抗とで
作るバンドギャップ回路と、前記２つのＭＯＳトランジ
スタに定電流を供給するカレントミラー回路とを備え、
前記カレントミラー回路に追加した第２の出力を前記バ
ンドギャップ回路のバンドギャップ電位の一部に抵抗を
使って、帰還させる手段を持っている帰還回路を含む。This embodiment uses a bandgap circuit made of a resistor and a difference in potential difference (VG8) between the gate and source of two OS transistors (ΔGS), that is, a MOS transistor that provides a bandgap potential, and a resistor. Equipped with a current mirror circuit that supplies constant current to the MOS transistor,
The present invention includes a feedback circuit having means for feeding back a second output added to the current mirror circuit to a part of the bandgap potential of the bandgap circuit using a resistor.
第２図は本発明の第２の実施例の定電流回路を示す回路
図である。第２図において、本実施例は、ソースを接地
端子Ｃに、ゲートとドレインとをトランジスタＱ２のソ
ースにそれぞれ接続した電界効果トランジスタＱ７が付
加されており、その他の構成は第１図と同様である。定
電流回路を示す回路図である。FIG. 2 is a circuit diagram showing a constant current circuit according to a second embodiment of the present invention. In FIG. 2, this embodiment has a field effect transistor Q7 whose source is connected to the ground terminal C and whose gate and drain are connected to the source of the transistor Q2, and the other configurations are the same as in FIG. be. FIG. 2 is a circuit diagram showing a constant current circuit.
第３図において、本実施例は、トランジスタＱ４と抵抗
Ｒ３との間に抵抗Ｒ２を設けており、その他の構成は第
２図と同様である。In FIG. 3, in this embodiment, a resistor R2 is provided between the transistor Q4 and the resistor R3, and the other configurations are the same as in FIG. 2.
第１．第２．第３の実施例によれば従来回路てＰチャン
ネルＭＯＳトランジスタＱ６を追加し、カレ／トミラ−
回路の出力の一部をＰチャン坏ルＭＯＳトランジスタＱ
６で取り出し、バンドギャップ回路に帰還をかけて、抵
抗Ｒ１に流れる’ＤＳＱ４とＩＤ５Ｑ６の電流の割合い
を制御し、各ＭＯＳトランジスタのＶのオフセントや
Ｌ、 Ｗ、Ａｎ、Ａｐなどの製造上のバラツキに対し、
バンドギャップ回路の電流のバラツキが、そのまま出力
端子すの定電流のバラツキとならず、カレントミラー回
路の出力の変動をバンドギャップ回路の電流に帰還をか
けることにより、出力端子すに流れる電流（ＩＤＳＱ５
）のバラツキをより抑えることができる利点がある。1st. Second. According to the third embodiment, a P-channel MOS transistor Q6 is added to the conventional circuit, and
Part of the output of the circuit is connected to a P-channel MOS transistor Q.
6, feedback is applied to the bandgap circuit, and the ratio of the currents of DSQ4 and ID5Q6 flowing through resistor R1 is controlled, and the offset of V of each MOS transistor and
Due to manufacturing variations such as L, W, An, Ap, etc.
Variations in the current in the bandgap circuit do not directly cause variations in the constant current in the output terminal, and by feeding back the fluctuation in the output of the current mirror circuit to the current in the bandgap circuit, the current flowing in the output terminal (IDSQ5
) has the advantage of being able to further suppress variations in values.
以上説明したように、本発明によれば、出力端子に流れ
る電流のバラツキを抑えることができるという効果があ
る。As described above, according to the present invention, it is possible to suppress variations in the current flowing through the output terminals.
第１図は本発明の第１の実施例の定を光回路を示す回路
図、第２図は本発明の第２の実施例を示す回路図、第３
図は本発明の第３の実施例を示す回路図、第４図は従来
の定電流回路を示す回路図である。
Ｑ１〜Ｑ７・・・トランジスタ、Ｒ１，凡２・・・抵抗
、ａ・・・電源端子、ｂ・・−出力端子、Ｃ・・・接地
端子。
代理人 弁理士 １７：Ｉ 原 晋第１図
第３図
第２図
第４図FIG. 1 is a circuit diagram showing an optical circuit of a first embodiment of the present invention, FIG. 2 is a circuit diagram showing a second embodiment of the present invention, and FIG.
The figure is a circuit diagram showing a third embodiment of the present invention, and FIG. 4 is a circuit diagram showing a conventional constant current circuit. Q1 to Q7...transistor, R1, 2...resistor, a...power supply terminal, b...-output terminal, C...ground terminal. Agent Patent Attorney 17:I Susumu HaraFigure 1Figure 3Figure 2Figure 4
Claims (1)
るＭＯＳトランジスタと抵抗とを有するバンドギャップ
回路と、前記２つのＭＯＳトランジスタに定電流を供給
するカレントミラー回路とを備えた定電流回路において
、前記カレントミラー回路に追加した出力を前記バンド
ギャップ回路のバンドギャップ電位の一部に帰還させる
手段を設けていることを特徴とする定電流回路。A constant current circuit comprising a bandgap circuit having a MOS transistor and a resistor that provides a bandgap potential of two MOS transistors, and a current mirror circuit that supplies a constant current to the two MOS transistors. A constant current circuit comprising means for feeding back the added output to a part of the bandgap potential of the bandgap circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21600190A JPH0497405A (en) | 1990-08-16 | 1990-08-16 | Constant current circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21600190A JPH0497405A (en) | 1990-08-16 | 1990-08-16 | Constant current circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0497405A true JPH0497405A (en) | 1992-03-30 |
Family
ID=16681754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21600190A Pending JPH0497405A (en) | 1990-08-16 | 1990-08-16 | Constant current circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0497405A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6348835B1 (en) | 1999-05-27 | 2002-02-19 | Nec Corporation | Semiconductor device with constant current source circuit not influenced by noise |
| JP2006338199A (en) * | 2005-05-31 | 2006-12-14 | Toshiba Microelectronics Corp | Low-consumption power circuit |
| JP2007206972A (en) * | 2006-02-01 | 2007-08-16 | Ricoh Co Ltd | Reference voltage generating circuit |
| JP2007213270A (en) * | 2006-02-09 | 2007-08-23 | Ricoh Co Ltd | Constant current circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59211329A (en) * | 1983-05-16 | 1984-11-30 | Mitsubishi Electric Corp | Reference voltage generating circuit |
-
1990
- 1990-08-16 JP JP21600190A patent/JPH0497405A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59211329A (en) * | 1983-05-16 | 1984-11-30 | Mitsubishi Electric Corp | Reference voltage generating circuit |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6348835B1 (en) | 1999-05-27 | 2002-02-19 | Nec Corporation | Semiconductor device with constant current source circuit not influenced by noise |
| JP2006338199A (en) * | 2005-05-31 | 2006-12-14 | Toshiba Microelectronics Corp | Low-consumption power circuit |
| JP2007206972A (en) * | 2006-02-01 | 2007-08-16 | Ricoh Co Ltd | Reference voltage generating circuit |
| JP2007213270A (en) * | 2006-02-09 | 2007-08-23 | Ricoh Co Ltd | Constant current circuit |
| US7474145B2 (en) | 2006-02-09 | 2009-01-06 | Ricoh Company, Ltd. | Constant current circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4583037A (en) | High swing CMOS cascode current mirror | |
| US7236050B2 (en) | Fast dynamic low-voltage current mirror with compensated error | |
| JP3519361B2 (en) | Bandgap reference circuit | |
| CN108351662B (en) | Bandgap reference circuit with curvature compensation | |
| KR20090126812A (en) | Apparatus and method for generating reference voltage | |
| CN108874008B (en) | LDO circuit with double feedback | |
| US6100754A (en) | VT reference voltage for extremely low power supply | |
| US10585447B1 (en) | Voltage generator | |
| JP2002055724A (en) | Method for generating substantially temperature- independent current and device for permitting its execution | |
| JPS61192107A (en) | Mos current amplifier | |
| US20090184752A1 (en) | Bias circuit | |
| US9523995B2 (en) | Reference voltage circuit | |
| US10897230B2 (en) | Bias circuit and amplification apparatus | |
| JP2002124835A (en) | Operational amplifier circuit, constant voltage circuit and reference voltage circuit | |
| JP4263056B2 (en) | Reference voltage generator | |
| JPH0497405A (en) | Constant current circuit | |
| JP3531129B2 (en) | Power supply circuit | |
| JP2005044051A (en) | Reference voltage generating circuit | |
| JP2550871B2 (en) | CMOS constant current source circuit | |
| US6400185B2 (en) | Fixed transconductance bias apparatus | |
| CN107479612B (en) | Quick response LDO circuit | |
| KR102517460B1 (en) | Current generating circuit capable of compensating temperature variations using an active element | |
| US20150061747A1 (en) | Proportional-to-supply analog current generator | |
| CN110806779A (en) | Push-pull type LDO circuit based on voltage flip follower structure | |
| JP2000330657A (en) | Semiconductor device |