JPH0496549A - 同期検波回路 - Google Patents

同期検波回路

Info

Publication number
JPH0496549A
JPH0496549A JP2214686A JP21468690A JPH0496549A JP H0496549 A JPH0496549 A JP H0496549A JP 2214686 A JP2214686 A JP 2214686A JP 21468690 A JP21468690 A JP 21468690A JP H0496549 A JPH0496549 A JP H0496549A
Authority
JP
Japan
Prior art keywords
signal
error signal
frequency
gain
wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2214686A
Other languages
English (en)
Inventor
Mitsuhiro Suzuki
三博 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2214686A priority Critical patent/JPH0496549A/ja
Publication of JPH0496549A publication Critical patent/JPH0496549A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、特に衛星通信で用いられるPSK波を復調
するのに用いて好適な同期検波回路に関する。
〔発明の概要] この発明は、特に衛星通信で用いられるPSK波を復調
するのに用いて好適な同期検波回路において、入力信号
とVCOの出力信号との位相誤差信号を形成する共に、
入力信号とVCOの出力信号との周波数誤差信号を形成
し、位相誤差信号と周波数誤差信号とによりVCOを制
御して入力搬送波信号を再生し、再生された搬送波を用
いて入力信号を復調することにより、搬送波を再生する
際のロック範囲を広くとれると共に、擬似ロックを回避
でき、また、C/N比が悪い場合にも、確実に搬送波を
再生できるようにしたものである。
〔従来の技術〕
インマルサット(国際海事衛星機構)のような衛星通信
システムでは、データをP S K (PhaseSh
ift Keying)変調して送信するようにしてい
る。
このようなPSK波は、このPSK波の搬送波を再生し
、再生された搬送波を用いてPSK波を位相検波する同
期検波回路により復調できる。
このような同期検波回路において、PSK波の搬送波を
再生するのに、PLLを用いることが考えられる。すな
わち、入力されたPSK波とVCOの出力信号との位相
差を検出し、この位相誤差“に基づいてVCOを制御す
れば、VCOの出力信号から、搬送波が再生できる。
〔発明が解決しようとする課題〕
衛星通信システムでは、衛星からの微弱な電波で通信が
行われるため、C/N比が悪い場合でもエラー訂正処理
が可能なように、強力なエラー訂正符号が付加されてい
る。ところが、PSK波を復調する同期検波回路で搬送
波が再生できなければ、PSK波が復調できないので、
どのような強力なエラー訂正符号を付加しても、正しい
データは得られない。したがって、衛星通信でPSK波
を復調するのに用いられる同期検波回路としては、C/
N比が悪い場合や、フェージングが発生している場合で
も、確実に搬送波を再生できるようにする必要がある。
また、衛星通信では、送信される電波の搬送波周波数が
非常に高く(例えば1.5GHz)、この搬送波周波数
に対して信号帯域が小さい(例えば10.2kHz)。
したがって、受信時にダウンコンバートされた後の信号
の周波数誤差は、IPPmの周波数保証をしても、2k
Hz以上の周波数誤差となる。このため、衛星通信でP
SK波を復調するのにPLLを用いる場合には、広い引
込み範囲が要求される。
更に、PSK波は、データの境界で搬送波の位相が反転
しており、同期検波回路において、PSK波の搬送波を
再生するのにPLLを用いる場合には、変調レートの(
N/2)倍毎の周波数で、PLLが擬似ロックする危険
性がある。このことから、同期検波回路において、PS
K波の搬送波を再生するのにPLLを用いる場合には、
擬似ロックを回避させる必要がある。
したがって、この発明の目的は、C/N比が悪い場合で
も、PSK波の搬送波に確実にロックでき、PSK波の
搬送波を再生して、PSK波を復調できる同期検波回路
を提供することにある。
この発明の他の目的は、引込み範囲が広く、確実に搬送
波を再生でき、PSK波を復調できる同期検波回路を提
供することにある。
この発明の更に他の目的は、擬似ロックが回避でき、確
実に搬送波を再生でき、PSK波を復調できる同期検波
回路を提供することにある。
〔課題を解決するための手段〕
この発明は、人力信号の搬送波を再生し、搬送波を用い
て入力信号を復調するようにした同期検波回路において
、 入力信号とVCOの出力信号との位相誤差信号を形成す
る共に、入力信号とVCOの出力信号との周波数誤差信
号を形成し、位相誤差信号と周波数誤差信号とによりV
COを制御して入力信号の搬送波を再生するようにした
ことを特徴とする同期検波回路である。
〔作用〕
入力PSK波の搬送波を再生するのに、VCOの出力信
号と入力PSK波との位相誤差信号Δφを用いると共に
、VCOの出力信号と入力PSK波との周波数誤差信号
Δfを用いている。
このため、擬似ロックが回避できると共に、引込み範囲
を広くとることができる。C/N比が悪い場合やフェー
ジングが発生した場合にも、■C013のロックが外れ
ることがない。
したがって、C/N比が悪い場合でも、PSK波の搬送
波に確実にロックでき、引込み範囲が広く、擬似ロック
が回避でき、どのような場合でも確実に搬送波を再生で
き、PSK波を復調できる。
〔実施例〕
以下、この発明の一実施例について、図面を参照して説
明する。
この発明は、第2図に示すように、PSK波の搬送波を
搬送波再生回路1で再生し、この再生された搬送波を用
いて、位相検波回路2で、入力PSK波が位相検波する
同期検波回路に適用される。
そして、この発明では、搬送波再生回路1として、入力
PSK波とVCOの出力信号との位相誤差を検出すると
共に、入力PSK波とVCOの出力信号との周波数誤差
を検出し、この位相誤差信号と周波数誤差信号とを用い
てVCOを制御して、搬送波を再生する構成のものが用
いられる。このような構成の搬送波再生回路を説明する
のに先立って、周波数検出の方法について説明する。
第3図に示すように、入力端子51からの複素人力信号
と、τ遅延回路53、複素共役回路54を介された複素
人力信号とを乗算回路52で乗算し、乗算回路の出力の
平均値を平均化回路55で求め、虚部回路56でこの平
均化回路55の出力の虚数部をとり、出力端子57から
出力させる。
このようにすると、帯域を持つ複素人力信号の周波数が
検出できる。
つまり、入力端子51からの複素数入力信号S。
を、 S、=x (t)・・・■ とする。この入力信号x (t)を、τ遅延回路53で
τだけ遅延させると、τ遅延回路53の出力は、 x(t−τ)・・・■ となる。このτ遅延回路53の出力の複素共役を複素共
役回路54で求めると、 〒(L−τ)・・・■ となる。この複素共役回路54の出力と、入力端子51
からの入力信号S、とを乗算回路52で乗算すると、そ
の乗算出力は、 x (t)  ・x(t−τ)・・・■となる。
乗算回路52の出力の平均値を平均化回路55で求める
と、 E (x、(t)  x(を−τ))・・・■となり、
虚部回路56で平均値出力の虚部をとると、 Sb−JIm (E (x (t)・x (t −r)
) ) −@となる。
以上の各信号を時間領域から周波数領域に書き直す。入
力信号S、を S I =X (ω)・・・■′ とする。ここで入力信号X(ω)は、帯域を持った信号
である。この入力信号X(ω)をτ遅延させると、 X(ω)・e −j r“・・・■′ となる。そして、このτ遅延させた入力信号の複素共役
をとると、 Y(−ω)・e −J t“・・・■′となる。
入力信号と、τ遅延させて複素共役をとった入力信号と
を乗算させると、時間軸上の乗算は周波数軸上のたたみ
込み積分になるので、乗算した信号は、 となる。
この乗算出力の平均値をとると、 となり、この平均値の虚部をとると、 となる。これは、入力信号のスペクトラム(IX(ω)
12)に、(sinτω)で周波数軸上の重み付けをし
、これを積分したことになる。すなわち、例えば第4図
Aに示すような成分の入力信号スペクトラム(IX(ω
)12)に、第4図Bに示すような(sinτω)で周
波数軸上の重み付けがなされる。このように重み付けす
ると、第4図Cに示すような周波数軸上の成分となる。
これを積分すると、第4図りに示すように、入力信号の
周波数の正負のかたよりに応じた信号が検出される。
この発明では、上述の原理に基づいて、周波数誤差を検
出するようにしている。
第1図は、この発明の一実施例における搬送波再生回路
の構成を示すものである。第1図において、入力端子1
1にPSK波が供給される。このPSK波が直交検波回
路12に供給される。直交検波回路12には、VCO1
3の出力信号が供給される。
入力端子11からのPSK波は、直交検波回路12で直
交検波される。これにより、直交検波回路12から複素
信号が得られる。この複素数信号がローパスフィルタ1
4を介され、複素信号XX (j ) =e j 4 
(t) l gがローパスフィルタ14から出力される
。この複素信号x (t)中の±πが変調成分である。
このローパスフィルタ14の出力が二乗回路15に供給
される。二乗回路15で、ローパスフィルタ14の出力
が二乗される。これにより、複素信号x (t)中の変
調成分が除去され、ローパスフィルタ16からは、 e jZφ(t)=cos2φ(t)+jsin2φ(
1)が出力される。この信号の虚部sin 2φ(1)
が位相誤差信号Δφとされる。また、この信号の実部c
os 2φ(1)がロックデイテクト信号lとされる。
また、ローパスフィルタ14の出力が乗算回路17に供
給されると共に、τ遅延回路18、複素共役回路19を
介して乗算回路17に供給される。
この乗算回路17の出力がローパスフィルタ20に供給
される。ローパスフィルタ20で、乗算回路17の出力
が平均化される。第3図及び第4図に示したように、複
素人力信号と、τ遅延回路18、複素共役回路19を介
された複素人力信号とを乗算回路17で乗算し、乗算回
路17の出力をローパスフィルタ20で平均化すると、
その虚部の出力から、周波数に対応する周波数誤差信号
Δfが得られる。
ローパスフィルタ16の実部から得られるローツタデイ
テクト信号lは、コントローラ21に供給される。ロー
パスフィルタ16の虚部から得られる位相誤差信号Δφ
は、ゲインアンプ22に供給される。ローパスフィルタ
20の虚部から得られる周波数誤差信号Δfは、コント
ローラ21に供給されると共に、ゲインアンプ23に供
給される。
ゲインアンプ22の出力が加算回路24に供給されると
共に、ゲインアンプ25に供給される。
ゲインアンプ23で、周波数誤差信号Δfに適当なゲイ
ンがもたされる。このゲインアンプ23のゲインに、は
、コントローラ21の出力により制御される。ゲインア
ンプ25の出力が加算回路26に供給される。ゲインア
ンプ23の出力が加算回路26に供給される。
加算回路26の出力が積分回路27に供給される。積分
回路27の出力が加算回路24に供給される。加算回路
24の出力がVCO13に供給され、加算回路24の出
力に応じて、VCO13が制御される。
この搬送波再生回路は、PSK波の搬送波周波数にVC
O13の発振周波数をロックさせるまでの引込みモード
と、PSK波の搬送波周波数に■C013の発振周波数
をロックさせた後の定常モードとが設定される。
引込みモードの場合には、ロックデイテクト信号lが正
となるように、VCO13の発振周波数が制御される。
つまり、第5図は、ロック時とアンロック時のロックデ
イテクト信号!の変化を示すものである。第5図におい
て、横軸はC/N比を示し、縦軸はロックデイテクト信
号lを示す。
A、がロック時のロックデイテクト信号lの変化を示し
、A2がアンロック時のデイテクト信号!の変化を示す
。第5図に示すように、ロックデイテクト信号lは、ロ
ック時には正となる。したがって、ロックデイテクト信
号lが正となるように制御すれば、VCO13の発振周
波数を入力PSK波の搬送波周波数に引き込める。
ところが、このロックデイテクト信号!は、擬似ロック
時にも正となる。このため、ロックデイテクト信号lだ
けを用いて引き込むと、擬似ロックする可能性がある。
そこで、この発明の一実施例では、引込みモードでは、
ローパスフィルタ20から出力される周波数誤差信号Δ
fが所定の値±a以内になるまでは、ゲインアンプ23
のゲインKfを所定の値Kに設定しておき、周波数誤差
信号Δfが所定の値±a以内になるまでは、ロックさせ
ないようにしている。
つまり、第6図は、周波数誤差信号Δfと実際の周波数
差ΔFとの関係を示すものである。第6図において、B
、はC/N比が良い時の特性であり、B2はC/N比が
悪い時の特性である。第6図に示すように、周波数差Δ
FがOの時には、周波数誤差信号Δfが0になり、周波
数差Δ4Fが大きくなるに従って、周波数誤差信号Δf
は大きくなっていき、所定値以上の周波数差ΔFとなる
と、周波数誤差信号Δfは小さくなっていく特性となる
。第6図において、F’+ % F2 、Fs 、・・
・は擬似ロックする可能性のある周波数である。周波数
誤差信号Δfが所定の値±a以内になるまではロックさ
れないようにすることで、C/N比が悪い場合でも、周
波数FA以内では擬似ロックする危険性がなくなる。
定常モードでは、ゲインアンプ23のゲインに、の値が
Oに設定され、ロックデイテクト信号!が常に正となる
ように、vCOの発振周波数が制御される。これにより
、VCOl3の発振周波数の位相と入力PSK波の搬送
波の位相と一致するように、VCOl3がロックされる
七ころで、C/N比が悪い場合や、フェージングがあっ
て信号が途切れる場合には、VCOl3の発振周波数が
ロックされた後に、ロックデイテクト信号lが負になる
ことがある。この場合、ゲインアンプ23のゲインに、
が所定のゲインKに設定されてしまうと、位相ロックが
外れてしまうことがある。
そこで、この発明の一実施例では、定常モードにな・□
ったら、周波数誤差信号Δfが所定の値±a以内であれ
ば、ゲインアンプ23のゲインKrを0に保っておき、
位相ロックが外れないようにしている。定常モードでも
、周波数誤差信号Δfがあまり大きくなると、再びロッ
クした時に擬似ロックしてしまう可能性があるので、周
波数誤差信号Δfが所定の値±a以上になったら、ゲイ
ンアンプ23のゲインに、が所定のゲンイKに設定され
る。
つまり、コントローラ21では、第6図にフロ一チャー
トで示すように、先ず、引込みモードかどうかが判断さ
れる(ステップ101)。
引込みモードの場合には、ローパスフィルタ20から出
力される周波数誤差信号Δfが所定の値±a以内になっ
たかどうかが判断される(ステップ102)。VCOl
3の発振周波数が入力PSK波の搬送波周波数と離れて
いる場合には、周波数誤差信号Δfが所定の値±aより
大きくなる。
擬似ロックの場合にも、周波数誤差信号Δfが所定の値
±aより大きくなる。
周波数誤差信号Δfが所定の値±aより大きい場合には
、ゲインアンプ23のゲインに、が所定のゲインKに設
定される(ステップ103)。これにより、VCOl3
は、位相誤差Δφに応じて制御されると共に、周波数誤
差Δfに応じて制御される。これにより、VCOl3の
発振周波数は、入力PSK波の搬送波周波数に近づいて
いく。
VCOl3の発振周波数が入力PSK波の搬送波周波数
に近づくと、ローパスフィルタ20から出力される周波
数誤差信号Δfが所定の値±a以内になる。ローパスフ
ィルタ20から出力される周波数誤差信号Δfが所定の
値±a以内になったら、ロックデイテクト信号lが0以
上かどうかが判断される(ステップ104)。
ロックデイテクト信号lが0以下の場合には、ゲインア
ンプ23のゲインKtが所定のゲインKに設定され(ス
テップ103)、VCOl3の発振周波数が入力PSK
波の搬送波周波数に近づけれらる。
VCOl3の発振周波数が入力PSK波の搬送波周波数
にロックすると、ロックデイテクト信号2が0以上にな
る。ステップ104で、ロックデイテクト信号!が0以
上になると、ゲインアンプ23のゲインKtが0に設定
される(ステップ105)。
ゲインアンプ23のゲインに、が0に設定されると、V
COl 3は、VCOl3の出力信号と入力PSK波の
搬送波との位相比較出力に応じて制御される。
ステップ101で、引込みモードではなく定常モードで
あると判断された時には、周波数誤差信号Δfが所定の
値±a以内かどうかが判断される(ステップ106)。
周波数誤差信号Δfが所定の値±a以内であれば、ゲイ
ンアンプ23のゲインKtが0に設定される(ステップ
105)。周波数誤差信号Δfが所定の値±a以上であ
れば、ゲインアンプ23のゲインに、がKに設定される
(ステップ103)。
〔発明の効果〕
この発明によれば、入力PSK波の搬送波を再生するの
に、vCOの出力信号と入力PSK波との位相誤差信号
Δφを用いると共に、VCOの出力信号と入力PSK波
との周波数誤差信号Δfを用いている。
つまり、引込みモードでは、周波数誤差信号Δfが所定
の値±a以内になるまではゲインアンプ23のゲインを
所定の値Kに設定し、周波数誤差信号Δfが所定の値a
以内になるまでは、ロックされないようにし、周波数誤
差信号Δfが所定の値±a以内になったら、ゲインアン
プ23のゲインをOにして、VCO13の発振周波数を
入力PSK波の搬送波周波数にロックさせるようにして
いる。
このため、擬似ロックが回避できると共に、引込み範囲
を広くとることができる。
そして、定常モードでは、周波数誤差信号Δfが所定の
値±a以内の時には、ゲインアンプ23のゲインをOに
している。
このため、C/N比が悪い場合やフェージングが発生し
た場合にも、VCO13のロックが外れることがない。
したがって、C/N比が悪い場合でも、PSK波の搬送
波に確実にロックでき、引込み範囲が広く、擬似ロック
が回避でき、どのような場合でも確実に搬送波を再生で
き、PSK波を復調できる。
【図面の簡単な説明】
第1図はこの発明が適用された同期検波回路における搬
送波検出回路の一例のブロック図、第2図はこの発明が
適用できる同期検波回路の一例のブロック図、第3図は
この発明が適用された同期検波回路における周波数検出
の説明に用いるブロック図、第4図はこの発明が適用さ
れた同期検波回路における周波数検出の説明に用いるグ
ラフ。 第5図及び第6図はこの発明が適用された同期検波回路
における搬送波検出回路の一例の説明に用いるグラフ、
第7図はこの発明が適用された同期検波回路における搬
送波検出回路の説明に用いるフローチャートである。 図面における主要な符号の説明 11:入力端子、18:τ遅延回路。 19:複素共役回路、21:コントローラ。 22.23,25ニゲインアンプ。

Claims (1)

  1. 【特許請求の範囲】 入力信号の搬送波を再生し、上記搬送波を用いて上記入
    力信号を復調するようにした同期検波回路において、 入力信号とVCOの出力信号との位相誤差信号を形成す
    る共に、上記入力信号と上記VCOの出力信号との周波
    数誤差信号を形成し、上記位相誤差信号と上記周波数誤
    差信号とにより上記VCOを制御して上記入力信号の搬
    送波を再生するようにしたことを特徴とする同期検波回
    路。
JP2214686A 1990-08-14 1990-08-14 同期検波回路 Pending JPH0496549A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2214686A JPH0496549A (ja) 1990-08-14 1990-08-14 同期検波回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2214686A JPH0496549A (ja) 1990-08-14 1990-08-14 同期検波回路

Publications (1)

Publication Number Publication Date
JPH0496549A true JPH0496549A (ja) 1992-03-27

Family

ID=16659910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2214686A Pending JPH0496549A (ja) 1990-08-14 1990-08-14 同期検波回路

Country Status (1)

Country Link
JP (1) JPH0496549A (ja)

Similar Documents

Publication Publication Date Title
US5440267A (en) Demodulator
JPS63286043A (ja) 復調装置
JP2932861B2 (ja) 位相同期検出回路
US8077806B2 (en) Wireless reception device automatically establishing frequency synchronization or phase synchronization
KR20050057097A (ko) 프로그램가능 위상 판별기 및 칩 레이트 위상 외삽을 구비한 결정 지향 억압 반송파 심볼 레이트 위상 동기 루프
EP0529618B1 (en) Demodulating device
JPS6412136B2 (ja)
JPH0496549A (ja) 同期検波回路
JP3028063B2 (ja) 搬送波位相同期回路
US20040062322A1 (en) Phase error corrector and method
US6204725B1 (en) Circuit for demodulating digital signal undergoing different modulation schemes
JPH06164531A (ja) Tdma受信フレーム同期方式
JPH05308387A (ja) 搬送波位相同期検出回路
JP3404276B2 (ja) キャリアオフセット補正回路及びキャリアオフセット補正方法
JP2003224614A (ja) デジタル復調回路
JPH04280538A (ja) 搬送波再生装置
JPS644386B2 (ja)
JPH0730602A (ja) デジタル変調波の同期処理装置
JP2002135345A (ja) Psk同期方法及びpsk同期装置
JPS59112739A (ja) 交差偏波干渉除去回路
JP3462277B2 (ja) 搬送波再生回路
Pilli et al. Time-delay Digital Tanlock Loop based demodulators in FPGA
JP2000004269A (ja) 受信装置および受信方法、並びに記録媒体
JP2002152294A (ja) 復調装置および復調方法
JP3382892B2 (ja) 階層化伝送における位相変調信号をデジタル復調してフレーム同期パターン検出を行う方法及びその装置