JPH0496510A - 自動レベル制御回路 - Google Patents
自動レベル制御回路Info
- Publication number
- JPH0496510A JPH0496510A JP21388190A JP21388190A JPH0496510A JP H0496510 A JPH0496510 A JP H0496510A JP 21388190 A JP21388190 A JP 21388190A JP 21388190 A JP21388190 A JP 21388190A JP H0496510 A JPH0496510 A JP H0496510A
- Authority
- JP
- Japan
- Prior art keywords
- loop
- circuit
- amplifier
- control circuit
- time constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 5
- 238000001514 detection method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、自動レベル制御回路に関し、特にバーストモ
ート信号制御により、低消費電力をはがっな送信用パワ
ーアンプ等において、その出力レベルを速い時間で安定
化できる自動レベル制御回路に関する。
ート信号制御により、低消費電力をはがっな送信用パワ
ーアンプ等において、その出力レベルを速い時間で安定
化できる自動レベル制御回路に関する。
従来の自動レベル制御回路は、送信用パワーアンプの出
力電圧を検出して、この検出電圧をサンプルホールドＩ
Ｃ回路により、あるパース１〜パルス信号で離散的にフ
ィードバック信号を作成する。このフィールドバック信
号で送信用パワーアンプの電源をオンオフして出力が一
定になるように制御していた。したがって、このような
フィードバックルー１回路の時定数（ループ周波数）は
バーストパルス信号の周期より少なくとも１／′１０位
の遅い時定数で安定化させる回路となっていた。
力電圧を検出して、この検出電圧をサンプルホールドＩ
Ｃ回路により、あるパース１〜パルス信号で離散的にフ
ィードバック信号を作成する。このフィールドバック信
号で送信用パワーアンプの電源をオンオフして出力が一
定になるように制御していた。したがって、このような
フィードバックルー１回路の時定数（ループ周波数）は
バーストパルス信号の周期より少なくとも１／′１０位
の遅い時定数で安定化させる回路となっていた。
上述した従来の自動レベル制御回路では、バーストモー
ド信号により制御される離散的な制御回路であるので、
バーストモード信号の周期より十分に小さいループ周波
数に設定されている。したがって、電源投入時からレベ
ルが一定になるまでに大変時間がかかるという欠点があ
る。
ド信号により制御される離散的な制御回路であるので、
バーストモード信号の周期より十分に小さいループ周波
数に設定されている。したがって、電源投入時からレベ
ルが一定になるまでに大変時間がかかるという欠点があ
る。
本発明の目的は電源投入時間およびレベル設定時等の初
期段階のループ周波数と安定状態におけるループ周波数
とをアナログスイッチで切り、換えることにより、安定
に達する時間を短縮できる自動レベル制御回路を提供す
ることにある。
期段階のループ周波数と安定状態におけるループ周波数
とをアナログスイッチで切り、換えることにより、安定
に達する時間を短縮できる自動レベル制御回路を提供す
ることにある。
本発明の自動レベル制御回路は、増幅器と、この増幅器
の出力電力から検出される変動電圧をある周期のバース
トパルス信号により離散的に制御するサンプルホールド
ＩＣで形成された前記増幅器用のループ回路とを有する
自動レベル制御回路において、前記ループ回路の時定数
を切り換えるスイッチと、前記バーストパルス信号の周
期より速い時定数を有する抵抗コンデンサからなる複数
個のアナログ回路と、前記スイッチにより前記複数個の
アナログ回路を切り換えるための前記スイッチの制御回
路とを有する。
の出力電力から検出される変動電圧をある周期のバース
トパルス信号により離散的に制御するサンプルホールド
ＩＣで形成された前記増幅器用のループ回路とを有する
自動レベル制御回路において、前記ループ回路の時定数
を切り換えるスイッチと、前記バーストパルス信号の周
期より速い時定数を有する抵抗コンデンサからなる複数
個のアナログ回路と、前記スイッチにより前記複数個の
アナログ回路を切り換えるための前記スイッチの制御回
路とを有する。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例の回路図である。
第１図の実施例は、電圧制御により減衰量を可変できる
可変減衰器１、ＦＥＴアンプ２、出力レベルを検出する
検波回路３、バーストパルス信号により検波電圧をサン
プリングして、その検波電圧を保持するサンプルホール
１〜■Ｃ４、ループアンプ６、ループ利得の基準値を与
える基準電圧源７、ループの時定数を決定する抵抗Ｒ，
，Ｒ２゜Ｒ３，コンデンサＣ１、コントルール信号Ａ、
ＢによりスイッチＳＷＩ、ＳＷ２をオンオフするアナロ
グスイッチＩＣ５から構成される。また、ＦＥＴアンプ
２の電源も、バースト信号によりオン、オフ制御してい
る。
可変減衰器１、ＦＥＴアンプ２、出力レベルを検出する
検波回路３、バーストパルス信号により検波電圧をサン
プリングして、その検波電圧を保持するサンプルホール
１〜■Ｃ４、ループアンプ６、ループ利得の基準値を与
える基準電圧源７、ループの時定数を決定する抵抗Ｒ，
，Ｒ２゜Ｒ３，コンデンサＣ１、コントルール信号Ａ、
ＢによりスイッチＳＷＩ、ＳＷ２をオンオフするアナロ
グスイッチＩＣ５から構成される。また、ＦＥＴアンプ
２の電源も、バースト信号によりオン、オフ制御してい
る。
次に本実施例の動作を説明する。検波回路３による出力
電圧の変化はサンプルホールドＩＣ４と時定数回路（例
えば従来回路ではＣ１・Ｒ１）とを介してループアンプ
６にフィードバックし、このループアンプ６の出力電圧
で可変減衰量器１の減衰量を制御して出力１０のレベル
を一定になるようにレベル制御している。ここでループ
回路の周波数応答特性を速くするためにアナログスイッ
チＩＣ５を制御して時定数を小さくする。このスイッチ
ＳＷＩ、ＳＷ２の制御と時定数、すなわち、ループ周波
数ｆＬの関係を第２図に示す。第２図において、コント
ロール信号ＡがＨ″であれば、スイッチＳＷＩをオンと
して抵抗Ｒ２とコンデンサＣとにより時定数Ｃ１，Ｒ２
の時定数回路が形成され、ループ周波数としてはｆＬ２
がＲ１／Ｒ２・ｆｌｌ、となる。Ｒ２はＲ１＞Ｒ２の値
に設定されているのでループ周波数ｆＬ２が従来のｆＬ
、よりＲ１／ Ｒ２倍高くなる。また、コントロール信
号ＢかＨ″であれは、スイッチＳＷ２がオンとなりルー
プ周波数ｆ Ｒ３−−Ｒ］、 ／ Ｒ３・ｆ！４１とな
るが、Ｒ３はＲ１＞Ｒ３で、かつ、Ｒ２＞Ｒ３であれば
ループ周波数はさらにｆ’Ｌ２より高くなる。
電圧の変化はサンプルホールドＩＣ４と時定数回路（例
えば従来回路ではＣ１・Ｒ１）とを介してループアンプ
６にフィードバックし、このループアンプ６の出力電圧
で可変減衰量器１の減衰量を制御して出力１０のレベル
を一定になるようにレベル制御している。ここでループ
回路の周波数応答特性を速くするためにアナログスイッ
チＩＣ５を制御して時定数を小さくする。このスイッチ
ＳＷＩ、ＳＷ２の制御と時定数、すなわち、ループ周波
数ｆＬの関係を第２図に示す。第２図において、コント
ロール信号ＡがＨ″であれば、スイッチＳＷＩをオンと
して抵抗Ｒ２とコンデンサＣとにより時定数Ｃ１，Ｒ２
の時定数回路が形成され、ループ周波数としてはｆＬ２
がＲ１／Ｒ２・ｆｌｌ、となる。Ｒ２はＲ１＞Ｒ２の値
に設定されているのでループ周波数ｆＬ２が従来のｆＬ
、よりＲ１／ Ｒ２倍高くなる。また、コントロール信
号ＢかＨ″であれは、スイッチＳＷ２がオンとなりルー
プ周波数ｆ Ｒ３−−Ｒ］、 ／ Ｒ３・ｆ！４１とな
るが、Ｒ３はＲ１＞Ｒ３で、かつ、Ｒ２＞Ｒ３であれば
ループ周波数はさらにｆ’Ｌ２より高くなる。
今、電源投入時からある一定期間に限定してループ周波
数を高くしたい場合に第３図（ａ ’）の回路によりコ
ントロール信号Ａを生成する。この回路はＲＩＯ，Ｃ］
、Ｏの定数で決定される微分回路と比較器８で構成して
いる。
数を高くしたい場合に第３図（ａ ’）の回路によりコ
ントロール信号Ａを生成する。この回路はＲＩＯ，Ｃ］
、Ｏの定数で決定される微分回路と比較器８で構成して
いる。
この第３図（ａ、 ）の回路の動作は第３図（１））に
示すように、微分回路の電圧波形は入力電圧Ａのように
一５Ｖからスタートする微分波形となり、ＯＶに近付い
て行く。入力電圧Ａが０■に達すると比較器７により判
定電圧が出力されコントロール信号ＡはＨ″からＬ″に
反転する。ずなわち、このコントロール信号Ａの時間ｔ
１では、ＳＷＩをオンとしてループ周波数ｆＬ２とし、
時間ｔ２ではＳＷＩをオフとしてｆｌｌとすることがで
きる。さらに補足するとこのループ周波数の移行過程は
第４図に示すように、バーストモード信号の周期Ｔによ
り決定される通常運用状態でのｆＬＩ＋電源投入時限定
して必要となるｆシ２．レベルセット等検査時に必要と
されるｆＬ３のうちの初期段階であるｆＬ２．ｆＬ３で
は速いループ周波数に設定するが、安定状態になった場
合には通常のｆＬ＋に移行させて運用することができる
。
示すように、微分回路の電圧波形は入力電圧Ａのように
一５Ｖからスタートする微分波形となり、ＯＶに近付い
て行く。入力電圧Ａが０■に達すると比較器７により判
定電圧が出力されコントロール信号ＡはＨ″からＬ″に
反転する。ずなわち、このコントロール信号Ａの時間ｔ
１では、ＳＷＩをオンとしてループ周波数ｆＬ２とし、
時間ｔ２ではＳＷＩをオフとしてｆｌｌとすることがで
きる。さらに補足するとこのループ周波数の移行過程は
第４図に示すように、バーストモード信号の周期Ｔによ
り決定される通常運用状態でのｆＬＩ＋電源投入時限定
して必要となるｆシ２．レベルセット等検査時に必要と
されるｆＬ３のうちの初期段階であるｆＬ２．ｆＬ３で
は速いループ周波数に設定するが、安定状態になった場
合には通常のｆＬ＋に移行させて運用することができる
。
以上説明したように本発明は、自動レベル制御回路のル
ープ回路にアナロクスイッチを挿入し、このスイッチの
オン、オフによりループの時定数を可変とすることによ
り、外部からの制御信号により、必要とされるループ周
波数の切り換えが容易にできる効果がある。
ープ回路にアナロクスイッチを挿入し、このスイッチの
オン、オフによりループの時定数を可変とすることによ
り、外部からの制御信号により、必要とされるループ周
波数の切り換えが容易にできる効果がある。
１・・・可変減衰器、２・・ＦＥＴアンプ、３・・・検
波回路、４・・・サンプルホールドＩＣｌ３・・・アナ
ロクスイッチＩＣ１６・・・ループアンプ、７・・・基
準電圧源、Ｒ］〜Ｒ４，ＲＩＯ・・・抵抗、Ｃ１，ＣＩ
Ｏ・・・コンデンサ、８・・・比較器、１０・・・出力
。
波回路、４・・・サンプルホールドＩＣｌ３・・・アナ
ロクスイッチＩＣ１６・・・ループアンプ、７・・・基
準電圧源、Ｒ］〜Ｒ４，ＲＩＯ・・・抵抗、Ｃ１，ＣＩ
Ｏ・・・コンデンサ、８・・・比較器、１０・・・出力
。
Claims (1)
- 【特許請求の範囲】 １、増幅器と、この増幅器の出力電力から検出される変
動電圧をある周期のバーストパルス信号により離散的に
制御するサンプルホールドＩＣで形成された前記増幅器
用のループ回路とを有する自動レベル制御回路において
、前記ループ回路の時定数を切り換えるスイッチと、前
記バーストパルス信号の周期より速い時定数を有する抵
抗コンデンサからなる複数個のアナログ回路と、前記ス
イッチにより前記複数個のアナログ回路を切り換えるた
めの前記スイッチの制御回路とを有することを特徴とす
る自動レベル制御回路。 ２、前記制御回路が微分回路と、この微分回路により生
成された微分波形を入力してこの微分波形の立ち上りか
ら所定時間後に制御信号を出力する比較回路とを有する
ことを特徴とする請求項１記載の自動レベル制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21388190A JPH0496510A (ja) | 1990-08-13 | 1990-08-13 | 自動レベル制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21388190A JPH0496510A (ja) | 1990-08-13 | 1990-08-13 | 自動レベル制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0496510A true JPH0496510A (ja) | 1992-03-27 |
Family
ID=16646565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21388190A Pending JPH0496510A (ja) | 1990-08-13 | 1990-08-13 | 自動レベル制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0496510A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012016027A (ja) * | 2000-03-04 | 2012-01-19 | Qualcomm Inc | 通信システムのための送信機のアーキテクチャ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59128806A (ja) * | 1983-01-13 | 1984-07-25 | Oki Electric Ind Co Ltd | Ａｇｃ回路 |
| JPS6376511A (ja) * | 1986-09-19 | 1988-04-06 | Hitachi Shonan Denshi Kk | 高低速ａｇｃ対応積分器 |
| JPH01200710A (ja) * | 1988-02-05 | 1989-08-11 | Nec Corp | バーストａｌｃ回路 |
-
1990
- 1990-08-13 JP JP21388190A patent/JPH0496510A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59128806A (ja) * | 1983-01-13 | 1984-07-25 | Oki Electric Ind Co Ltd | Ａｇｃ回路 |
| JPS6376511A (ja) * | 1986-09-19 | 1988-04-06 | Hitachi Shonan Denshi Kk | 高低速ａｇｃ対応積分器 |
| JPH01200710A (ja) * | 1988-02-05 | 1989-08-11 | Nec Corp | バーストａｌｃ回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012016027A (ja) * | 2000-03-04 | 2012-01-19 | Qualcomm Inc | 通信システムのための送信機のアーキテクチャ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5113089A (en) | Current sensing circuit | |
| KR100889666B1 (ko) | 전원 펄스 폭 변조 제어 시스템 | |
| US7035366B2 (en) | Delay locked loop circuit and its control method | |
| US5063311A (en) | Programmable time delay circuit for digital logic circuits | |
| TWI382651B (zh) | 可於寬動態範圍內切換之可變增益放大器及其控制方法 | |
| JPS5683135A (en) | Pll circuit | |
| JPH0496510A (ja) | 自動レベル制御回路 | |
| JPS59128806A (ja) | Ａｇｃ回路 | |
| JP2001285056A (ja) | 発振器の自動トリミング回路 | |
| JP2574309Y2 (ja) | 電子負荷装置 | |
| JP2845462B2 (ja) | 光受信回路 | |
| US4588983A (en) | Instantaneous gain changing analog to digital converter | |
| JPH04295222A (ja) | 安定化電源回路 | |
| JPS6325911Y2 (ja) | ||
| JPH04167677A (ja) | 映像信号補正装置 | |
| US3550014A (en) | Electronic control apparatus having improved transfer means | |
| JP3030161B2 (ja) | 絶対湿度検知装置 | |
| JP2605904B2 (ja) | 送信電力制御回路 | |
| JPS5820018A (ja) | Ａｇｃ回路 | |
| JPH03198528A (ja) | スケルチ回路 | |
| JPH05283994A (ja) | リセット回路 | |
| JPS586607A (ja) | 利得可変増幅器 | |
| DK0415209T3 (da) | Kredsløbsanordning til regulering af niveauet af elektriske signaler | |
| KR0174491B1 (ko) | 중심 주파수의 자동 조정이 가능한 필터 | |
| JPH0690124A (ja) | 自動利得制御装置 |