JPH0489691A - 差動増幅型電流センスアンプ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は差動増幅型電流センスアンプ回路に関［従来の
技術］ 従来の差動増幅型電流センスアンプのリファレンス回路
は第５図に示すようにメモリセルのマトリクスアレイ２
１より任意のメモリセルを選択するとき、ビット線１３
を切り換えての選択をする場合は、ビット線１３の寄生
容量１４のプリチャージ動作が行われる。この時、リフ
ァレンス回路のダミーセルのビット線１７ではビット線
１３が切り換えられてもプリチャージ動作が行われずに
第６図に示すようにダミーセルビット線１７に流れる電
流ＩＲは一定となっていた。

［発明が解決しようとする課題］ 上記のように従来の差動増幅型電流センスアンプのリフ
ァレンス回路では、メモリセル選択時、ビット線１３を
切り換えての選択を行う場合でも、ダミービット線１７
につく寄生容Ｉｋ２２をプリチャージする動作が行われ
ない。一方、選択しようとするメモリセルビット線１３
につく寄生容量１４が選択前にディスチャージされてい
た場合には、ビット線１３が切り換わると、ビット線１
３にこの寄生容量１４をプリチャージする電流が流れる
。

よって、このプリチャージ電流が流れ終わるまでは、電
流が流れるセル（以降、ＯＮセルと記す）としてセンス
アンプ１５が検知してしまい、電流が流れないセル（以
降、ＯＦＦセルと記す）からＯＦＦセルを選択する場合
は、−度データが反転してしまう。このようにメモリセ
ルのデータを検出している最中ここ出力データが反転す
ると、データ出力時間が遅れることやセンスアンプ回路
出力の反転で次段のバッファ回路１６の貫通電流がＶＣ
Ｃ，ＧＮＤ線の変動を起こして回路が誤動作を起こすと
いった問題点があった。

［課題を解決するための手段］ 本発明の差動増幅型電流センスアンプ回路は、リファレ
ンス回路のダミーセルヒツト線に流れる電流とメモリセ
ルビット線に流れる電流とを比較してメモリセルのデー
タを検出する差動増幅型電流センスアンプにおいて、メ
モリセルビット線の切換アドレス変化を検出するアドレ
ス変化検出回路と、ダミーセルビット線に交互に接続可
能な複数の容量と、アドレス変化検出回路より得られる
アドレス変化信号に基づいて一の容量をダミーセルビッ
ト線に交互に接続させると共に他の容量をディスチャー
ジさせる制御回路とを備えたことを特徴とする。

［実施例コ 次に本発明について図面を参照して説明する。

第１図は本発明の一実施例に係るセンスアンプ回路を示
す回路図である。Ｙアドレスバッファ１の出力はＹデコ
ーダ２及びアドレス変化検出回路３に入力され、アドレ
ス変化検出回路３の出力パルス信号Ａ　Ｔ　Ｌ　＝　Ａ
　Ｔ　ｉはＮＯＲインバータ回路４゜インバータ回路５
を介して、Ｔ型フリップフロップ回路６に入力される。

Ｔ型フリップフロップ回路６のトリガー信号Ｔは電源電
位が入力されて１”に固定されているため、インバータ
回路５の出力パルスＣＫのタイミングによりＴ型フリッ
プフロップ回路の出力Ｑ、　　Ｑが反転動作を行う。す
なわち、第２図に示すように、ビット線１３を切り換え
るためのＹアドレス信号ＡＯ〜Ａｉのうちどれか一つで
もアドレスが切り換わった場合、アドレス変化検出回路
３より、パルス信号が発生し、Ｔ型フリップフロップ回
路６に入力され、このアトＩノス変化毎に出力Ｑ、　　
Ｑは反転する。Ｑはトランジスタ７．８のゲートに入力
され、頁はトランジスタ９，１０のゲートに入力される
。ここでトランジスタ？、　　８，９．　１０は同一極
性であり、出力Ｑ、　　Ｑの反転毎にトランジスタ７．
８と９゜１０とはオン、オフが反転し、容量１１と１２
とのいずれか一方をダミービット線１７に接続すると共
に他方を接地電位に接線させてディスチャージさせる。

尚、図中に点線枠で示す回路１８の構成はセンス比か１
：ｎの場合、メモリセルビット線１３の寄生容量１４．
のプリチャージ時にビット線１３に流れる電流ＩＭとダ
ミーセルビット線１７に流れる電流ＩＲがＩＭ＜ｎＩＲ
となるようにする。

第３図は本実施例のＩＭ及びＩＲの時間変化を表し、第
６図は従来例のＩＭ及びＩＲの時間変化を表す。従来例
ではメモリセルビット線１３がｔｌで切り換わると、寄
生容量１４にプリチャージ電流が流れ込み、Ｔ１〜Ｔ４
の期間はＩＭ＞ＪＲとなるためセンスアンプ回路１５は
ＯＮセルかＯＦＦセルかに係わらず強制的にＯＮセルの
状態を検出することになる。

従って、■→■の用にＯＦＦセルから違うビット線１３
のＯＦＦセルを選択する場合は、センスアンプ回路１５
の出力は反転データを出力してしまう。

一方、第３図に示すように、本発明のリファレンス回路
では、ＯＦＦセルからビット線１３を切り換えてＯＦＦ
セルを選択する場合は、ダミーセルビット線１７には必
ず容量１１または１２をプリチャージする電流ＩＲが流
れるので、メモリセルビット線１３のプリチャージ電流
ＩＭが流れる期間ＴＩはＩ　Ｒ＞　Ｉ　Ｍとなってセン
スアンプ回路１５はＯＦＦセルを検知するため、出力の
反転は起こらない。また、この時にメモリセルビット線
１７に接続されない容量１２または１１は接地電位に接
続されてディスチャージされ、次の選択動作に備える。

尚、センスアンプ１５の出力をトランスファー用トラン
ジスタ１９のゲートに入力し、ＯＮセル検出時にアドレ
ス変化検出回路３からの信号出力を禁止することにより
１、ＯＮセルからビット線１３を切り換えてＯＮセルを
選択するときは、ビット線１３にプリチャージ電流ＩＭ
が流れる期間中はセンスアンプ回路１５はＯＮセルを検
知したままなので出力の反転は起こらない。

第４図は本発明の他の一実施例の回路図である。

図中に点線枠で示す回路２５及び２６はメモリセルと同
じ構成のダミーセルであり、アドレス変化検出回路３の
出力信号により、メモリセルのビット線１３が切り換わ
ったときにダミーセルビット線２本のうちの１本のダミ
ーセルビット線な切り離して接地電位に落し、容量２２
をディスチャージし、残り１本を接続することにより容
量２７のプリチャージ動作を行わせることによりメモリ
セルのビット線１３の切り換えアクセス時にＯＦＦセル
からＯＦＦセルを選択する際の出力データの反転をなく
すことができる。本実施例ではリファレンス回路でのプ
リチャージ動作を行わせるための回路をメモリセルと同
じ構成にすることによって、より安定なセンス動作を行
うという効果がある。

［発明の効果コ 以上説明したように本発明は、リファレンス回路のダミ
ーセルビット線にプリチャージ動作を行うための、容量
をビット線が切り換わったことを検知するアドレス変化
検出回路の出力信号により、接続及び切り離しを行うよ
うにしたため、メモリセルデータを検出している最中に
出力データを反転させることがないので、データ出力時
間の遅れ及び、出力データの反転により貫通電流が流れ
てＶＣＣ，ＧＮＤ線の変動のための誤動作をなくすこと
ができるという効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は本発明の
一実施例の動作を説明するタイミングチャート、第３図
（ａ）は本発明の一実施例のメモリセルビット線及びダ
ミーセルビット線に流れる電流波形図、第３図（ｂ）は
これに対応するセンスアンプ出力電圧波形図、第４図は
本発明の他の一実施例の回路図、第５図は従来例の回路
図、第６図（ａ）は従来例のメモリセルビット線及びダ
ミーセルビット線に流れる電流波形図、第６図（ｂ）は
これに対応するセンスアンプ出力の電圧波形図である。 １・・・・・・・Ｙアドレス式９フフ回路、２・・・・
・・・Ｙアドレスデコーダー３・・・・・・・アドレス
変化検出回路、４・・・・・・・ＮＯＲ回路、 ５・・・・・・・インバータ回路、 ６　・　◆ ・Ｔ型フリップフロップ回路、 ７〜１０゜ ２８〜３１・・・・切り換え制御用トランジスタ、１１
、　１２．　１４゜ ２２．２７Φ・φ・Φ・容量、 １３争・争争 １５・舎・・ 、１６　φ　・　・　・ １７　・　φ　・　舎 １９争・φ・ ２０Φ争φ争 ２１・１争 ２３４６　φ　争 ２４番争・・ ・・メモリセルビット線、 ・センスアンプ回路、 ・バッファ回路、 ・ダミーセルビット線、 トランスファー用トランジスタ、 リファレンスセンスアンプ、 セルアレイ、 リファレンスレベル、 センスアンプ出力。 特許出願人　　日本電気株式会社 代理人　弁理士　　桑　井　清　− 一〇−

Claims (1)

【特許請求の範囲】
1. リファレンス回路のダミーセルビット線に流れる電流と
   メモリセルビット線に流れる電流とを比較してメモリセ
   ルのデータを検出する差動増幅型電流センスアンプにお
   いて、メモリセルビット線の切換アドレス変化を検出す
   るアドレス変化検出回路と、ダミーセルビット線に交互
   に接続可能な複数の容量と、アドレス変化検出回路より
   得られるアドレス変化信号に基づいて一の容量をダミー
   セルビット線に交互に接続させると共に他の容量をディ
   スチャージさせる制御回路とを備えたことを特徴とする
   差動増幅型電流センスアンプ回路。