JPH048917B2 - - Google Patents

Description

請求の範囲 １ 電源から電力を受け、ランプ回路手段を付勢
する高周波インバータ信号を発生するインバータ
回路において、前記電源および前記ランプ回路手
段に回路接続された制御スイツチ手段と、該制御
スイツチ手段および前記ランプ回路手段に回路接
続され、そのランプ回路手段に流れる電流を高周
波数で発振させるリアクチブ回路手段と、前記制
御スイツチ手段をトリガして導通させ、それによ
り前記ランプ回路手段に前記高周波発振を発生せ
しめる駆動回路手段と、前記ランプ回路手段の信
号に応答して、前記インバータ信号と時間を合わ
せた関係でタイミング信号を発生する第１の検出
回路手段と、前記ランプ回路手段に流れる高周波
電流の大きさを表す電流センサ信号を発生する電
流センサ回路手段と、前記タイミング信号および
前記電流センサ信号に応答して前記駆動回路手段
を作動し、前記ランプ回路手段の高周波電流を調
整するように前記インバータ信号に対して所定の
時間関係で前記制御スイツチ手段をトリガさせる
転換回路手段とを備えたことを特徴とするインバ
ータ回路。

２ ブリツジ回路手段に接続された制御スイツチ
手段を含み、該制御スイツチ手段は、電源によつ
て付勢されそして制御論理手段からのゲート信号
により駆動されて導通してインバータ信号を与
え、前記制御論理手段は、前記インバータ信号と
時間を合わせた関係で前記制御スイツチ手段へ前
記ゲート信号を与えるようにされ、前記ブリツジ
回路手段は、少なくとも低電圧電力供給手段に結
合されて前記制御論理手段を付勢する電力変成手
段を少なくとも含み、前記インバータ信号の発振
周波数は、前記ブリツジ回路手段によつて決定さ
れ、ある遅延が前記制御論理手段によつて与えら
れるようなインバータ回路において、欠陥防護装
置を備え、該欠陥防護装置は、前記制御スイツチ
手段の電流が所定値を越えた時に前記制御論理手
段を作動不能にする検出回路手段と、前記制御ス
イツチ手段および前記電源に回路接続され且つま
た前記検出回路手段に接続されていて、前記検出
回路手段により前記制御論理手段が作動不能にさ
れた後に前記制御スイツチ手段を非導通状態へ転
換するような共振回路手段と、前記電源を前記制
御スイツチ手段および前記共振回路手段に結合
し、前記共振回路手段の共振周波数を、前記電源
によつて前記共振回路手段が充電される割合が相
当に小さくされるようなものとするように、それ
らの間に回路分離を与える導通手段とを備えてお
り、前記低電圧電力供給手段は、前記電源および
前記導通手段の接続点に結合され、前記制御論理
手段の作動不能の後に前記制御スイツチ手段をタ
ーンオフするために、前記制御スイツチ手段に対
して少なくとも所定の最小電圧を連続的に与える
ことを特徴とするインバータ回路。

背景及び概要 本発明はガス放電灯の安定回路に係り、特に、
普通の60Hz電源で作動し20〜25KHz付近の高い周
波数で放電灯を付勢する高周波安定器に係る。

螢光灯や光輝度放電（HID）灯のようなガス
放電灯は、60Hz又は120Hzの周波数よりも15〜
20KHzのような高い周波数の場合の方が効率よく
電気エネルギを光に変換できることが知られ認め
られている。

ガス放電灯を高い周波数で付勢することは経済
的な点で有利であり、多数のソリツドステート安
定回路が文献に提案されたりその他のもので知ら
れているが、広く商業的に受け容れられているソ
リツドステート安定回路は皆無である。ガス放電
灯用のソリツドステート高周波安定器もしくはイ
ンバータが商品化されていない原因は多数あろう
が、その中でも、投下経費を下げることにより運
転経費の節減を少なくとも部分的に補なうように
効率的な大量生産技術を用いて一般の安定器が安
い初期コストで得られていることが挙げられる。
更に、技術的な点からみれば、ソリツドステート
安定器が最初に開発された当時では、所要の周波
数及び電流レベルでの作動に利用できる電源スイ
ツチが非常に高価であるか又は信頼性が充分でな
かつたことも挙げられる。これらの問題の多く
は、現在では、技術の進歩によつて解消されてい
るが、エネルギコストの増加に伴ない、長期間で
みて運転コストを節減するという必要性が叫ばれ
ている。

然し乍ら、製造業者はなお色々な問題に直面し
ている。これらの問題の中でも、ソリツドステー
ト安定器に生じる種々の欠陥、例えば、サイリス
タ電源回路の過電圧又は過電流、放電灯の過電
圧、１次電力の損失、放電灯の故障、等々に対し
て防護を与えることが必要である。

螢光灯、低圧及び高圧ナトリウム灯、及びハロ
ゲン化金属灯のような種々の使用目的について考
えると、このような各々の使用目的ごとに別々の
ソリツドステート安定器が必要とされ然も各々の
安定器が多数の欠陥防護機構を含むだけではな
く、通常の作動中には放電灯の電流を調整し、始
動時には放電灯を点弧し、更に、発振が止つた時
には１次電力波形のピーク間の時間中に放電灯を
再点弧もしなければならない場合には、開発コス
トがすぐに手の届かない額になつてしまい、製造
業者は、商品化システムの信頼性を向上するため
に開発中に通常行なつているように或るシステム
の試験済み技術を別のシステムに用いることがで
きなくなつてしまうことが明らかである。

そこで、簡単に説明すれば、本発明は、放電灯
の電流調整及び欠陥防護用の主論理制御技術を、
螢光灯（負荷ランプ数が２，３及び４本）、低圧
ナトリウム灯、高圧ナトリウム灯、ハロゲン化金
属灯及び水銀灯を含む広範な使用目的に用いるよ
うなソリツドステート安定回路に係る。更に、こ
の安定回路はあらゆる商用電圧及び周波数に容易
に適用できる。このような安定器は完全に互換性
があるとは言えないまでも、製造という点からみ
れば各々の使用目的に対し比較的わずかな変更し
か必要とされず、基本的な論理及び欠陥検出技術
は全ての使用目的に共通である。

本発明は、全波整流されたライン電圧から得ら
れる高周波発振電圧で放電灯回路を付勢するサイ
リスタ／キヤパシタインバータブリツジを用いて
いる。螢光灯用の安定器の場合には、放電灯回路
は２本、又は３本或いは４本のランプを含む。

ランプ電流は、転換タイマ兼パルス整形回路に
よつて調整され、この回路はサイリスタ電流のゼ
ロ交差からタイミングを得ると共にこのゼロ交差
と同期される。ここで用いる“転換”という語
は、インバータ（サイリスタ）電流の相に対する
電力サイリスタの点弧即ち導通を意味する。転換
タイマ兼パルス整形回路は、高周波発振の各サイ
クル中にサイリスタを転換できるようにサイリス
タ電流の各々のゼロ交差からの遅れが本来的に最
小とされている。ランプ電流感知増巾器の出力信
号は、次第に増加するランプ電流の関数として、
サイリスタの点弧即ち転換をその手前のゼロ交差
よりも遅らせる。換言すれば、ランプ電流の値が
比較的小さい時には、電流感知増巾器はオンにさ
るべき電力サイリスタの転換時間を進ませてラン
プへ電流を送る発振回路にエネルギを付加し、そ
してランプ電流が確立されるにつれて、転換タイ
マはゼロ交差と転換時間との間の遅延を増加し、
放電灯の電源回路へ送られる電流（及びエネル
ギ）を調整する。転換タイマ兼パルス整形回路の
出力により２進回路のタイミングがとられ、出力
パルスが電力サイリスタの１つへ交互に送られ、
高周波インバータの発振モードが作り出される。
発振の周波数は、主として、電源ブリツジのキヤ
パシタと、ランプ負荷へ電流を送る変成器のイン
ダクタンスとの共振によつて決定される。

電源が最初にオンにされた時には、回路を安定
化させるように始動回路が時間遅延を開始し、次
いでこの始動回路により高周波インバータが作動
可能にされ、徐々に確立される電力でランプ負荷
が付勢され始める。この始動回路は、後述するよ
うに、或る欠陥が検出された後に、作動を再開す
るのにも用いられる。

整流されたライン電圧がインバータ回路の発振
を持続するに要する値より下つた時に作動を再開
するように再点弧回路が転換タイマ兼パルス整形
回路へパルス発生する。

欠陥検出回路は、(a)１次電力の損失（半サイク
ル以上）、(b)ランプの所定時間にわたる過電圧、
及び(c)サイリスタの過電流、を検出するために含
まれている。ランプの電流又は電圧が過大になつ
た場合には、転換タイマがこのような状態に応答
して電力サイリスタの転換時間を延ばし、ランプ
負荷へ送られるエネルギを減少させる。

欠陥検出回路の１つが、１次電力の損失、ラン
プの所定時間にわたる過電圧、或いはサイリスタ
の過電流を検出した場合には、上記の始動回路が
リセツトし、最初の始動時間中インバータの発振
を禁止して欠陥状態がしずまるようにし、そして
始動サイクルを再開させる。更に、検出された欠
陥がサイリスタの過電流である場合には、これが
“貫通”状態を表わし、即ち、両サイリスタが同
時に導通する状態を表わす。この場合、電力サイ
リスタは上記の遅延時間中オフ状態へと転換され
る。

欠陥カウント回路は、所定数の欠陥がプリセツ
ト時間内に連続的に生じたかどうかを決定し、も
しそうならば、インバータは停止され、そしてイ
ンバータは主電源をオフにしてから再びオンに戻
すことにより手動でリセツトされねばならない。

欠陥検出回路は、サイリスタの過電流を検出す
ると、転換タイマ兼パルス整形回路に停止信号を
与え、電力サイリスタを順次に付勢する交番パル
スを出力するパルス変成器の１次側からサイリス
タゲート駆動パルスを除去する。本発明の実施例
においては、直流フイルタキヤパシタ、欠陥のあ
るサイリスタ及び直列インダクタより成る共振回
路が固有のリンギングを生じさせ、電力サイリス
タをオフに転換する。共振回路及びインバータブ
リツジは回復サイクル中はインダクタンスにより
ライン電源から分離される。この分離インダクタ
ンスは、電力サイリスタ回路の全インダクタンス
よりも非常に大きくされ（10倍そして好ましくは
約100倍にされ）、そして電力サイリスタに充分な
オフ切換時間が与えられるまでは飽和しないよう
に設計される。この分離インダクタンスを経て低
電圧電源をインバータブリツジに接続することに
より、全波整流されたライン電圧のピーク間の時
間中に最小の転換電圧が与えられる。インバータ
回路の循環電流を欠陥検出フイードバツク回路へ
送つて、この循環電流が直接アースに流れないよ
うにすることにより、インバータ回路の電力消費
が実質的に減少される。

従つて本発明装置は、論理及び制御回路と、電
源回路とを備えており、これらはわずかに変更を
加えるだけで、市販のソリツドステート安定器が
受け容れられるべき色色な使用目的に適用され
る。更に、以下で詳細に説明するように、論理及
び制御部は、アナログ回路も若干使用している
が、主として、信頼性及び精度の高いデジタル回
路技術を用いている。装置の論理及び制御部に使
用される全ての回路は、１つの“チツプ”に組み
込めるように近代的な集積回路技術を用いて商品
化され得る。このようなチツプを使つて何時間も
試験したり商業的に実際に適用したりすることに
より得られた経験を利用して、螢光灯の使用目的
だけではなくHIDの使用目的に対しても信頼性
及び効率を改善することができる。

更に別の効果としては、簡単な回路変更を行な
うだけで周囲条件に応じて手動又は自動で放電灯
の光度を下げてエネルギ消費を節減することがで
き、電力から光への変換効率が高いことにより低
い温度で作動し電力損失を少なくして空調システ
ムに対する負荷を少なくでき、安定器のサイズ及
び重量が小さくて運搬及び設置経費が低く、そし
て作動が静かであることが挙げられるが、これら
のうちの幾つかは既に提案されているソリツドス
テート安定器にも本来少なくとも或る程度は含ま
れているものである。

本発明のその他の特徴及び効果は、同様の部分
が同じ参照番号で示された添付図面を参照した好
ましい実施例の以下の詳細な説明より当業者に明
らかとなろう。

【図面の簡単な説明】

本発明の特徴と考えられる新規性は請求の範囲
に規定されている。然し乍ら、本発明それ自体、
並びにその更に別の目的及び効果は、種々の図面
を通して同じ要素が同じ参照文字で示された添付
図面に関連した好ましい実施例の以下の詳細な説
明より最も良く理解されよう。

第１図は本発明による装置の機能ブロツク図で
あり、第２図は第１図の装置の論理及び制御回路
の詳細な回路図であり、第３図は第１図の装置の
電源段の回路図であり、第４図は第２図及び第３
図の回路の種々の電圧波形を示す電圧タイミング
図であり、第５図は３本の螢光ランプに対するラ
ンプ負荷回路を示す回路図であり、第６図は４本
の螢光ランプに対するランプ負荷回路を示す回路
図であり、第７図は装置の欠陥を検出した後に共
振回路のリンギングにより電力サイリスタをオフ
状態に転換する本発明の好ましい実施例の回路図
であり、そして第８図は電力サイリスタを通過し
た駆動パルスを除去した後の、第７図に示すイン
バータブリツジ回路の電流の大きさ及び方向の変
化を示す図である。

詳細な説明 機能ブロツク図の説明 先ず初めに第１図を説明すれば、参照番号10
は、サイリスタ／キヤパシタブリツジ回路を一般
的に示しており、この回路は全波整流回路１３及
び電流感知抵抗１４に直列接続された第１及び第
２のサイリスタ（シリコン制御整流器）１１，１
２を備えている。全波整流器１３は標準的なライ
ン電力（例えば60Hz）を受けて、これを全波整流
出力信号に変換する。

ブリツジ回路１０は、サイリスタ１１，１２に
またがつて直列接続された第１及び第２のバラン
スキヤパシタ１６，１７も備えている。ブリツジ
１０の対角枝路には、２０で一般的に示された電
源変成器（第１図にはその１次巻線のみが概略的
に示されている）と、変流器（第３図の９２）と
が含まれる。変成器２０の出力は、ブロツク２１
で示されたガス放電ランプより成るランプ負荷に
接続される。

サイリスタ１１，１２は、２３で一般的に示さ
れたパルス変成器を経て送られる信号によりゲー
トが開けられる。変成器２３は、装置の論理及び
制御回路により駆動される１次巻線２４と、第１
及び第２の２次巻線２５，２６とを備えており、
これら２次巻線は１次巻線２４に流れる或る極性
の電流がサイリスタ１１を導通させそして１次巻
線２４に流れる逆極性の電流がサイリスタ１２を
導通させるようにサイリスタ１１，１２のゲート
リードに各々回路接続される。

低電圧電源回路２８は、後述する論理及び制御
回路を付勢する電力を整流器１３の出力から取り
出す。ライン電圧が220ボルト以上である時にエ
ネルギを節約するのに特に有用な低電圧電源回路
２８のエネルギ節約特性については、低電圧電源
回路の回路図の詳細な説明に関連して述べる。

装置の電源段（第３図）で発生される種々の信
号には次のものが含まれる。

１ 周波数の高いランプ電流を表わすＲで示され
た信号がランプ負荷回路２１に得られる。

２ リードＸ−Ｘに得られる信号は電源変成器２
０の１次巻線に流れるサイリスタ電流のタイミ
ング即ち位相を表わしている。

３ Ｙで示された信号は低電圧電源回路２８に発
生され、これはサイリスタ回路の電圧を表わし
ている。

４ Ｖで示された信号は全波整流ブリツジ１３の
出力に発生され、これを用いて１次電力の有無
が指示される。

５ Ｆで示された信号は抵抗１４間の電圧であ
り、サイリスタに流れる（短絡故障の場合は両
サイリスタに流れる）高周波インバータ電流の
瞬時値を表わしている。

さて、回路の論理及び制御部について説明すれ
ば、ブロツク３０内に示された転換タイマ兼パル
ス整形回路はゼロ交差検出回路３１からのタイミ
ング情報をクロツク入力Ｃに受ける。ゼロ交差検
出回路への入力信号は、インバータ電流の位相を
表わしている上記のＸ−Ｘで示された信号であ
る。サイリスタ電流の各ゼロ交差の際に（電流が
正極性から負極性へと交差しようと負極性から正
極性へと交差しようと）、ゼロ交差検出回路３１
は第１図に３２で示されたラインを経て転換タイ
マ兼パルス整形回路３０にクロツク信号を送る。

転換タイマ兼パルス整形回路の出力信号は、該
回路の及びＱ出力である出力ライン３３及び３
４に各々相補的な極性をもつ２進信号である。

ライン３３の信号は３７で示されたパルス信号
であり、これは２つのゲート回路３５及び３６の
入力に送られる。この信号３７はインバータ周波
数の各半サイクルの始めに（即ち、ゼロ交差検出
器３２により決定されるゼロ電流交差の時に）論
理“０”にされる。信号３７はこれが“０”であ
る時はゲート３５，３６を禁止しそして“１”で
ある時はこれらゲートを作動可能にする。パルス
３７の時間巾即ち“巾”は、通常の作動状態の下
では、ランプ負荷回路に流れる電流の大きさ、信
号Ｒで示される、によつて決定される。ランプ負
荷回路２１に発生された信号Ｒはランプ電流セン
サ回路３８へ送られ、該回路の出力は転換タイマ
兼パルス整形回路へ入力信号として送られ、以下
で詳細に述べるように、電流値が増す時にはパル
ス３７の巾を延ばしそして感知電流値が減少する
時にはこのパルスの巾を短くするように働く。パ
ルス３７の巾を延ばすと、その次の転換時間が遅
らされて、電源段へ送られるエネルギが減少さ
れ、そしてその巾を短くすると、出力電力が増加
される。このようにして、ランプ電流が調整され
る。

ゲート回路３５，３６は、ライン４０，４１を
経て各各送られる操作フリツプ−フロツプ３９の
相補的な出力によりインバータ周波数の交互の半
サイクル中に作動可能にされる。又、ゲート３
５，３６は、ライン４３に沿つて受け取られる始
動回路４２の出力によつても作動可能にされる。
ゲート３５，３６への信号入力は、転換タイマ兼
パルス整形回路３０が信号３７から作り出したパ
ルス４４Ａであり、これはライン４４を経てこれ
らゲートへ送られる。

ゲート３５，３６の出力は、２重駆動回路４
５，４６によりパルス変成器２３の１次巻線２４
の両端子へ各々送られる。ゲート３６が操作フリ
ツプ−フロツプ３９により作動可能にされた場合
には、転換タイマ兼パルス整形回路３０の出力パ
ルス４４Ａが変成器２３へ送られ、サイリスタ１
２を導通させる信号が発生される。これに対し
て、操作フリツプ−フロツプ３９がゲート３５を
作動可能にした場合には、サイリスタ１１を導通
させる信号が発生される。操作フリツプ−フロツ
プ３９は、転換タイマ兼パルス整形回路３０のＱ
出力（ライン３４）の信号によりタイミング合わ
せされる。従つて、転換タイマ回路３０の出力は
サイリスタ電流の各々のゼロ交差の際に別々のサ
イリスタへ送られる。サイリスタ１１が導通する
時には、サイリスタ１２は非導通であり、キヤパ
シタ１６はサイリスタ１１及び電源変成器２０の
１次巻線を経て（正端子から負端子へと）放電す
る。この時、キヤパシタ１７は導通したサイリス
タを経て充電する。キヤパシタ１６及び１７は変
成器２０のインダクタンスとでもつて同調回路を
形成し、これにより生じる電流は正弦波となる。

このように、キヤパシタ１６および１７および
インダクタンス２０は、サイリスタ１１および１
２と一緒になつてインバータ１０を構成するもの
で、リアクチブ回路手段として機能する。また、
このようにインバータ１０によつて発生される高
周波発振を、ここでは、インバータ信号という。

サイリスタ電流が次にゼロを通る時には、ゼロ
交差検出回路３１が転換タイマ兼パルス整形回路
３０を再びトリガし、そしてパルス３７がライン
３３及び３４に再び発生される。前記したよう
に、ライン３３の“Ｏ”信号はゲート３５，３６
を禁止し、そしてライン３４の信号は操作フリツ
プ−フロツプ３９をトグルし、従つてパルス３７
がその静状態に戻つてパルス４４Ａが発生された
時には、どちらかのゲート３５，３６からの信号
が働き得るようにされ、それに対応する駆動装置
４５，４６へ送られて、これを動作させる。

その次のサイクル中には、操作フリツプ−フロ
ツプ３９が相補的な状態にされ、そして変成器２
３の電流が逆転されて、他方のサイリスタが導通
され、電源変成器２０の電流が逆転される。この
ようにしてインバータ回路に発振が持続される。
この意味において、“インバータ”、という語は、
回路１３により発生された全波整流信号（１秒当
たり120個の半正弦波ピーク）を20〜25KHz程度
の非常に周波数の高い信号に変換することを意味
するものとして用いられる。

インバータの電圧を表わしているＹで示された
信号はランプ電圧センサ回路５１へ送られ、該回
路の出力も転換タイマ兼パルス整形回路３０の入
力へ送られ、感知した電圧の大きさが増す時には
パルス３７の巾を延ばしてサイリスタのオン切換
えを遅らせる。これにより、ウオームアツプ中に
ランプに印加される電圧が減少され、ランプの寿
命が延ばされる。基準電圧発生器５３は、ランプ
電流センサ３８、ランプ過電圧センサ回路５１、
及び後述の欠陥防護回路に対する基準信号を発生
する。後述するように、始動時の始動回路４２に
よる短絡中は基準信号が禁止される。

欠陥防護回路は１次電力損失センサ５２を備
え、このセンサは全波整流器１３の出力から得ら
れる信号Ｖを受け、１次電力の１サイクル以上が
失なわれた場合にゲート５４へ送られる出力信号
を発生する。ランプ過電圧検出器５５は、共振回
路に確立された過電圧を表わす信号Y′に応答す
る。この信号が所定時間続いて基準信号を越えた
場合には、インバータの作動を禁止する出力信号
が発生される。これにより、ランプが取り外され
たりランプがだめになつたりした場合に生じるこ
とのあるランプソケツトの過電圧から防護がなさ
れる。

もう１つの欠陥検出回路が５６で示されてお
り、これは、信号Ｆが所定限界を越えた場合にゲ
ート５４へ送られる出力信号を発生するサイリス
タ過電流検出器である。信号Ｆはサイリスタ１２
に流れる電流を表わし、この場合の欠陥状態は、
例えば、両サイリスタが同時に導通するか或いは
装置が無負荷状態にある場合に生じる。検出器５
６の出力はサイリスタ５７を導通させるのにも用
いられ、これにより両サイリスタ１１，１２がオ
フにされる。ゲート５４に送られる第４番目の信
号は電源オン時リセツト回路５９から受け取ら
れ、該回路の出力はライン６１を経て欠陥カウン
ト回路６０をリセツトするのにも用いられる。

検出器５２，５５又５６のいずれかがそれに関
連した欠陥を感知した場合にはその検出器が信号
を発生し、この信号はゲート５４を経て始動回路
４２へ送られ、これによりインバータの作動を禁
止しそして装置の作動を再開させる。同様に、電
源が最初にオンにされた時には、電源オン時リセ
ツト回路５９が同様の信号を発生し、これもゲー
ト５４を経て始動回路４２へ送られる。ゲート５
４の出力信号は欠陥カウント回路６０のカウント
入力Ｃにも接続される。欠陥カウント回路６０
は、ここに示す実施例では、所定カウントにおい
てラツチするデジタルカウンタを備えているが、
プリセツト時間内にこの所定カウントに達しない
場合にはこのカウンタをリセツトさせる内部タイ
ミング回路も含んでいる。従つて、プリセツト時
間内に所定数の欠陥が検出された場合には、欠陥
カウント回路６０はライン６２を経てゲート６３
へ出力信号を発生する。欠陥カウント回路６０の
カウントは、電源オン時リセツト回路５９により
決められた遅延時間の終りにゼロにリセツトされ
る。

ゲート６３への第２入力は再点弧パルス発生器
５０から受け取られるが、この信号はパルス信号
であり、電圧レベルではない。ゲート６３の第３
の入力信号は始動回路４２の出力から受け取られ
る。

通常の作動中に、電源が最初にオンにされた時
には、電源オン時リセツト回路５９により所定巾
の初期パルスが発生される。このパルス信号は欠
陥カウント回路６０をリセツトすると共に、ゲー
ト５４を経て送られて始動回路４２もリセツトす
る。始動回路４２の出力は所定時間（約0.5秒）
の信号であり、これは次のような機能を果たす。

(A) ゲート３５及び３６の作動を禁止して、イン
バータの発振を禁止する。

(B) この出力信号の時間中、ゲート６３を通して
のその後の信号伝送を禁止し、この時間中始動
回路を再トリガできないようにする。

(C) ランプ電流センサ回路３８の基準電圧をクラ
ンプしてその出力を低レベルにし、これにより
転換タイマ兼パルス整形回路３０が最大巾の遅
延パルス３７を発生するようにし、かくてイン
バータが最大出力電圧で作動するようにする。

始動回路の出力信号がその静状態に戻つた時に
は、ゲート３５，３６が作動可能にされ、そして
ランプ電流センサ回路３８の基準電圧がその通常
の値に向つて傾斜するようにされ、通常の作動が
始まるまでランプのフイラメントを加熱すること
ができる。上記の所定数の欠陥が欠陥カウント回
路６０でカウントされた場合には、ライン６２上
のその出力によりゲート６３が禁止状態にラツチ
される。これにより、始動回路４２はゲート３
５，３６へ一定の禁止信号を発生せしめて、イン
バータの発振を停止させる。電力が除去されて電
源オン時リセツト回路５９が欠陥カウント回路６
０をリセツトしない限りインバータを再始動する
ことはできない。インバータ発振の停止は、１次
電力の中断（検出器５２）、ランプ故障（検出器
５５）又はサイリスタ貫通（検出器５６）の場合
に生じる。

回路の詳細な説明 第３図を参照し、ランプが２本の螢光灯装置の
電源段を説明する。先ず初めに第３図の左上の隅
を参照すれば、60Hzのライン電圧が各々ラインＬ
１及びＬ２に接続され、これらは点線６５内に包
囲された一般のEMIフイルタへ入力電力を接続
する。アースラインは65Aで示すように接続され
る。EMIフイルタ６５の出力は全波整流回路１
３の対角方向に対向した点に送られる。整流ブリ
ツジ１３の出力電圧はキヤパシタ６６に送られ、
該キヤパシタの他方の端子は回路の共通点（以
下、アースと称するが、入力ライン電力のアース
ではない）に接続され、そして又ブリツジ１３の
出力電圧は抵抗６７を経て電圧信号Ｖを発生する
ようにも接続される。更に、整流ブリツジ１３の
出力はライン６８によつて低電圧電源２８に接続
されると共に、ライン６９によつてサイリスタ１
１及び１２を含むインバータ回路にも接続され
る。電力サイリスタ１１，１２にまたがつてこれ
とは逆の極性で整流ダイオード７０，７１が各々
接続されていて、サイリスタ間の逆電圧を制限す
る。又、各サイリスタ間には、電圧の変化率を制
限するように、直列抵抗／キヤパシタンス回路が
接続される。このような回路は公知であり、“ス
ナバー（snubber）回路”と一般に称され、第３
図に７３及び７４で各々一般的に示されている。
インダクタ７５，７６は、サイリスタ１１，１２
及びこれに関連した整流ダイオードに流れる電流
の変化率を制限するようにサイリスタ１１，１２
に直列に配置される。

さて前記したサイリスタ５７に関連した回路を
説明すれば、ダイオード７５が整流ブリツジ１３
の出力から抵抗７６を経てサイリスタ５７のアノ
ードに接続されており、サイリスタ５７のカソー
ドはアースされている。電力サイリスタ１１，１
２間の接続点とサイリスタ５７のアノードとの間
にはキヤパシタ７７が接続されており、そして電
力サイリスタ１１，１２間の接続点からアースへ
と抵抗７８が接続されている。

前記したように、サイリスタ５７の機能は、サ
イリスタの過電流の検出器５６が信号Ｆで示され
た欠陥を検出した場合に、主電力サイリスタ１
１，１２を転換することである。この場合は、リ
ード５８に信号が発生されてサイリスタ５７を導
通させる。この時までに、ダイオード７５及び抵
抗７６を経てキヤパシタ７７には、図示された極
性で電荷が確立される。検出される欠陥はサイリ
スタ回路に流れる大電流である（例えば回路に負
荷がかからないか又はサイリスタが短絡状態にな
る）。サイリスタ５７が導通すると、キヤパシタ
７７の正端子がアースされ、従つて電力サイリス
タ１１，１２間の接続点には負電圧がかゝる。キ
ヤパシタ７７の電圧はインダクタ７６に流れる電
流に対抗し、この電流は結局ゼロまで下がり、こ
の時にサイリスタ１２が非導通状態に転換され
る。

この時、インダクタ７５及び電力サイリスタ１
１にはまだ電流が流れ、キヤパシタ７７を逆極性
で充電し始める。更に、インバータはまだ発振状
態にあるので、インダクタ７５及びサイリスタ１
１にまたがる電圧は逆極性となり、これが負のピ
ークに達すると、サイリスタ１１及びキヤパシタ
７７の電流がゼロに下がる。インバータ発振の次
の半サイクル中には、キヤパシタ７７の電荷が図
示されたものとは逆の極性となり、整流ダイオー
ド７０に電流を通流せしめるが、サイリスタ１１
の電流はゼロに保たれる。これによりサイリスタ
１１が転換される。

ランプ回路２１の過電流を防止するためには、
螢光灯の場合、比較的出力インピーダンスの高い
電源を用いるのが望ましい。これは、ここに示す
実施例では、８０で概略的に示された分路により
２次巻線に対して大きな漏れ磁束を有する電源変
成器２０を用いることによつて達成される。この
電源変成器２０の１次巻線８１は、電力サイリス
タ１１，１２及び上記のバランスキヤパシタ１
６，１７より成るインバータブリツジの対角方向
接続点間に接続される。電源変成器２０の分路２
次巻線はヒータ巻線８２−８４を含み、これら巻
線は図示されたように２本の螢光ランプ８５，８
６のヒータ巻線に接続される。２次巻線８８はラ
ンプ８５，８６より成る直列回路にまたがつて接
続され、そして抵抗８９は前記の信号Ｒを発生す
るようにこの回路に接続される。信号Ｒは第１図
のランプ電流センサ回路３８へ送られる電圧信号
であり、ランプ８５，８６に流れる電流を表わし
ている。変成器９２の１次巻線である巻線９１は
電源変成器２０の１次巻線８１に直列接続されて
いて、その２次巻線９３のラインXXに前記の信
号を発生する。この信号は第１図のゼロ交差検出
器３１へ送られる。

さて、低電圧電源回路２８について説明すれ
ば、変成器２０は密接接続された２次巻線９５も
備えており、その端子は第２の整流ブリツジ回路
９６に接続される。ブリツジ回路９６の出力端子
の一方はアースされ、ランプ電圧センサ回路５１
へ接続される前記電圧信号Ｙはブリツジ回路９６
の他方の出力端子から取り出される。この端子は
ダイオード９９及び抵抗を経てフイルタキヤパシ
タ１００にも接続され、このキヤパシタにまたが
つて抵抗１０１及びツエナーダイオード１０２が
接続される。欠陥検出器５５へ送られる信号
Y′はキヤパシタ１００から取り出される。ツエ
ナーダイオード１０２にまたがつて第２のキヤパ
シタ１０３が接続され、１０４で示された共通接
続点はV_pcと示された低電圧電源の出力端子を構
成する。

主ブリツジ回路１３の整流された出力電圧は抵
抗１０５及びサイリスタ１０６を経て接続点１０
４へ送られる。サイリスタ１０６のゲートリード
はツエナーダイオード１０７に接続され、該ツエ
ナーダイオードの他方の端子はアースされ、そし
て抵抗１０８はツエナーダイオード１０７及びサ
イリスタ１０６のゲートにバイアス電圧を与え
る。

装置を最初にオンにした時には、第１図につい
て述べたように、始動回路４７の作用によりイン
バータの作動が禁止される。従つてこの時間中に
２次巻線９５からブリツジ回路９６へ送られる信
号はない。ツエナーダイオード１０７は12Vで導
通するので、サイリスタ１０６が導通する。従つ
てキヤパシタ１０３及び１００に電荷がたまる。
これにより、論理回路に電力を供給するように直
流供給電圧を約11ボルトまですばやく確立でき
る。第１図のゲート３５，３６が作動可能にされ
た後にインバータが発振を開始すると、電源変成
器２０の２次巻線９５及びブリツジ回路９６を経
て電力が送られて、接続点１０４に直流供給電圧
（ツエナーダイオード１０２のブレークダウン電
圧により決定された）が発生され、これはサイリ
スタ１０６のゲート電圧にほヾ等しいか又はそれ
より若干大きなものである。従つて、サイリスタ
１０６は非導通にされ、低電圧の供給電圧はブリ
ツジ９６により発生される。この回路は、装置が
オンにされた時に低電圧の供給電圧を発生できる
ようにしつつも、電圧降下抵抗１０５における消
費電力を下げる。

ダイオード１０９は図示されたように低電圧電
源ブリツジ９６の出力と主電源ブリツジ１３の出
力との間に接続される。ピーク間の時間中には、
ランプが点灯しないがインバータはダイオード１
０９を経て送られる電力により発振状態に保たれ
るような点まで、ブリツジ１３の出力が下がる。

さて、第２図の特に左上部分を参照し、ゼロ交
差検出回路３１について詳細に説明する。既に述
べたように、変成器９２の２次巻線９３からリー
ドXXを経て信号が受け取られる。この電圧信号
はダイオード１１０，１１１によりクリツプされ
そして比較回路１１２の入力に送られる。比較回
路１１２の出力は反転シユミツトトリガ回路１１
３を経て排他的“オア”論理ゲート１１５へ送ら
れる。この排他的オア回路の一方の入力は抵抗１
１６及びキヤパシタ１１７を含む“比例”回路を
備えている。この排他的オアゲート１１５の出力
はゲート１１９の一方の入力に接続される。特に
指示のない限り、ここで用いる“ゲート”はナン
ドゲートである。ゲート１１９の他方の入力は
“Ｄ型”フリツプ−フロツプ１２０の出力に接
続されたパルス整形回路（後述する）から受け取
られ、このパルス整形回路は転換タイマ兼パルス
整形回路３０の１部である。ゲート１１９の出力
はフリツプ−フロツプ１２０のクロツク入力Ｃに
送られる。

フリツプ−フロツプ１２０のＤ入力は、図示さ
れた極性のダイオード１２３及び抵抗１２４によ
りこのフリツプ−フロツプの出力に接続され
る。フリツプ−フロツプ１２０のＤ出力とアース
との間にはキヤパシタ１２５が接続されている。
以下で詳細に述べるように、サイリスタを導通さ
せる出力パルスの巾を決定するのはこの回路であ
る。このパルス整形回路の出力はゲート１１９の
入力にも接続される。

フリツプ−フロツプ１２０のＱ出力は前記した
操作フリツプ−フロツプ３９のクロツク入力に接
続されると共に、抵抗１２８及びダイオード１２
９により接続点１３０にも接続され、この接続点
１３０はフリツプ−フロツプ１２０のリセツト入
力に直結されている。

接続点１３０とアースとの間にはキヤパシタ１
３２が接続され、そして低電圧電源と接続点１３
０との間には抵抗１３３が接続される。接続点１
３０と接続点１３８との間にはダイオード１３５
及び抵抗１３６が接続され、低電圧電源と接続点
１３８との間には抵抗１３９が接続される。

ランプ電流センサ回路３８はリニアな差動増巾
器１４０を備え、その正の入力端子には基準電圧
発生器５３から得られる基準電圧が送られ、そし
てこの正の入力端子にはアースされたキヤパシタ
１４１が接続される。増巾器１４０の負の入力端
子には、ランプ回路の抵抗８９から得られる前記
信号Ｒがバイアス回路網を経て送られる。増巾器
１４０の出力はダイオード１４４により接続点１
３８に接続される。

ランプ電圧センサ回路５１は同様の差動増巾器
１４６を備え、その正の入力端子には基準電圧が
直結されそしてその負の入力端子には前記信号Ｙ
がバイアス回路網を経て送られる。増巾器１４６
の出力はダイオード１４７により接続点１３８に
接続される。

基準電圧発生器５３は、低電圧電源V_DCに直結
された電圧降下抵抗１４８と、ツエナーダイオー
ド１５０とを備えている。増巾器１４０の正入力
の基準値は固定抵抗１５１及びポテンシヨメータ
１５２から導出され、これらの間の接続点はダイ
オード１５３によりカウンタ回路１５５の出力に
直結され、カウンタ回路１５５は前記始動回路４
２の主要素を形成している。

第４図のタイミング図を参照して、上記の第２
図の回路の作動を説明する。サイリスタ電流を表
わすラインXXの信号は第４図に曲線Ｌ１として
理想的な形で示されている。この信号はゼロ交差
検出回路３１へ送られ、この回路はダイオード１
１０，１１１によつてこの信号をクリツプしそし
て比較器１１２及びシユミツトトリガ１１３にお
いてこれを方形化する。これにより生じる信号、
曲線Ｌ２として理想的な形で示されている、はサ
イリスタ電流に同期された方形波である。この信
号は増巾されて排他的オアゲート１１５へ送られ
る。インバータ１１３の出力信号の状態が変化す
るたびに、排他的オアゲート１１５の一方の入力
はただちにそれに応答するが、他方の入力は抵抗
１１６及びキヤパシタ１１７より成る比例回路に
より若干遅延された信号を受け取る。従つて、抵
抗及びキヤパシタの時定数により決定された短い
時間中に、排他的オアゲート１１５の両入力は異
なつた論理状態となり、第４図に曲線Ｌ３で示す
ような出力パルスが発生される。この信号はゲー
ト１１９に送られる。

ゲート１１９は、パルス整形回路を介して送ら
れるフリツプ−フロツプ１２０の出力、フリツ
プ−フロツプ１２０がその通常の状態即ち静状態
にあることを示す、によつて作動可能にされる。
この時には、排他的オアゲート１１５からのパル
スがゲート１１９を経てフリツプ−フロツプ１２
０のクロツク入力に与えられ、その出力は第４
図に曲線Ｌ５として示されている。かくて、フリ
ツプ−フロツプ１２０はサイリスタ電流がゼロに
交差するたびにクロツク信号が与えられる。換言
すれば、フリツプ−フロツプはインバータ発振の
各々の完全なサイクルごとに２回クロツク信号が
与えられる（曲線Ｌ１とＬ５とを比較されたい）。

通常の作動中には、フリツプ−フロツプ１２０
のＱ出力が論理“０”（即ち、比較的低い電圧又
はアースレベル）である。この状態においては、
ダイオード１２９により接続点１３０が“０”に
保たれる。フリツプ−フロツプ１２０にクロツク
信号が与えられると、そのＱ出力は論理“１”と
なる。この信号は操作フリツプ−フロツプ３９の
クロツク入力に与えられると共に、ダイオード１
２９を逆バイアスすることによりキヤパシタ１３
２のクランプ状態を解く。従つてキヤパシタ１３
２はレベルV_DCに向つて充電を開始する。接続点
１３０がフリツプ−フロツプ１２０をリセツトす
る電位まで充電するに要する時間は、抵抗１３３
及びキヤパシタ１３２の値によつて左右されるだ
けではなく、抵抗１３９及び１３６の値並びに接
続点１３８の電位によつても左右される。接続点
１３８の信号は、ダイオード１４４，１４７を経
て各々送られる増巾器１４０，１４６の出力であ
り、上記のダイオードはオアゲートとして働く。

ランプに流れる電流が比較的大きい（公称値な
いしは設計値に対して）場合には、信号Ｒも比較
的大きく、従つて増巾器１４０の出力を減少せし
める。これにより、ダイオード１４４を経て送ら
れる接続点１３８の電圧が減少され、従つてキヤ
パシタ１３２の充電電流が減ることによりキヤパ
シタ１３２の充電時間が長くなる。フリツプ−フ
ロツプ１２０をリセツトするのはキヤパシタ１３
２の電圧であるから、キヤパシタ１３２の充電に
要する時間が長くなる程、ゼロ交差検出と、操作
フリツプ−フロツプ３９により選択されているサ
イリスタのゲート作動即ち転換との間の遅れ（即
ち、“転換時間”）が長くなる。要約すれば、ラン
プ電流が大きい程、フリツプ−フロツプ１２０を
リセツトする遅延時間が長くなる。遅延時間が長
いと、インバータ発振の次の半サイクルのランプ
電流が減少される。接続点１３０の信号が第４図
に曲線Ｌ４として理想的な形で示されている。こ
れがフリツプ−フロツプ１２０をリセツトするに
充分な大きさに達すると、このフリツプ−フロツ
プの出力（曲線５）が正となる。以上の説明よ
り、フリツプ−フロツプ１２０のリセツト作動の
タイミングは、抵抗１３９及び１３６並びに抵抗
１３３及びキヤパシタ１３２の値により決定され
た最小時間（感知されるランプ電流の小さな値に
対応する）から、抵抗１３３及びキヤパシタ１３
２のみの値により決定された最大時間までのレン
ジ内で変化することが明らかであろう。このレン
ジは第４図の曲線Ｌ５の矢印１５３で概略的に示
されている。このレンジの最小時間は、新たなサ
イクルが始まるまでにサイリスタをオフに転換で
きるように、サイリスタのオフ切換時間よりも長
い。キヤパシタ１３２の充電によりフリツプ−フ
ロツプ１２０がリセツトされると、出力の信号
（第４曲の曲線L5）が論理“１”に復帰する。こ
の信号は作動可能化信号としてゲート３５，３６
へ送られる。この信号により、フリツプ−フロツ
プ３９のＱ出力が“１”であれば、第４図に曲線
Ｌ９で示す、ゲート３６の出力は“０”となる。
又、上記の信号により、第４図の曲線Ｌ６に１５
４で示すように、抵抗１２４を経てキヤパシタ１
２５が充電を開始する。キヤパシタ１２５の電圧
がシユミツトトリガ回路１２２の状態を変えるに
充分なものとなつた時に、第４図の曲線Ｌ７に１
５４Ａで示すように、その出力が“０”となる。
従つて、出力信号の巾は抵抗１２４及びキヤパシ
タ１２５の値によつて決定され、これらの値は出
力信号がサイリスタをオンにするに充分な４マイ
クロ秒の公称巾をもつように選択される。ゲート
３５，３６は操作フリツプ−フロツプ３９の出力
によりインバータ電流（曲線Ｌ１）の交互の半サ
イクルに作動可能にされ、フリツプ−フロツプ３
９のＱ出力は第４図に曲線Ｌ８で示されている。
インバータ電流のその次の半サイクルは、作動パ
ルスがゲート３５を経て送られ、その出力は第４
図に曲線Ｌ１０で示されている。

フリツプ−フロツプ１２０がリセツトされる
と、そのＱ出力は論理０となり、再びキヤパシタ
１３２をクランプする。ゲート１１９の機能は、
次のトリガ信号がフリツプ−フロツプ１２０のク
ロツク入力に与えられるのを防止し、ひいてはス
プリアス信号やノイズに対して装置の感度を下げ
ることである。従つて、ゲート３５，３６の出力
信号の各々は通常は論理“１”である。これらゲ
ートの一方の全ての入力が論理“１”になると、
その出力は論理“０”となる。この信号は２重駆
動装置４５，４６へ送られ、サイリスタのゲート
作動信号が発生される。例えば、ゲート３５の出
力が“０”なると、これはインバータ１６１を経
て送られてトランジスタ１６１Ａを導通させ、そ
れにより電源V_DCの正電圧をライン１５８に接続
する。この時にはゲート３６の出力は“１”であ
るから、ライン１５９は導通しているトランジス
タ１６２を経て回路の共通点に接続させる。同様
に、ゲート３６の出力が“０”になると、ライン
１５８，１５９の信号の極性はインバータ１６３
及びトランジスタ１６３Ａによつて逆転される
が、リード１５８はトランジスタ１６４により回
路の共通点に接続される。

ランプ電圧センサ回路５１の主要素を構成する
増巾器１４６からもサイリスタ電流に対して同様
の調整作用が得られる。この回路は、当業者に明
らかなようにその機能が検出器５５と若干重複し
ているので回路の作動にとつては重要でない。

増巾器１４６への負の入力はバイアス回路網を
経て信号Ｙとして受け取られ、この信号Ｙは第３
図より明らかなように電源変成器２０の２次巻線
９５に直結された整流ブリツジ９６の出力から得
られる。ダイオード１４４，１４７は差動増巾器
１４０，１４６の出力を接続点１３８から分離す
る。上記の回路は、増巾器１４０，１４６からの
どちらか低レベルの方の信号がキヤパシタ１３２
の充電時間に作用を及ぼし得るようにする。通常
の作動においては、キヤパシタ１３２の充電時
間、ひいてはサイリスタの転換時間を定めるのは
ランプ電流センサ回路３８の出力である。

さて、再点弧パルス発生器５０について説明す
れば、この再点弧パルス発生器５０は170で一般
的に示された一般の発振回路を備えており、これ
はインバータ１７１，１７２と、１７３で一般的
に示された一般構成のフイードバツク即ち遅延回
路とを含んでいる。発振回路１７０の出力はデジ
タルカウンタ回路１７５のクロツク入力に送られ
る。ここに示す実施例では、カウンタ１７５は４
ビツトカウンタであり、リセツト可能なタイマと
して用いられる。即ち、カウンタ１７５は発振回
路からの所定数のパルスをカウントした時に出力
信号を発生する。カウンタのQ4出力はフリツプ
−フロツプ１２０のセツト入力及びゲート６３の
１つの入力に直結される。

前記したように、カウンタ１７５の出力はゲー
ト６３（これが作動可能にされていれば）を経て
カウンタ１５５の入力に接続される。カウンタ１
５５の出力はほゞ0.36秒の出力信号を発生するよ
うに選択される。簡単に説明すれば、カウンタ１
５５及びその関連回路は次のように作動する。始
動の際に、カウンタ１５５はリセツトされ、その
全ての出力は“０”である。カウンタ１５５の
Q12出力の“０”はゲート３５，３６を禁止し
（ひいてはインバータの発振を防止し）、そして又
ダイオード１５３を経てキヤパシタ１４１をアー
スにクランプする。これによりキヤパシタ１４１
の充電が防止され、増巾器１４０の出力が“０”
にされる。又、カウンタ１５５のQ12出力からの
信号はインバータ１７７を経てゲート６３にも接
続され、始動時間後にこのゲートを禁止する。所
定数のパルスがカウントされた後（0.36秒の遅延
を確保するに充分な）、カウンタ１５５のQ12出
力は“１”となり、ゲート３５，３６は作動可能
にされる。この信号によりキヤパシタ１４１のク
ランプ状態が解除され、キヤパシタ１４１は規定
の基準電圧まで上昇し、この時に電流センサ３８
は通常に機能することができる。この電圧上昇時
間中にランプのヒータフイラメントに電力が供給
されるが、ランプの電流はゆつくりと確立され
る。これにより、“冷えた状態”からランプを始
動することによる不所望な作用が減少される。

さて、ゲート５４に関連した回路、特に欠陥検
出回路について説明すれば、ゲート５４への全て
の入力は通常論理“１”レベルであることが分か
ろう。これら入力のいずれか１つが論理“０”に
なつた場合には、ゲート５４の出力が“１”とな
り、この信号はカウンタ１５５をリセツトする。
この作用によりカウンタ１５５のQ12出力が
“０”にされ、かくてゲート３５，３６を禁止す
ると共にランプ電流センサ回路３８のキヤパシタ
１４１をクランプすることによつて新たな始動サ
イクルが開始される。これは始動回路４２の全遅
延時間中続けられる。

ゲート５４への１つの入力は電源オン時リセツ
ト回路５９から受け取られ、この回路は、図示さ
れたように回路接続されて低電圧電源により付勢
される抵抗１８０及びキヤパシタ１８１を備えて
いる。装置が最初にオンにされた時には、キヤパ
シタ１８１が抵抗１８０を経て充電し、そしてこ
れが完全に充電するまでに、ゲート５４の出力か
ら論理“１”信号を発生させる。

ゲート５４への別の入力は、サイリスタ過電圧検
出器５５の主要素を構成する比較回路１８５から
受け取られる。１次電力損失検出器５２の出力信
号は過電圧検出器に結合され、いずれかの欠陥状
態が感知された場合に比較器１８５の出力が論理
“０”となつて始動サイクルを開始させることも
明らかであろう。

電力損失検出器５２の作動を説明すれば、フリ
ツジ整流器１３の出力信号は第３図の抵抗６７を
経て送られて、Ｖで示す電圧となる。この信号
は、既に述べたように、ライン電圧の周波数の２
倍の周波数で一連の正のピークを有している。こ
の信号の値はその大部分のサイクル中直流電源の
値より大きい。従つて、比較回路１８７の負の入
力に直結される信号Ｖは、通常の状態において
は、この比較器１８７の出力に“０”を生じさせ
る。この比較器１８７の正入力は基準電圧V_REFで
ある。比較器１８７の負入力端子に接続されたキ
ヤパシタ１８８は電圧スパイクをフイルタ除去す
るように働き、そしてダイオード１８９は印加電
圧の大きさを制限するように働く。ライン電力の
１サイクル以上が失なわれた場合には、比較器１
８７の出力が“１”となり、これにより抵抗１９
１を経てキヤパシタ１９０を充電することができ
る。数サイクルの交流ライン電圧が失なわれただ
けでは論理回路の供給電圧が失なわれないように
低電圧電源２８のキヤパシタ１００に充分な電荷
が蓄積されることを想起されたい。従つて、論理
“１”信号はダイオード１９２を経て比較器１８
５の負入力に送られ、その出力を通常の“１”か
ら“０”へと変化させる。この信号は次いでゲー
ト５４から前記したカウンタ１５５のリセツト信
号を発生させる。

ランプ電圧を表わしている電圧信号Y′が比較
器１８５の基準電圧を越える場合にも同様の結果
が得られる。この信号Y′は駆動部１９３及びキ
ヤパシタ１９４より成る遅延回路を経て送られ
る。キヤパシタ１９４の充電時定数により定めら
れた所定時間中ランプの過電圧状態が持続する場
合には、比較器１８５が状態を変える。

従つて、ランプ電圧センサ回路５１とランプ過
電圧検出器５５との相違点は、前者が瞬時電圧に
応答して、冷えた状態からの始動中にインバータ
により与えられる電力を減少させるのに対して、
後者はランプ電圧をサンプリングしそして所定時
間中過電圧状態が続く場合に、装置の発振を停止
させそしてその欠陥が静まることを期待して新た
な始動サイクルを開始させることにある。検出器
５５の主な機能は、ランプがそのソケツトから取
り外された時にインバータを消勢し、寿命が来た
ランプの過大な開始電圧を感知し、そしてランプ
ソケツトの過電圧を除去することにより回路をよ
り安全なものにすることである。

ゲート５４の第３の入力は比較回路１９５から
受け取られ、この比較回路の正の入力は基準電圧
に接続されそしてその負の入力はサイリスタ電流
を表わしている前記信号Ｆである。サイリスタ電
流が、バイアス回路網１９８の部分の値により決
定された所定のスレツシユホールドを越えると、
比較器１９５の出力信号が“０”に変わり、これ
によりゲート５４をして始動サイクルを開始させ
る。又、比較器１９５の出力信号はインバータ１
９６を経てリード５８にも接続され、前記のサイ
リスタ５７を導通させて、主電力サイリスタ１１
及び１２を前記のように転換させる。

さて、欠陥カウント回路６０について説明すれ
ば、この回路はカウンタ２００を備えており、こ
のカウンタは欠陥検出回路で欠陥が検出されるた
びにゲート５４の出力からクロツクパルスを受け
る。カウンタ２００はラツチカウンタ（即ち、選
択されたカウントに達した時に作動サイクルを繰
返さない）であるのが好ましい。然し乍ら、この
カウンタは0.5分の如き所定の周期でリセツトす
る。このプリセツト周期（0.5分）内に所定数の
欠陥（例えば８個）が検出された場合には、カウ
ンタ２００の出力がインバータ２０１を経て送ら
れてゲート６３を作動不能にする。これは電力が
除去されるまでそれ以上の始動サイクルを阻止す
る作用を果たす。

カウンタ２００をリセツトするプリセツト周期
はパルス発生器即ちタイマ回路２０５によつて作
り出され、該回路の出力はゲート２０６及びゲー
ト２０７を経て送られてカウンタ２００をリセツ
トする。ゲート２０６の第２の入力はインバータ
２０１の出力から受け取られる。従つて、所定の
欠陥カウントに達した場合には、ゲート２０６が
禁止され、カウンタ２００はリセツトできない。
ゲート２０７の第２の入力は電源オン時リセツト
回路５９から受け取られる。このゲートは低電圧
電源が静状態に達するまで禁止される。これは最
初の始動中の欠陥カウントを少なくするという作
用を果たす。

さて第５図及び第６図には、ランプが３本の負
荷及びランプが４本の負荷の場合のランプ負荷回
路が各々示されている。ここに示されたランプは
螢光ランプである。

第５図においては、ランプがLL１，LL２及び
LL３で示されており、これらランプは直列に接
続されそして隣接端のフイラメントは並列に接続
されている。電源変成器は参照番号20Aで一般的
に示されており、そして既に述べたものと同様
に、１次巻線８１及び２次巻線９５を備えてい
る。

更に、変成器２０Ａは、図示されたように接続
された４個のフイラメント巻線２２０，２２１，
２２２及び２２３も備えている。ランプ電流を表
わす信号Ｒは抵抗２２４に流れる電流を感知する
ことによつて発生され、抵抗２２４はランプに電
力を供給する２次巻線２２５と直列に接続され
る。

第１の始動キヤパシタ２２６がランプLL１に
またがつて接続されており、そして第２の始動キ
ヤパシタ２２７が両ランプLL１及びLL２にまた
がつて接続されている。

第５図の回路でランプの作動を開始する場合に
は、２次巻線２２５間に電圧が確立される時に、
キヤパシタ２２６がランプLL１を実際上短絡し
そしてキヤパシタ２２７が両ランプLL１及びLL
２間に低インピーダンスを与える。従つて２次巻
線２２５間に発生される実質上全ての電圧がラン
プLL３に印加され、このランプが最初に導通す
る。これが導通すると、ランプLL２間に電圧が
確立されてやがてこのランプが導通しそして最後
にランプLL１が導通する。

さて第６図を参照すれば、４本のランプが各々
LL１，LL２，LL３及びLL４で示されている。
ランプLL１及びLL２は信号Ｒが作り出される抵
抗２３０と直列に接続され、そしてランプLL３
及びLL４も同様に抵抗２３１と直列に接続され
る。

電源変成器は２０Ｂで一般に示されており、こ
れは構造的には前記の電源変成器と同様である
が、図示された如く、２本の更に別のフイラメン
ト巻線が追加されている。

２次巻線２３４の一方の端子はアースされそし
て他方の端子は２３５で一般的に示された相間変
成器のセンタータツプに接続される。この相間変
成器２３５の機能は２つのランプ回路の電流のバ
ランスをとることである。直列ランプ回路の一方
が最初にブレークダウンした場合には、変成器２
３５の対応部分に流れる電流の増加によつて変成
器の他部分の電圧が増加し、これにより、ブレー
クダウンしていない直列ランプ間の電圧が上昇す
る。更に、ランプLL４が最初に導通するように
始動キヤパシタ２３８がランプLL３にまたがつ
て接続されており、同様のキヤパシタ２３９がラ
ンプLL１にまたがつて接続されている。

第７図に回路図の形態で示されているのは、第
３図に示した本発明の電源段の好ましい実施例で
あるが、これは装置の欠陥が検出された後に電力
サイリスタをオフ状態即ち非導通状態に転換させ
るような共振回路のリンギングを与えるよう変更
されたものである。第７図においては、第３図を
参照して装置の電源段の前記実施例で既に述べた
要素が同じ参照文字で示されている。前記したも
のと同様に機能し作動する要素についてはそれ以
上説明しない。従つて以下の説明は、主として、
欠陥検出後に電力サイリスタの転換及びインバー
タのオフ切換を行なう際の共振回路の作動に関す
るものである。

第７図には、ソリツドステート安定器に使用す
る高周波インバータ欠陥防護装置２５０の好まし
い実施例が示されている。60Hzのライン電圧は、
ラインＬ１及びＬ２と、中性のアース電位に接続
された入力端子とに各々接続される。次いで入力
電力は、ラインＬ１とＬ２との間に接続された抵
抗２５４及びキヤパシタ２５６より成る一般の
EMIフイルタ２５２へ送られる。このEHIフイル
タ２５２の出力は全波整流ブリツジ回路１３の対
角方向に互いに対向した点に送られる。整流ブリ
ツジ回路１３の出力電圧はインダクタ２５８へ送
られる。全波整流回路１３の対角方向反対側の点
は回路の共通点（以下、アースと称するが、当然
入力ラインのアースではない）に接続される。イ
ンダクタ２５８と整流回路１３の出力との接続点
はダイオード２６０及びライン２６２により低電
圧電源２８に接続される。インダクタ２５８の他
方の端子は、ライン２６８により、１５で一般的
に示されたインバータ回路に接続されると共に、
キヤパシタ２６６が接続されたライン２６４によ
り論理アース電位に接続される。

インバータ回路１５は、ブリツジ回路１０の形
態で接続された１対の電力サイリスタ１１，１２
及びキヤパシタ２７０，２７２を備えている。ブ
リツジ回路１０の対角枝路に接続された変成器２
０から出力電力が取り出される。

電力サイリスタ１１，１２にまたがつてこれと
は逆の極性で整流ダイオード７０，７１が各々接
続されていて、これらダイオードはサイリスタ間
の逆電圧を制限する。直列抵抗／キヤパシタンス
回路７３，７４は電圧の変化率を制限するように
サイリスタ１１，１２及び整流ダイオード７０，
７１間に各々接続されている。このような回路は
公知であり、“スナバー（snubber）”回路と一般
に称される。インダクタ７５，７６は、サイリス
タ１１，１２並びにこれに関連した整流ダイオー
ドに流れる電流の変化率を制御するようにサイリ
スタ１１，１２と直列に接続される。

サイリスタ１１，１２は、前記したように２３
で一般的に示されたパルス変成器を通して送られ
る信号によつてゲート作動される。変成器２３
は、ブロツク２７４内に一般に含まれた装置の論
理・制御回路により付勢される１次巻線２４と、
第１及び第２の２次巻線２５，２６とを備え、こ
れらの２次巻線は、１次巻線２４に流れる或る極
性の電流がサイリスタ１１を導通させそして１次
巻線２４に流れる逆極性の電流がサイリスタ１２
を導通させるように、サイリスタ１１，１２のゲ
ートリードに各々回路接続される。低電圧電源回
路２８は論理及び制御回路２７４を付勢する電力
をブリツジ回路１３の出力から取り出す。論理及
び制御回路２７４は、第１図に関して前記した欠
陥検出兼感知回路と、信号タイマ兼パルス整形回
路と、信号操作、ゲート作動及び駆動回路とを備
えている。

論理及び制御回路２７４から送られたパルスは
ライン１５８及び１５９を経て変成器２３の１次
巻線２４へ順次に与えられる。これらのパルス入
力により１次巻線２４には交互に方向を変えて電
流が通流され、これにより２次巻線２５，２６に
順次にパルスゲート信号が与えられる。これらの
ゲート信号によりサイリスタ１１，１２が順次に
導通される。論理及び制御回路２７４から１次巻
線２４へ送られる出力はサイリスタ電流のゼロ交
差のたびに或る程度遅延された後に別のサイリス
タに送られる。この遅延の長さは可変であるが、
新たなサイクルが始まる前にサイリスタを転換で
きるようにサイリスタのオフ切換時間よりも常に
長いものである。かくて、ブリツジ回路１０の作
動は一般に第３図に示した回路について述べたも
のと同じである。

本発明の好ましい実施例では、インバータ回路
１５の発振出力は電源変成器２０の１次巻線８１
に送られ、この変成器は負荷電流を制限する目的
で比較的高い出力インピーダンスを有している。
本発明では、インバータ回路１５からの出力を負
荷装置へ直接与えることができるので、インバー
タ回路１５の出力を電源変成器へ与えることは重
要ではない。電源変成器２０の１次巻線８１は、
前記の電力サイリスタ１１，１２及びバランスキ
ヤパシタ１６，２８０より成るブリツジ回路１０
の対角方向の点間に接続される。電源変成器２０
は複数個の２次巻線を備えている。２７６，２７
８のような多数の２次巻線は負荷（１つ又は複数
の）へ高周波数の交流出力を与える。更に、第３
の２次巻線９５は低電圧電源２８を付勢し、これ
は次いで論理及び制御回路２７４を付勢する。

変成器９２の１次巻線である巻線９１は電源変
成器２０の１次巻線８１と直列に接続されてい
て、その２次巻線９３に接続されたラインXXに
タイミング及び位相信号が発生される。ライン
XXに与えられた信号はサイリスタ電流のゼロ交
差を検出するように論理及び制御回路２７４へ送
られる。キヤパシタ２８０は変成器９２の１次巻
線９１を、インダクタ７６とアース抵抗１４との
接続点に接続する。Ｆと示された信号は、インダ
クタンス７６と抵抗１４との接続点から取り出さ
れた抵抗１４間の電圧であり、これはサイリスタ
（及び短絡故障の場合は両サイリスタ）に流れる
高周波インバータ電流の瞬時値を表わしている。
インバータ電流感知信号Ｆは論理及び制御回路２
７４に送られ、この回路は、サイリスタ過電流の
場合は、変成器２３からパルス駆動信号を除去し
てサイリスタ１１，１２をオフにする。これによ
り抵抗１４での電力消費が減少され、本発明の高
周波インバータ欠陥防護装置２５０が更に効率の
よいものにされる。

低電圧電源回路２８は、インバータが発振する
前に論理及び制御回路２７４を付勢するための電
力を整流ブリツジ１３の出力からライン２６４を
経て取り出す。インバータの発振がいつたん開始
されると、低電圧電源２８は電源変成器２０の２
次コイル９５の交流出力によつて付勢され、この
交流出力はインバータの発振中論理及び制御回路
を作動させるために低電圧電源２８において整流
される。最初に整流回路１３の出力を、次いで電
源変成器２０の２次巻線９５の出力を低電圧電源
２８へ接続する目的は、装置がオンにされた時に
低い供給電圧を発生できるようにしつつも消費電
力を下げることである。

低電圧電源２８の出力は、ライン２６２により
整流ブリツジ回路１３とインダクタ２５８との接
続点に送られる。整流回路１３の全波整流出力の
ピーク間の時間中には、インバータ回路１５の出
力は、電源変成器２０により駆動される負荷が導
通しない点まで減少される。従つて、低電圧電源
２８からの入力を与えると、インバータ１５に送
られる信号の振巾は、ダイオード２６０を経て送
られる電力により全波整流サイクル全体にわたり
インバータの発振を維持するに充分なものとな
る。本発明は、全波整流サイクル全体にわたりイ
ンバータの発振を維持する上記の方法に限定され
るものではない。然し乍ら、上記の解決策では、
装置の力率を改善しつつも低い電圧が作り出され
る。

共振回路はインバータ回路１５にまたがつて接
続され、発振状態中にリンギングして、サイリス
タ１１及び１２をオフ即ち非導通状態に順次に転
換する。従つて、本発明のこの実施例では、エネ
ルギを蓄積して、サイリスタ転換の欠陥を検出し
た際にタイミングを合わせてこのエネルギを放出
するという必要はなく、インバータ回路１５にま
たがつて共振回路を接続し、インバータ欠陥が検
出された際のサイリスタの転換と、電力サイリス
タ１１，１２からのパルスゲート信号の除去とを
行なうように、蓄積したエネルギを向けるという
共振回路の本来の特徴効果を利用するものであ
る。

サイリスタの短絡か、両サイリスタの導通か、
又は回路の無負荷状態かのいずれかによるサイリ
スタ過電流は、抵抗１４間の過電圧として検出さ
れ、この際に欠陥信号Ｆが論理及び制御回路２７
４へ送られ、変成器２３から駆動パルスが除去さ
れる。従つて、変成器２３によりサイリスタ１
１，１２へもはやゲートパルスが与えられないの
で、ブリツジ回路１３の整流出力によつてキヤパ
シタ２６６が充電される。キヤパシタ２６６の電
荷レベルは欠陥が生じた際にキヤパシタ２６６が
その充放電サイクルのどこにあるかの関数であ
る。

サイリスタ１１及び１２が導通する欠陥状態中
にはインバータ欠陥信号Ｆが論理及び制御回路２
７４に与えられる。キヤパシタ２６６はインダク
タ７５及び７６とあいまつて共振回路を形成す
る。サイリスタ１１及び１２が導通すると、キヤ
パシタ２６６はこれに蓄積されたエネルギがイン
ダクタ７５，７６へ送られるまでサイリスタ１
１，１２に向つて放電する。キヤパシタのエネル
ギがインダクタに送られた時点で、共振回路の電
流が逆転し、今度はインダクタ７５，７６に蓄積
されたエネルギがキヤパシタ２６６へ送り返され
てここに蓄積される。キヤパシタ２６６のこの再
充電中には、キヤパシタ２６６のアース端子から
ブリツジ回路１０の整流ダイオード７０，７１を
経てキヤパシタ２６６の正端子へと電流が流れ
る。この逆電流によりサイリスタ１１，１２間に
はアノードからカソードへと負電圧が発生され
る。この逆電圧がサイリスタ１１，１２間にかゝ
る間には、各サイリスタの接合部の蓄積キヤリヤ
が、内部の再結合と、逆電流による一掃作用とに
よつてすばやく除去される。これが生じると、サ
イリスタ１１，１２は、わずかな漏れ電流しか流
れないような阻止状態に戻る。

ゲート駆動パルスが除去された後に電力サイリ
スタ１１，１２に流れる電流が第８図に示されて
いる。図示された電流は高周波インバータ欠陥防
護装置２５０の点“Ａ”の電流である。サイリス
タ１１，１２の欠陥が検出された際にこれらサイ
リスタ１１，１２からゲート駆動パルスを除去し
た後は、時間インターバルT₁中に、キヤパシタ
２６６の放電により電力サイリスタに大きな順方
向電流が流される。キヤパシタ２６６に蓄積され
たエネルギがインダクタ７５，７６へ送られてし
まうと、ブリツジ回路１０の電流が逆転し、キヤ
パシタ２６６のアース端子からダイオード７０，
７１を経てキヤパシタ２６６の正端子へと流れ込
む。これは時間インターバルT₂中に生じる。こ
の時間インターバルT₂中には、サイリスタ１１，
１２の蓄積電荷が一掃され、これらの電力サイリ
スタはオフ即ち非導通状態へ転換される。時間イ
ンターバルT₂の後に、キヤパシタ２６６が再び
放電するが、サイリスタ１１，１２はオフのまま
であるから時間インターバルT₃中にはインダク
タ７５にエネルギが送られる。キヤパシタ２６６
及びインダクタ７５，７６より成りそしてブリツ
ジ回路１０にまたがつて接続された共振回路は、
固有の発振状態でリンギングして電力サイリスタ
の転換を行なう。かくて、本発明では、欠陥検出
後に高周波インバータ回路が自動的にオフに切換
られ、その後この回路は、欠陥により始まつた作
動停止の後にインバータを手動でセツトし直す必
要なく、単に電力サイリスタ１１，１２へのパル
ス駆動入力を再開するだけで、所定時間後、もし
くはその他の或る規定の事象が生じた後に、自動
的に作動される。

ブリツジ回路１０に流れる逆電流によるキヤパ
シタ２６６の再充電は、ブリツジ回路１３により
キヤパシタ２６６を放電及び再充電させるように
ブリツジ回路１３の出力をキヤパシタ２６６へ接
続するインダクタ２５８によつて可能にされ、こ
のインダクタ２５８はキヤパシタ２６６がインダ
クタ７５，７６を介して放電及び再充電する間に
ライン電源からの大きな電流がキヤパシタ２６６
へ与えられないように、キヤパシタ２６６及びイ
ンダクタ７５，７６より成る共振回路を分離しな
ければならない。上記の欠陥によるサイリスタ転
換サイクル中にインダクタ２５８がライン電源と
電力サイリスタとの間に適切な分離を与えるため
には、インダクタ２５８のインダクタンスの値が
インダクタ７５及び７６のインダクタンスの和よ
りも大きくなければならない。これにより第８図
に示された欠陥によるサイリスタ転換電流のリン
ギング作用が可能にされ、そして前記したように
この間にはインダクタ２５８の電流は実質的に一
定のまゝである。第２に、インダクタ２５８及び
そのコアの設計としては、欠陥によるサイリスタ
転換電流のリンギング中に飽和しないように設計
しなければならない。これはインダクタ２５８の
ボルト−秒定格によつて規定される。もしもイン
ダクタ２５８が飽和した場合には、ライン電源か
ら短絡したサイリスタを経て大電流が流れてサイ
リスタの転換を防止することになる。従つて、イ
ンダクタ２５８は、欠陥状態中にブリツジ回路１
０及びその両側にあるインダクタ７５，７６によ
つてキヤパシタ２６６を充放電できるようにキヤ
パシタ２６６をライン電源から分離するに充分な
程大きなものでなければならない。

サイリスタ１１，１２から駆動パルスを除去し
た後のサイリスタ転換回路に対する別の考え方と
しては、２つの結合された共振回路を考えること
である。第１の共振回路はキヤパシタ２６６及び
インダクタ２５８で構成される。第２の共振回路
はキヤパシタ２６６及びインダクタ７５，７６で
構成される。キヤパシタ２６６がブリツジ回路１
０を介して充放電するためには、キヤパシタ２６
６及びインダクタ２５８の共振周波数がキヤパシ
タ２６６及びインダクタ７５，７６の共振周波数
よりも相当に小さくなければならない。この状態
においては、第１の共振回路の電流の変化率がイ
ンダクタ２５８の値に反比例する。従つて、イン
ダクタ２５８の値をインダクタ７５，７６に対し
て充分大きく選択しそしてインダクタ２５８が欠
陥修正の短いリンギング時間中に飽和しないよう
にすれば、キヤパシタ２６６及びインダクタ７
５，７６より成る第２の共振回路の周波数の高い
リンギングによつてサイリスタ１１，１２の転換
が確保されることが明らかであろう。

当業者は電源変成器及びランプ回路の別の態様
を容易に思いつくであろうが、上記した制御及び
欠陥検出回路はこのようなあらゆる変形態様にも
等しく適用できる。

又、ここに示した実施例は、所望ならば更に別
の機能を受け容れるように容易に変更されること
も明らかであろう。例えば、第２図のポテンシヨ
メータ１５２を手で調整できるようにすることに
より、手動でランプの光度を下げるようにしても
よい。これは、電流調整増巾器１４０への基準電
圧を変えて、回路の転換タイミングの公称値もし
くは基準値を変えるように作用する。更に、周囲
光レベルを感知して、所定の出力光レベルを得る
ように電力を制御することにより、自動光感知機
能を組み込むこともできる。このような装置は、
所望の特定作業に対して周囲光が充分である時に
エネルギ消費を節減する。

更に、第３図の変成器２０の２次巻線にある抵
抗８９は、信号Ｒを発生するような変流器でもよ
い。

上記した制御、保安、電力消費及び欠陥検出回
路は、光輝度放電の分野にも等しく適用できるこ
とが明らかであろう。然し乍ら、このような場合
には、ここに示す実施例のように電流を調整する
のではなく、ランプ負荷に送られる電力を調整す
ることが必要である。特定の使用目的に基いて部
品の値や電圧を変えるような回路の変更を行なつ
てもよいことは明らかである。

以上に本発明の好ましい実施例を詳細に開示し
たが、当業者であれば、本発明の原理を実施しつ
つも上記の実施例に更に変更を加えたり上記した
要素をそれに等価なものに取り替えたりすること
が可能であろうから、このような変更や取り替え
は全て請求の範囲内に包含されるものとする。