JPH0487469A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は画像処理装置に関し、例えば階調（色）を有す
る写真等の中間調画像情報を記憶する画像処理装置に関
する。

［従来の技術］ 写真等の中間調画像（以下、「イメージ」という）をメ
モリに記憶するのに必要なメモリ容量は（画素数）Ｘ（
階調ビット数）となり、高品位なカラー画像を記憶する
ためには膨大なメモリ容量が必要であった。このため、
各種の情報量圧縮方式が提案され、情報量を圧縮した後
、メモリに記憶することにより、メモリ容量の削減が図
られている。

第５図はカラー静止画符号化の国際標準化方式８式％ ｔｏｇｒａｐｈｉｃ　Ｅｘｐｅｒｔｓ　ＧｒｏｕｐＪに
て提案されているベースラインシステム（基本方式）の
符号化方式（安田：　［カラー静止画符号化国際標準化
」１画像電子学会誌、第１８巻、第６号、ＰＰ、３９８
−４０７．１９８９）のブロック構成図である。

第５図において、入力端子１０１より入力されたイメー
ジ画素データはブロック化回路１０２において８Ｘ８画
素のブロック状に切出され、離散コサイン変換（以下、
ｒＤｃＴＪという）回路１０３にてコサイン変換され、
変換係数が量子化器４０に供給される。量子化器１０５
では、量子化テーブル１０６により印加される量子化ス
テップ情報に従って変換係数の線形量子化を行う。量子
化（Ｑ）された変換係数のうち、ＤＣ（直流）係数は予
測符号化（以下、ｒＤＰＣＭＪという）回路４０１にて
前ブロックのＤＣ成分との差分（予測誤差）がとられ、
ハフマン符号化回路４０２に供給される。第６図はＤＰ
ＣＭ４０１の詳細なブロック構成図である。量子化器１
０５より量子化されたＤＣ係数は遅延回路５０１及び減
算器５０２に印加される遅延回路５０１は、離散コサイ
ン変換回路が１ブロック即ち、８Ｘ８画素分の演算に必
要な時間分だけ遅延させる回路で、従って遅延回路５０
１からは前ブロックのＤＣ係数が減算器５０２に供給さ
れる。よって減算器５０２の出力には、前ブロックとの
ＤＣ係数の差分（予測誤差）が出力されることになる（
本予測符号化では予測値として前ブロツク値を用いてい
るため、予測器は前述のごとく遅延回路にて構成される
）。

１次元ハフマン符号化回路４０２は、ＤＰＣＭ４０１よ
り供給された予測誤差信号をＤＣハフマンコードテーブ
ル４０３に従って可変長符号化し、多重化回路４１０に
ＤＣハフマン・コードを供給する。

一方、量子化器１０５にて量子化されたＡＣ（交流）係
数（ＤＣ係数以外の係数）は、スキャン変換回路４０４
にて、第７図に示すように、低次の係数より順にジグザ
グスキャンされ、有意係数検出回路４０５に供給される
。有意係数検出回路４０５では量子化されたＡＣ係数が
“０”かどうかを判定し、“０“の場合はラン長カウン
タ４０６にカウントアツプ信号を供給し、カウンタの値
を１つ増加させる。

一方、“Ｏ”以外の係数の場合は、リセット信号をラン
長カウンタに供給し、カウンタの値をリセットすると共
に係数をグループ化回路４０７にて表１に示されるよう
にグループ番号５ｓｓｓと付加ビットに分割し、グルー
プ番号５ＳＳＳを２次元ハフマン符号化回路４０８に、
付加ビットを多重化回路４１０に各々供給する。ラン長
カウンタ４０６は“０”のラン長をカウントする回路で
“Ｏ”以外の有意係数間の“Ｏ”の数ＮＮＮＮを２次元
ハフマン符号化回路４０８に供給する。２次元ハフマン
符号化回路４０８は供給された“０”のラン長ＮＮＮＮ
と有意係数のグループ番号ＳＳＳとをＡＣハフマン・コ
ード・テーブル４０９に従って可変長符号化し、多重化
回路４１０にＡＣハフマン・コードを供給する。

多重化回路４１０では、１ブロツク（８Ｘ８の入力画素
）分のＤＣハフマンコード、ＡＣハフマンコード及び付
加ビットを多重化し、出力端子４１１より圧縮された画
像データが８カされる。

従って、出力端子４１１より出力される圧縮データをメ
モリに記憶し、読出し時に逆操作によって伸長すること
により、メモリ容量の削減が可能である。

［発明が解決しようとしている課題］ しかしながら、上記従来例では、符号化部（１次元ハフ
マン符号化回路４０２．２次元ハフマン符号化回路４０
８）に可変長符号化を用いているため、１ブロツクの符
号長（情報量）は一定とならず、メモリのアドレスとブ
ロックとの対応が複雑となり、第８図に示すような画像
のオーバーラツプや第９図に示すような画像の一部置換
などの画像合成をメモリ上で実行することが非常に困難
であるという欠点があった。

また、前記従来例では、ＤＣＴ後のＤＣ係数にＤＰＣＭ
を用いているため、１部のブロックの置換を行った場合
、ＤＰＣＭの予測値がリセットされるブロック（ブロッ
ク間の演算が行われていないブロック）まで遡って復号
化しなければならないこと、また、置換によって予測値
が符号化時と復号化時で異ならないように、次のＤＰＣ
ＭがリセットされるブロックまでＤＣ係数の置換を行わ
なければならないということ、がメモリ上での画像合成
を一層困難なものにしていた。

本発明は上述の点に鑑みてなされたものであり、メモリ
上で圧縮された画像の合成を可能とする画像処理装置を
提供することを目的とする。

［課題を解決するための手段］ 上述した課題を解決し、目的を達成するため、本発明に
係る画像処理装置は、入力されたデータを所定のブロッ
ク単位で直交変換する直交変換手段と、前記直交変換手
段で直交変換されたデータを量子化する量子化手段と、
前記量子化手段で量子化されたデータを可変長符号化す
る符号化手段と、前記符号化手段で符号化されたデータ
を記憶する記憶手段とを備え、前記符号化手段は前記量
子化手段で量子化されたデータの情報量を所定量に制御
する情報量制御手段を含むことを特徴とする。

［作用］ かかる構成によれば、直交変換手段は入力されたデータ
を所定のブロック単位で直交変換し、量子化手段は直交
変換手段で直交変換されたデータを量子化し、符号化手
段は量子化手段で量子化されたデータを可変長符号化し
、記憶手段は符号化手段で符号化されたデータを記憶し
、符号化手段においては情報量制御手段が量子化手段で
量子化されたデータの情報量を所定量に制御する。

［実施例］ 以下に添付図面を参照して、本発明の好適な実施例を詳
細に説明する。

第１図は本発明の第１実施例の画像処理装置の構成を示
すブロック図である。同図において、１０１はイメージ
データの入力端子を示し、１０２は入力端子１０１より
の入力データを例えば８Ｘ８にブロック化するブロック
化回路を示している。１０３は離散コサイン変換（ＤＣ
Ｔ）により直交変換を行うＤＣＴ回路を示し、１０４は
、第７図に示すように、ＤＣＴ処理後の各データをジグ
ザグスキャンへ変換を行なうスキャン変換回路を示し、
１０５はスキャン変換回路１０４でジグザグスキャンさ
れたデータを後述のＱテーブル１０６のステップ幅で線
形量子化を行なう量子化器を示し、１０６は量子化テー
ブル（以下、「Ｑテーブル」という）を示している。

１０９は可変長符号化（以下、ｒＶＬＣＪという）を行
うＶＬＣ回路を示し、１１０はＶＬＣ回路１０９より出
力される符号化データのデータ長のブロック毎累算値を
カウントするデータ長カウンタを示している。１１１は
データ長カウンタ１１０の出力から、そのブロックの符
号化データ量の総和がＧビット（Ｇ：所定値）以下であ
るか否かを判定するＧ判定回路を示し、１０７ばＳファ
クタであり、Ｇテーブル１０６の値のスケーリングを行
う。１０８は乗算器であり、Ｓファクタ１０７よりのス
ケーリング値に従いＱテーブル値、即ち、量子化ステッ
プ幅のコントロールを行なう。１１３はバッファ１１２
より出力される１フレ一ム分のデータを記憶するフレー
ムメモリを示し、１１４はＧ判定回路１１１の結果を書
き込むインデックスメモリを示している。１１２はＧビ
ット分のデータを記憶保持するバッファである。

１２６は外部装置（図示せず）より同期信号を入力する
入力端子を示し、１１５は入力端子１２６よりの同期信
号に従いフレームメモリ１１３のメモリ制御を行うメモ
リ制御回路を示し、１１６はフレームメモリより読出さ
れた符号化データをＶＬＣＩ　Ｏ９の符号化に対応した
復号化を行う（ＶＬＣ）−’回路を示し、１１７は復号
化されたデータを逆量子化（Ｑ−’）する逆量子化回路
を示している。１１８は逆量子化回路１１７が逆量子化
時に使用する量子化テーブルを示し、１２０は逆量子化
を行なう際にタイミングを遅延させる遅延回路を示して
いる。

１１９はインデックスメモリ１１４より読比したブロッ
ク毎のインデックスに対応したＳファクタをブロック毎
に発生するＳファクタを示し、１２１はＱテーブル１１
９の値、即ち、量子化ステップ幅をスケーリングする乗
算器を示している。

１２２は逆量子化器１１７の出力に対してスキャン変換
回路１０４に対応した逆変換を行なうスキャン変換回路
を示し、１２３はスキャン変換回路１２２の出力に離散
コサイン変換１０３に対応した逆離散コサイン変換を施
すＤＣＴ−’回路を示している。１２４はＤＣＴ−’回
路より出力されたイメージデータをラスタスキャンデー
タに変換するラスク化回路を示し、１２５はラスク化回
路１２４の出力を外部に出力する出力端子を示している
。

第１１図は第１図の画像記憶部を含む画像処理装置の全
体構成を示す図である。

第１１図において、１２００は画像入力部であり、ＣＣ
Ｄセンサを含むイメージスキャナ等の画像読取装置やホ
ストコンピュータ、Ｓｖカメラ、ビデオカメラ等の外部
機器のインタフェース等により構成される。画像入力部
１２００から入力された画像データは、第１図に示され
る画像記憶部１２０１の入力端子１１０１に供給される
。１２０２はオペレータが画像データの出力光の指定等
を行う操作部、１２０３は出力制御部であり、前者は画
像データの出力光の選択、後者はメモリ読み出しの同期
信号の出力等を行う。１１２５は画像記憶部の出力端子
、１１２６は画像記憶部１２０１の上記同期信号の入力
端子をそれぞれ示している。１２０４はデイスプレィ等
の画像表示部、１２０５は公衆回線やローカルエリアネ
ットワークを介して画像データの送信を行う送信部、１
２０６は例えば感光体上にレーザビームを照射して潜像
を形成し、これを可視画像化するレーザビームプリンタ
等の画像出力部である。尚、画像出力部１２０６はイン
クジェットプリンタや熱転写プリンタ、ドツトプリンタ
等であっても良い。

次に、第１実施例の動作について説明する。

第２Ａ図は第１実施例の符号化動作を説明するフローチ
ャートであり、第２Ｂ図は第１実施例の復号化動作を説
明するフローチャートである。

まず、符号化において、ブロック化回路１０２は入力端
子１０１よりの入力データを例えば８Ｘ８にブロック化
しくステップＳ１）、続いて、ＤＣＴ回路１０３はブロ
ック化回路１０２でブロック化されたデータを入力し、
直交変換、即ち、ＤＣＴ処理した後、スキャン変換回路
１０４に出力する（ステップＳ２）。スキャン変換回路
１０４は、第７図に示すように、ＤＣＴ処理後の各デー
タをジグザグスキャンへ変換し、量子化器１０５へ出力
する（ステップＳ３）。量子化器１０５はＱテーブル１
０６に示されるステップ幅で線形量子化を行ない、ＶＬ
Ｃ回路１０９ヘデータを８カする（ステップＳ４）。

ＶＬＣ回路１０９は符号化データをバッファ１１２へ出
力するとともに、そのデータ長をデータ長カウンタ１１
０へ出力するように動作する。

データ長カウンタ１１０はＶＬＣ回路１０９出力の符号
化データ長のブロック毎の累算値をカウントする（ステ
ップＳ５）。この累積値はブロック先頭毎にリセットさ
れるように設けられており、データ長カウンタ１１０で
はｌブロワ２分の符号化データ長の累算が行われる（ス
テップＳ６、ステップＳ７）。Ｇ判定回路１１１はこの
データ長カウンタ１１０の出力から、そのブロックの符
号化データ量の総和、即ち、累積値がＧビット以下であ
るか否かを判定しくステップＳ８）、もしＧビット以上
である場合、Ｓファクタ１０７を切り換える（ステップ
Ｓ９）。乗算器１０８ではＳファクタ１０７の切り換え
に応じて、Ｑテーブル値、即ち、量子化ステップ幅の算
出が行われ、このときＳファクタ１０７がＱテーブル１
０６の値のスケーリング値で量子化ステップ幅をコント
ロールする。一方、ステップＳ８で累積値がＧビットよ
り小さいと判定した場合、ＶＣＬ回路１０９によりバッ
ファ１１２に格納された符号化データをフレームメモリ
１１３に記憶させる（ステップＳ１０．ステップ５１１
）。

この操作により、符号化データ量（ＶＬＣ出力データ量
）のブロック毎コントロールが可能となる。Ｇ判定回路
１１１は、以上の操作により、ブロック内の符号化デー
タ量の総和がＧビット以下かつ最大となるように、Ｓフ
ァクタ１０１のコントロールをブロック毎に行なう。バ
ッファ１１２は以上のようにして求めたＳファクタ１０
７に対するブロック毎の符号化データをバッファし、フ
レームメモリ１１３に書込む。またＧ判定回路１１１は
このブロック毎のＳファクタ１０７のインデックスを復
号化時のためにインデックスメモリ１１４に書込む（ス
テップ５１２）。以上の動作を繰り返し、１フレ一ム分
の符号化データ及びインデックスがそれぞれフレームメ
モリ１１３及びインデックスメモリ１１４に書込まれる
。

次ニ、復号化について述べる。

入力端子１２６に外部装置（図示せず）より同期信号が
入力すると（ステップＳ２１）、メモリ制御回路１１５
は同期信号に従い、フレームメモリ１１３の先頭よりＧ
ビット単位で読出すようにフレームメモリ１１３を制御
すると同時に、フレームメモリ１１３の読出しブロック
に対応したインデックスをインデックスメモリ１１４よ
り読出すようにインデックスメモリ１１４を制御する（
ステップ５２２）。フレームメモリ１１４より読出され
た符号化データは、まずＶＬＣ回路１０９に対応したＶ
ＬＣ−’回路１１６で復号化された後（ステップ３２３
）、逆量子化器１１７で逆量子化される（ステップ５２
４）。この際に量子化テーブル１１８が使用され、この
逆量子化を行なうブロックに対応したＳファクタのイン
デックスがインデックスメモリ１１４より読出され使用
される。逆量子化を行なう際にはタイミングを遅延させ
る遅延回路１２０が使用される。

Ｓファクタ１１９はインデックスメモリ１１４より読出
したブロック毎のインデックスに対応したＳファクタを
ブロック毎に発生しくステップ５２５）、乗算器１２１
で量子化テーブル１．１９の値、即ち、量子化ステップ
幅をスケーリングし、逆量子化器１１７に供給する（ス
テップ８２６）。スキャン変換回路１２２は逆量子化器
１１７の出力に対し、スキャン変換回路１０４に対応し
た逆変換を行ない、この出力をＤＣＴ回路１０３に対応
した逆離散コサイン変換するためのＤＣＴ−’回路１２
３に出力する（ステップ５２７）。

ＤＣＴ−’回路１２３で実空間データに戻されたイメー
ジデータはラスク化回路１２４でラスクスキャンデータ
に変換され（ステップ５２８）、出力端子１２５より外
部に出力される（ステップ５２９）。

このように、可変長符号化を用いているにもかかわらず
、所定値Ｇビット内に１ブロツクの圧縮データを格納で
きると共に、Ｇビットのみで復号化（伸長）できるため
、フレームメモリ１１３のアクセスをＧビット単位で実
行できる。従って、メモリ制御が非常に容易となり、圧
縮されたイメージデータのフレームメモリ１１３上での
合成が可能となった。

また、ブロック単位で固定長化されているため、復号化
に要する時間もブロック毎にほぼ一定となるため、可変
長符号化に必要な復号化のデータの伝送レートの定レー
ト化のためのバッファも不要となり、ハードウェアが非
常に簡略化された。

〈第２実施例〉 第３図は本発明の第２実施例の画像処理装置の構成を示
すブロック図である。第１図と同一の機能を示すブロッ
クは同一の番号となっている。前述の第１実施例では、
第１図に示されるように、ブロック毎のデータ量をＳフ
ァクタを調整して制御していたが、第２実施例では、ブ
ロック毎のデータ量をＱテーブルを切換えて制御する。

以下に、第１図の第１実施例との異なる部分を中心に述
べる。第３図において、２０２は複数のＱテーブルを備
えたＱテーブル群を示し、２０１はデータ長カウンタ１
１０の累積値に従いＱテーブル２０２からひとつのＱテ
ーブルを選択するＱテーブル選択回路を示している。２
０３はインデックスメモリ１１４より読出したブロック
毎のインデックスに対応したＱテーブルを選択するため
の複数のＱテーブルを備えたＱテーブル群を示している
。

ここで、第２実施例の動作を簡単に説明する。

符号化において、データ長カウンタ１１０は第１図の場
合と同様にブロック毎のデータ長の総和をカウントする
。Ｑテーブル選択回路２０１はこのデータ長カウンタ１
１０出力（累積値）がＧビット以下であるか否かを判定
し、Ｑテーブル群２０２の中からひとつのＱテーブルを
選択する。Ｑテーブル選択回路２０１はブロック内のデ
ータ量の総和がＧビット以下かつ最大となるようにＱテ
ーブルの選択を行なう。このように選択されたＱテーブ
ルに対応する符号化データはバッファ１１２にバッファ
された後、ブロック毎にフレームメモリ１１３に書込ま
れる。またこれと同時にそのブロックのＱテーブルに対
応するインデックスをインデックスメモリ１１４に書込
む。

そして、復号化であるが、フレームメモリ１１３よりＧ
ビット単位でブロック毎に読比された符号化データはＶ
ＬＣ回路１０９に対応したＶＬＣ−１回路１１６で復号
化された後、逆量子化回路１１７で逆量子化される。こ
の時、インデックスメモリ１１４より読出されたＱテー
ブル（逆量子化を行なうブロックのインデックスに対応
したＱテーブル）がＱテーブル群２０３より選択される
。この逆量子化以降の動作は第１実施例と同様であり、
最後的にはラスタデータが出力端子１２５より出力され
る。

このように、第２実施例も第１実施例と同様の効果を得
ることができる。

く第３実施例〉 第４図は本発明の第３実施例の画像処理装置の構成を示
すブロック図である。第１図と同一の機能を持つブロッ
クは同一の番号を付しである。

第３実施例は、前述の第１，２実施例においてＶＬＣ回
路１０９をハフマンコード化回路とし、フレームメモリ
１１３に記憶するブロック毎のデータ量をハフマンコー
ドテーブルを切換えて制御するように構成される。第４
図において、３０１はハフマンコード化回路を示し、３
０６はハフマンコード化回路３０１に対応する復号化を
行うハフマンコード復号化回路、即ち、（ハフマンコー
ド）−１化回路を示し、３０５は複数のハフマンコード
を備えたハフマンコードテーブル群を示している＃３０
３は統計処理回路であり、ブロック毎に量子化後のＤＣ
Ｔ係数の分散を求める。３０４は統計処理回路３０３の
結果に基づいてハフマンコードテーブル群３０５からひ
とつのハフマンコードテーブルを選択するテーブル選択
回路を示している。３０７はインデックスメモリ１１４
より読出したブロック毎のインデックスに対応したハフ
マンコードテーブルを選択するための複数のハフマンコ
ードテーブルを備えたハフマンコードテーブル群を示し
ている。

以下、第１実施例と異なる点についてのみ説明する。

符号化において、ハフマンコード化回路３０１は量子化
器１０５の出力をハフマンコード化し、バッファ１１２
に出力する。この際使用されるハフマンコードテーブル
は、ハフマンコードテーブル群３０５の中から選択され
る。この選択方法について説明する。量子化器１０５は
ハフマンコード化回路３０１に出力するとともに、統計
処理回路３０３へも出力する。統計処理回路３０３では
ブロック毎に量子化後のＤＣＴ係数の分散が求められる
。テーブル選択回路３０４は、この分散値に応じた最適
のハフマンコードテーブルをテーブル群３０５からひと
つ選択し、ハフマンコード化回路３０１に供給するとと
もに、そのブロック毎のテーブルインデックスをインデ
ックスメモリ１１４にストアする。バッファ３０２はハ
フマンコード化されたデータをブロック毎にバッファす
るが、ハフマンコード化では、その総量がＧビット以下
にすること、すなわち、必ずそのようなコード化テーブ
ルが存在し選択されることは保証されない。よってバッ
ファ３０２はブロックデータ総量がＧビット以上となっ
た場合、Ｇビットを越えた分のデータを切り捨てる。即
ち、バッファ容量をＧビットとし、（Ｇ＋１）ビット以
上のデータのストアを禁止するのである。従ってバッフ
ァ３０２は、最大Ｇビットのブロック毎データをフレー
ムメモリ１１３に記憶する。

続いて、復号化時の動作について説明する。

同期信号入力１２６に同期して、フレームメモリ１１３
より１ブロツクをＧビット単位で読出されたデータは、
（ハフマンコード化）−３回路３０６で復号化処理され
た後、第１実施例と同様の処理をへて、出力端子１２５
より出力される。ハフマンコード復号化処理時に使用す
るコードテーブルは、そのブロックに対応したインデッ
クスをインデックスメモリ１１４より読出して、それに
対応したコードテーブルをテーブル群３０７から選択す
る。なお、上記のようにデータが（Ｇ＋１）ビット以上
を打ち切られている場合もあるため、（ハフマンコード
化）−１回路３０６はブロックの先頭にてリセットされ
る。

このように、第３実施例も第１実施例と同様の効果を得
ることができる。

なお、上記第３実施例では分散値によりハフマンコード
テーブルを選択したが、各ハフマンコードテーブル毎に
符号化を行い、ブロック内の情報量（符号長の総和）が
最小となるハフマンコードテーブルを選択する構成とし
ても良い。

以上述べた第１〜第３実施例は、Ｓファクタ、Ｑテーブ
ル、ハフマンコードテーブルの選択をシリアルに行なっ
ているが、これらをパラレルに行ない、その中から最適
の符号化データ、パラメータを選択しても良い。

また、Ｓファクタ、Ｑテーブル、ハフマンテーブルの選
択を別々に行なうような第１〜第３実施例を示したが、
これらを組み合わせても良いことは述べるまでも無い。

また、第１〜第３実施例では、インデックスメモリ１１
４をフレームメモリ１１３と別個に設けたが、符号化デ
ータにインデックスを多重化し、フレームメモリに記憶
させるように設けても良い。この場合、インデックスメ
モリ１１４は不要となる。

また、符号化方法は、上記ＡＤＣＴに限らず、例えば算
術符号化等、他の可変長符号化であっても良い。

また、実際にハード構成する他、コンピュータのソフト
ウェアにより上述の処理を行っても良い。

［発明の効果〕 以上説明したように、本発明によれば、メモリ制御が非
常に容易となり、圧縮イメージデータのフレームメモリ
上での合成が可能となった。

【図面の簡単な説明】

第１図は本発明の第１実施例の画像処理装置の構成を示
すブロック図、 第２Ａ図は第１実施例の符号化動作を説明するフローチ
ャート、 第２Ｂ図は第１実施例の復号化動作を説明するフローチ
ャート、 第３図は本発明の第２実施例の画像処理装置の構成を示
すブロック図、 第４図は本発明の第３実施例の画像処理装置の構成を示
すブロック図、 第５図は一般的なベースラインシステム（基本方式）の
符号化方式を用いた回路構成を示すブロック図、 第６図はＤＰＣＭ４０１の詳細な構成を示すブロック図
、 第７図は一般的な水平方向及び垂直方向の周波数の高低
におけるＤＣ成分を説明する図、第８図及び第９図は従
来の画像のオーバーラツプや画像の一部置換などの画像
合成例を示す図、第１０図は一般的なＡＣ係数を説明す
る図、第１１図は第１図の画像記憶部を含む画像処理装
置の全体構成を示すブロック図である。 図中、１０１・・・入力端子、１０２・・・ブロック化
回路、１０３・・・ＤＣＴ回路、１０４，１２２・・・
スキャン変換回路、１０５・・・量子化器、１０６，１
１８・・・量子化テーブル、１０７，１１９・・・Ｓフ
ァクタ、１０８，１２１・・・乗算器、１０９・・・Ｖ
ＬＣ回路、１１０・・・データ長カウンタ、１１１・・
・Ｇ判定回路、１１２・・・バッファ、１１３・・・フ
レームメモリ、１１４・・・インデックスメモリ、１１
６・・・■ＬＣ−’回路、１１７・・・逆量子化器、１
２０・・・遅延回路、１２３・・・ＤＣＴ−’回路、１
２４・・・ラスタ化回路、１２５・・・出力端子、１２
６・・・入力端子、２０１・・・Ｑテーブル選択回路、
２０２，２０３・・・Ｑテーブル群、３０１・・・ハフ
マンコード化回路、３０３・・・統計処理回路、３０４
・・・テーブル選択回路、３０５，３０７・・・ハフマ
ンコードテーブル群、３０６・　（Ａ７？：／：］−ド
）−１回路、１１０１・・・　１１２５・・・　１１２
６・・・　１２０ｏ・・・画像入力部、１２ｏ１・・・
画像記憶部、１２ｏ２・・・操作部、１２０３・・・８
力制御部、１２ｏ４・・・画像表示部、１２０５・・・
送信部、１２ｏ６・・・画像出力部である。 第 図 第 図 第 図 第 図

Claims (4)

【特許請求の範囲】
1. （１）入力されたデータを所定のブロック単位で直交変
   換する直交変換手段と、 前記直交変換手段で直交変換されたデータを量子化する
   量子化手段と、 前記量子化手段で量子化されたデータを可変長符号化す
   る符号化手段と、 前記符号化手段で符号化されたデータを記憶する記憶手
   段とを備え、 前記符号化手段は前記量子化手段で量子化されたデータ
   の情報量を所定量に制御する情報量制御手段を含むこと
   を特徴とする画像処理装置。
2. （２）前記情報量制御手段は、可変長符号化後の情報量
   に基づいて前記量子化手段を制御し、可変長符号化後の
   情報量を前記所定量に調整する調整手段を含むことを特
   徴とする請求項第１項記載の画像処理装置。
3. （３）前記調整手段は量子化テーブルを有し、該量子化
   テーブルに基づいて情報量を制御することを特徴とする
   請求項第２項記載の画像処理装置。
4. （４）前記調整手段は、前記所定量を超えるデータを切
   り捨てる切り捨て手段を有し、該切り捨て手段での切り
   捨て後のデータを前記記憶手段に供給することを特徴と
   する請求項第２項記載の画像処理装置。