JPH0487473A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は画像処理装置に関し、例えば階調（色）を有す
る写真等の中間調画像情報を記憶するのに適した画像処
理装置に関するものである。

【従来の技術】

写真等の中間調画像（以下「イメージ」という）をメモ
リに記憶するのに必要なメモリ容量は、（画素数）×（
階調ビット数）であり、高品位なカラー画像を記憶する
ためには膨大なメモリ容量が必要であった。 このため、各種の情報量圧縮方式が提案され、情報量を
圧縮した後、メモリに記憶することにより、メモリ容量
の削減が図られている。 第７図は従来のカラー静止画像符号化の国際標準化方式
として、Ｊ　Ｐ　Ｅ　Ｇ　（Ｊｏｉｎｔ　Ｐｏｔｏｇｒ
ａｐｈｉｃＥｘｐｅｒｔｓ　Ｇｒｏｕｐ）にて提案され
ているＢａｓｅｌｉｎｅＳｙｓｔｅｍ　（基本方式）の
符号化方式（表出：　「カラー静止画符号化国際橿準化
」、画像電子学会誌、第１８巻、第６号、ｐｐ、３９８
−４０７゜１９８９）を達成するのブロック構成図であ
る。 第７図において、入力端子１より入力されたイメージ画
素データは、ブロック化回路２において８×８画素のブ
ロック単位に切出され、離散コサイン変換（ＤＣＴ）回
路１７にてコサイン変１換され、変換係数が量子化器（
Ｑ）４０に供給される。量子化器４０では、量子化テー
プ、ル４１により印加される量子化ステップ情報に従っ
て変換係数の線形量子化を行う。量子化器４０で量子化
された変換係数のうち、ＤＣ係数は予測符号化回路（Ｄ
ＰＣＭ）４２にて前ブロックのＤＣ成分との差分（予測
誤差）がとられ、ハフマン符号化回路４３に供給される
。この予測符号化回路４２の詳細なブロック構成を第８
図に示す。 第８図の予測符号化回路４２において、量子化器４０に
より量子化されたＤＣ係数は、遅延回路５３及び減算器
５４に印加される。遅延回路５３は、離散コサイン変換
回路１７が１ブロック分、即ち、８×８画素分の演算を
するのに必要な時間分だけ入力データを遅延させる回路
である。従って、遅延回路５３からは１つ前のブロック
のＤＣ係数が減算器５４に供給される。よって減算器５
４の出力には、前ブロックとのＤＣ係数の差分（予測誤
差）が出力されることになる（本予測符号化では予測値
として前ブロック値を用いているため、予測器は前述の
ごとく遅延回路にて構成される）。 ハフマン符号化回路４３は、予測符号化回路４２より供
給された予測誤差信号をＤＣハフマン・コード・テーブ
ル４４に従って可変長符号化し、多重化回路５１にＤＣ
ハフマン・コードを供給する。 一方、量子化器４０にて量子化されたＡＣ係数（ＤＣ係
数以外の係数）は、スキャン変換回路４５にて第９図に
示すように低次の係数より順にジグザグ・スキャンされ
、有意係数検出回路４６に供給される。有意係数検出回
路４６では、量子化されたＡＣ係数が“０”かどうかを
判定し、“０”の場合はラン長カウンタ４７にカウント
アツプ信号を供給し、カウンタの値を＋１増加させる。 一方、“０”以外の係数の場合には、リセット信号をラ
ン長カウンタ４７に供給し、カウンタの値をリセットす
ると共に、係数をグループ化回路４８にて第１０図に示
されるようにグループ番号“５ｓｓｓ”と付加ビットに
分割し、グループ番号“５ｓｓｓ”をハフマン符号化回
路４９に、付加ビットを多重化回路５１に各々供給する
。 ラン長カウンタ４７は、“０”のラン長をカウントする
回路であり、“０”以外の有意係数間の“０”の数“Ｎ
ＮＮＮ”をハフマン符号化回路４９に供給する。ハフマ
ン符号化回路４９は、供給された“Ｏ”のラン長“ＮＮ
ＮＮ”と有意係数のグループ番号“５ｓｓｓ”とをＡＣ
ハフマン・コード・テーブル５０に従って可変長符号化
し、多重化回路５１にＡＣハフマン・コードを供給する
。 多重化回路５１では、１ブロック（８×８の入力画素）
分のＤＣハフマンコード、ＡＣＣ八ツマンコードび付加
ビットを多重化し、出力端子５２より圧縮された画像デ
ータが出力される。 従って出力端子５２より出力される圧縮データをメモリ
に記憶し、読出し時に逆操作によって伸長することによ
り、メモリ容量の削減が可能である。

【発明が解決しようとしている課題】

しかしながら上記従来例では符号化部に可変長符号化を
用いているため、１ブロックの符号長（情報量）は一定
とならず、メモリのアドレスとブロックとの対応が複雑
となり、第１１図に示すような画像のオーバーラツプや
第１２図に示すような画像の一部置換等の画像合成をメ
モリ上で実行することが非常に困難であるという欠点が
あった。 また、前記従来例では、ＤＣＴ後のＤＣ係数にＤＰＣＭ
を用いているため１部のブロックの置換を行った場合、
ＤＰＣＭの予測値がリセットされるブロック（ブロック
間の演算が行われていないブロック）までさかのぼって
符号化しなければならないこと、また置換によって予測
値が符号化時と復号化時で異ならないように、次のＤＰ
ＣＭがリセットされるブロックまでＤＣ係数の置換を行
わなければならないということが、メモリ上での画像合
成を一層困難なものにしていた。

【課題を解決するための手段】

本発明は上述の課題を解決することを目的として成され
たもので、メモリ上で圧縮された画像の合成を可能とす
る画像処理装置を提供することを目的とする。 上記目的を達成するため、本発明は以下の構成を備える
。 即ち、入力画像データを基本ブロック単位で直交変換す
る直交変換手段と、該直交変換手段での直交変換データ
を量子化し、量子化した変換係数を可変長符号化して所
定値（Ｓ）以下のデータ情報量以下に圧縮して符号化す
る符号化手段と、該符号化手段での圧縮符号化データを
前記所定値（Ｓ）単位で記憶する記憶手段とを備える。

【イ乍用】

以上の構成において、可変長符号化を可能としているに
もかかわらず、所定値（Ｓ）内に１ブロックの圧縮デー
タを格納でき、所定値（Ｓ）の符号化が可能であるため
、記憶手段のアクセスを所定値（Ｓ）単位で行なえ、記
憶制御が非常に容易となり、圧縮データの記憶手段上で
の合成が可能となる。

【実施例】

以下、本発明に係る一実施例を添付図面に基づいて詳述
する。

【第１実施例】 第１図は本発明に係る一実施例の画像処理装置のブロッ
ク構成図である。 第１図において、本実施例装置で処理されるイメージ画
素データは入力端子１から入力される。 まず、入力端子１より入力されたイメージ画素データの
符号化処理及びフレームメモリ８への格納処理を説明す
る。 入力端子１より入力されたイメージ画素データは、数ラ
イン分の遅延用ラインメモリにより構成されるブロック
化回路２において、例えば８部８画素のブロック状に切
８され、複数の符号化回路３８〜３ｄに供給される。 符号化回路３８〜３ｄは、各々異なる情報量となるよう
に設定された可変長符号化を含む回路であり、符号語を
バッファ５８〜５ｄに、符号長を符号長カウンタ４ａ〜
４ｄに各々供給する。 符号長カウンタ４ａ〜４ｄは、ｌブロック内の符号語の
符号長の総和を求めるためのカウンタであり、ブロック
の先頭でリセットされ、以降、符号化回路３ａ〜３ｄよ
り供給される符号長を１ブロック分累積し、結果を符号
化選択回路６に供給する。バッファ５８〜５ｄはｌプロ
９ク分のデータを格納するためのバッファである。 符号化選択回路６は、符号長カウンタ４ａ〜４ｄより供
給される各符号化回路３ａ〜３ｄにおける１ブロック内
の符号長の総和を所定値（Ｓ）と比較し、（Ｓ）以下で
最も（Ｓ）に近い値となる符号化回路を判定し、判定結
果（インデックス）を信号切替スイッチ７及びインデッ
クスメモリ９に供給する。 信号切替スイッチ７は、符号化選択回路６にて選択され
た符号語が格納されているバッファが接続されている端
子（Ｂ　−％−ｄのいずれか）を共通端子ｅに接続し、
バッファ５８〜５ｄに格納されている１ブロック分のデ
ータをフレームメモリ８の該当アドレスに記憶する。こ
のとき、インデックスメモリ９のフレームメモリ８のア
ドレスに対応する部分にインデックスが格納される。 本実施例では、符号化回路は３８〜３ｄの４種類である
のでインデックスは各ブロック当り２ビツト（固定長の
場合）となる。 上記操作を繰返し、１フレ一ム分のデータをフレームメ
モリ８に蓄積することになる。 第１図の画像記憶部を含む本実施例における画像処理装
置の全体構成を第１３図に示す。 第１３図において、２００は画像入力部であり、ＣＣＤ
センサを含むイメージスキャナ等の画像読取装置やホス
トコンピュータ、Ｓｖ左カメラビデオカメラ等の外部機
器のインタフェース等により構成される。画像入力部２
００から入力された画像データは、第１図に示される画
像記憶部２０１の入力端子１に供給される。２０２はオ
ペレータが画像データの出力光の指定等を行う操作部、
２０３は出力制御部であり、前者は画像データの出力光
の選択、後者はメモリ読み出しの同期信号（画像出力部
２０６等と共にプリンタエンジン部を構成する出力制御
部２０３よりのＩＴＯＰ信号等）の出力等を行う。２０
４はデイスプレィ等の画像表示部、２０５は公衆回線や
ローカルエリアネットワークを介して画像データの送信
を行う送信部、２０６は例えば感光体上にレーザビーム
を照射して潜像を形成し、これを可視画像化するレーザ
ビームプリンタ等の画像出力部である。 尚、画像出力部２０６はインクジェットプリンタや熱転
写プリンタ、ドツトプリンタ等であっても良い。 次に以上の構成を備える本実施例装置の符号化データの
復号化制御について説明する。 入力端子１６に接続されている第１３図に示す外部装置
、例えば、出力制御部２０３等より入力端子１６を経由
してＩＴＯＰ信号等の同期信号が入力されると、メモリ
制御回路ｌＯは入力同期信号に従い、フレームメモリ８
の先頭よりＳビット単位で上述制御等で記憶された符号
化して圧縮された書き込みデータを読出すようにフレー
ムメモリ８を制御する。それと同時に、フレームメモリ
８の読出しブロックに対応したインデックスをインデッ
クスメモリ９より読出すように制御する。 インデックスメモリ９より読出された圧縮イメージデー
タは、符号化回路３８〜３ｄに各々対応した復号化回路
１１ａ〜ｌｉｄによって復号化され、信号切替スイッチ
１３の端子ａ〜ｄに供給される。 一方、インデックスメモリ９より読出されたインデック
スは、デイレイ回路（遅延回路）１２により復号化回路
１１ａ〜ｌｉｄでの復号化に要する時間分だけ遅延され
、信号切替スイッチ１３の制御端子に供給される。従っ
て、スイッチ１３の共通端子ｅからは、符号化選択回路
６で選択された符号化回路３８〜３ｄに対応する復号化
回路１１ａ〜１　］、　ｄにより伸長された８×８画素
のイメージ画素データが出力され、ラスター化回路１４
にてブロック化されていたイメージ画素データを元のラ
スター走査データに走査変換して出力端子１５より出力
される。 以上説明したように本実施例によれば、符号化回路３８
〜３ｄにおけるブロック間の演算をなくし、ブロック単
体での復号化が可能と成る。 また、同時に、出力情報量の異なる複数の符号化回路３
８〜３ｄを設け、ブロック内の符号長（可変長符号化後
の符号長のブロック内の総和）が所定値Ｓ以下で最大と
なる符号化回路を選択し、上記所定値Ｓ単位でフレーム
メモリ８に記憶することにより、置換ブロックのアドレ
ッシングを容易にし、フレームメモリ８上での画像合成
が可能となる。

【第２実施例】 第２図は本発明に係る第２実施例を示すブロック構成図
であり、第１図と同一の機能を有するブロックには同一
の番号を付し詳細説明を省略する。 第２実施例は、第１実施例に比し、直交変換部等の情報
量の制御に関係しない部分を各符号化回路で共用化した
構成とすることにより、ハードウェアの削減を図ったも
のである。 以下、第１図に示す第１実施例と異なる構成について説
明する。 第９図に示すような離散コサイン変換処理と可変長符号
化処理とを組合せた符号化処理を本発明に適用する場合
、離散コサイン変換（ＤＣＴ）回路とジグザグスキャン
を行うスキャン変換回路は情報量の制御に関係なく、各
符号化部で共用可能である。 従って第２図の実施例では、離散コサイン回路１７とス
キャン変換回路１８を符号化回路の外に出し、各符号化
回路において共用することにより、ハードウェアの簡略
化を行っている。 よって符号化回路１９ａ〜１９ｄ及び対応する復号化回
路２０ａ〜２０ｄは、各々第３図及び第４図に示す構成
となる。 第３図は第２実施例の符号化回路１９ａ〜１９ｄの詳細
ブロック構成図である。 第３図において、スキャン変換回路１８にて例えば第９
図の様にジグザグスキャンされた変換係数は量子化器２
３にて量子化されて、可変長符号化回路２４に供給され
る。可変長符号化回路２４では量子化された変換係数を
可変長符号化（例えばハフマン符号化）し、符号語をバ
ッファ５８〜５ｄに供給する。 また、これと同時に符号長を符号長カウンタ４ａ〜４ｄ
に供給する。 第４図は第２実施例の復号化回路の詳細ブロック構成図
である。 第４図において、フレームメモリ８より読出されたＳビ
ットの圧縮イメージデータは、可変長復号化回路２５に
て量子化された変換係数に復号され、逆量子化器（代表
値設定回路）２６にて量子化代表値に変換されて第２図
の信号切換スイッチ１３の端子ａ〜ｄに供給される。 信号切換スイッチ１３は、符号化時に選択された符号化
回路１９ａ〜１９ｄに対応する復号化回路２０ａ〜２０
ｄによって復号化された変換係数を選択し、スキャン変
換回路２１によってジグザグスキャンされていた変換係
数が元の順序に変換され、逆離散コサイン変換回路２２
にて実空間のイメージ画素データとなり、ラスター化回
路１４にて元のラスター走査にもどされて出力端子１５
より出力される。 以上説明した様に本実施例によれば、第１の実施例に比
しハードウェア構成を簡略化できる。

【第３の実施例】 第５図は本発明に係る第３実施例を示すブロック構成図
であり、第２図の第２実施例と同一の機能を有するブロ
ックには同一の番号を付し詳細説明を省略する。以下、
第２図の第２実施例と異なる部分についてのみ説明する
。 スキャン変換回路１８より例えば第９図に示す様にジグ
ザグ・スキャンされた変換係数は、量子化器２７にて量
子化され、ＤＣ変換係数は多重化回路３３に、ＡＣ変換
係数は階層分割回路２８へ供摩合される。 階層分割回路２８はＡＣ変換係数なｎ眉の階層に分割す
る回路であり、変換係数のスペクトラム（次数）やビッ
トスライス等の公知の手段によってｎ階層に分割する。 分割された変換係数は各々可変長符号化回路（ＶＬＣ）
３０−１〜３０−ｎによって可変長符号化され、バッフ
ァ３１−１〜３１−ｎにてｌブロワ２分のデータを蓄え
た後、所定のタイミングで多重化回路３３に供給される
。 一方、符号長カウンタ３２−１〜３２−ｎは、各階層の
１ブロック内の符号長の総和を求めるためのカウンタで
あり、ブロックの先頭でリセットされ、可変長符号化回
路３０−１〜３０−ｎより供給される符号長を１ブロッ
ク分累積し、結果を階層数判定回路３５に供給する。 階層数判定回路３５では、各層の符号長カウンタ３２−
１〜３２−ｎより供給される各階の現ブロックの符号長
の総和を順次最上位層より合計してゆき、現ブロックの
情報量（符号長の総和）が所定値Ｓを越える手前の階層
数を判定する。 即ち、量子化後のＤＣ変換係数の量子化ビット数をｆ。 とじ、ｉ番目の階層の符号長の総和をｆ　（ｉ）とする
と、 Σ　ｆ　　（ｉ）　　≦Ｓ−ｆ、　　　　　　　　　　
　（１）を満たすｋ（０≦に≦ｎ）の最大値を求め′、
判定結果ｋを多重化回路３３に供給する。 多重化回路３３では、階層合成回路３５の判定結果ｋに
従い、ＤＣ係数、１〜に層までのＡＣ係数の符号化コー
ドを多重し、Ｓビット単位でフレームメモリ８に書込む
。 第６図は第５図に示す第３実施例の復号化回路３４の詳
細構成を示すブロック図である。 第６図に示す第３実施例の復号化回路３４において、フ
レームメモリ８より読出されたＳビットの圧縮イメージ
データは、まず信号分離回路３６にてＤＣ係数及び各階
層のＡＣ係数の符号化コードに分離され、各々逆量子化
器３９及び可変長復号化回路３７−１〜３７−ｋに供給
される。 また、信号分離回路３６は内部にＡＣ係数の符号化階層
カウンタを持っており、ブロックの先頭データにてカウ
ンタをリセットし、ＡＣ係数の１層分のデータを可変長
の復号化回路３７−１〜３７−ｎに出力する毎にカウン
トアツプし、カウント値を階層合成回路３８に供給する
。 可変長復号化回路３７−１〜３７−にでは、信号分離回
路３６より供給された符号化コードを、各階層データに
復号化し、階層合成回路３８に供給する。階層合成回路
３８では信号分離回路３６より供給される階層カウンタ
値に従い、可変長復号化回路３７−１〜；３７−ｎより
供給される復号化された階層データを順次合成してゆ（
。 フレームメモリに記憶されていた復号ブロックの最下層
にの階層データが復号化され、階層合成が完了すると、
階層合成回路３８は復元されたＡＣ変換係数を逆量子化
器３９に供給する。逆量子化器３９では復号化された量
子化後のＤＣ及びＡＣ変換係数に対応する量子化代表値
を順次第５図のスキャン変換回路２１に供給し、逆ＤＣ
Ｔ回路２１、ラスター化回路１４を経て伸長された画像
データが出力端子１５より出力される。 上記の実施例では、ＤＣ変換係数の精度を確保するため
、階層符号化から分離したが、本発明は以上の例に限定
されるものではなく、ＤＣ変換係数を含めた形で階層符
号化を行っても本発明の範囲に含まれることは勿論であ
る。 また、量子化器は階層分割回路の後にあってももちろん
かまわない。 さらに、本実施例では階層分割後の符号化をパラレル処
理しているが、最上位層より順次処理するシリアル処理
も可能である。この場合、階層部の符号化回路２９及び
復号化回路３４の各階層の可変長符号化回路は１系統で
構成でき、更なるハードウェアの簡略化が図れる。 さらにまた、第１実施例及び第２実施例においては、イ
ンデックスメモリ９をフレームメモリ８とは別に設けた
が、圧縮イメージデータにインデックスを多重化した後
にフレームメモリに記憶する構成とすれば、インデック
スメモリを省略することができる。この場合においては
、符号化選択回路６にて判定基準に用いた所定値Ｓのか
わりにＳ−ｄ　（ｄはインデックスの記憶に必要なビッ
ト数）を用いれば良い。 以上説明したように上述の各実施例によれば、符号化部
におけるブロック間の演算をなくし、ブロック単体で復
号化可能とすると同時に、出力情報量の異なる複数の符
号化回路を設け、ブロック内の符号長（可変長符号化後
の符号長のブロック内の総和）が所定値Ｓ以下で最大と
なる符号化を選択し、上記所定値単位でメモリに記憶す
ることにより、置換ブロックのアドレッシングを容易に
し、メモリ上での画像合成が可能になる優れた効果が得
られる。 また、ブロック単位で固定長化されているため、復号化
に要する時間もブロック毎にほぼ一定となる。このため
、可変長符号化に必要な復号化後のデータの伝送レート
の定レート化のためのバッファも不要となり、ハードウ
ェアを非常に簡略化することができる。 また、符号化方法はＡＤＣＴに限らず、例えば算術符号
化、予測符号化などの他の可変長の符号かであっても良
い。 更に、複数の符号化回路は、例えば、量子化テーブルを
構成するパラメータ、ハフマン・コード・テーブルを構
成するパラメータを夫々異なったものとすることによっ
て符号長を変化させることができる。 更にまた、上述の様に複数の符号化回路をパラレルに配
置するのではなく、例えば、コンピュータによりシリア
ルに演算を行って所望の符号化方法を決定するようにし
てもよい。

【発明の効果】

以上説明したように本発明によれば、可変長符号化を用
いているにもかかわらず、所定値Ｓビット内に１ブロッ
クの圧縮データを格納でき、Ｓビットのみで画像処理が
可能隣記憶手段のアクセスもＳビット単位となり、記憶
制御が非常に容易となり、画像処理データの記憶手段上
での合成も可能となる。 また、処理単位がブロック単位で固定長化されているた
め、画像処理に要する時間もブロック毎にほぼ一定とな
るため、画像処理の例えば可変長符号化に必要な復号化
後のデータの伝送レートの定レート化のためのバッファ
も不要となり、ハードウェアを非常に簡略化することが
できる。

【図面の簡単な説明】

第１図は本発明に係る一実施例の画像処理装置のブロッ
ク構成図、 第２図は本発明に係る第２実施例の画像処理装置のブロ
ック構成図、 第３図は第２実施例における符号化回路の具体的構成を
示すブロック図、 第４図は第２実施例における復号化回路の具体的構成を
示すブロック図、 第５図は本発明に係る第３実施例の画像処理装置のブロ
ック構成図、 第６図は第３の実施例における復号化回路の具体的構成
を示すブ・ロック図、 第７図は従来例の画像処理装置のブロック構成図、 第８図は従来例の予測符号化回路の具体的構成を示すブ
ロック図、 第９図は一般的なりＣＴ係数のスキャン順序を示す図、 第１０図は第７図に示すグループ化回路によるＡＣ係数
のグループ番号と附加ビットへの分割例を示す図、 第１１図はフレーム上での画像のオーバーラツプの発生
例を示す図、 第１２図はフレーム上での画像の置換の発生例を示す図
、 第１３図は本発明の実施例の装置全体の構成を示すブロ
ック図である。 スイッチ、８・・・フレームメモリ、９・・・インデッ
クスメモリ、１０・・・メモリ制御回路、ｌｌａ〜１１
　ｄ　、　２０　ａ　〜２０　ｄ　、　３４　＝−復号
化回路、１２・・・遅延回路、１４・・・ラスター化回
路、１７・・・離散コサイン変換回路、１８．２１・・
・スキャン変換回路、２２・・・逆離散コサイン変換回
路、２７・・・量子化器、２８・・・階層分割回路、３
３・・・多重化回路、３５・・・階層分割回路、２００
・・・画像入力部、２０１・・・画像配憶部、２０２・
・・操作部、２０３・・・出力制御部、２０４・・・画
像表示部、２０５・・・送信部、２０６・・・画像出力
部である。 図中、２・・・ブロック化回路、３ａ〜３ｄ。 １９　ａ　〜１９　ｄ　、　２９−１−２９　ｎ−符号
化回路、４　ａ　〜４　ｄ　、　３２−１〜３２　ｎ−
符号長カウンタ、５　ａ　〜５　ｄ、　３１−１〜３１
−ｎ−バッファ、６・・・符号化選択回路、７，１３・
・・信号切換第４図 第 ６図 第８図 第９図 ＡＣ傳曹 ｓｓｓ 第 ○図

Claims (4)

【特許請求の範囲】
1. （１）入力画像データを基本ブロック単位で直交変換す
   る直交変換手段と、該直交変換手段での直交変換データ
   を量子化し、量子化した変換係数を可変長符号化して所
   定値（Ｓ）以下のデータ情報量以下に圧縮して符号化す
   る符号化手段と、該符号化手段での圧縮符号化データを
   前記所定値（Ｓ）単位で記憶する記憶手段とを備え、 該記憶手段への記憶データを前記所定値（Ｓ）単位で読
   出し制御可能なことを特徴とする画像処理装置。
2. （２）符号化手段は、符号化後の情報量の異なる複数の
   符号化方法を行い、基本ブロック単位の符号化後の情報
   量が前記所定値（Ｓ）以下で（Ｓ）に最も近い値となる
   符号化方法を選択し符号化処理を行なうことを特徴とす
   る請求項第１項記載の画像処理装置。
3. （３）符号化手段の複数の符号化方法を行う際に前記直
   交変換手段を共用することを特徴とする請求項第２項記
   載の画像処理装置。
4. （４）符号化手段は、直交変換手段での直交変換後の変
   換係数を基本ブロック毎に少なくとも２層の階層に分割
   する分割手段を備え、符号化方法を行う際に最上位層よ
   り順次符号化を行い、基本ブロックの１ブロックの符号
   化後の情報量が前記所定値（Ｓ）を越えない階層までの
   符号化データを記憶手段に記憶することを特徴とする請
   求項第３項記載の画像処理装置。