JPH0487465A - 画像データ変換方法とその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　要〕 多値画像を複数の画素からなるブロックに分割してブロ
ック内の画素を直交変換した後符号化する画像データ符
号化方法とその装置に関し、処理速度を高速にする画像
データ符号化方法とその装置を提供することを目的とし
、 原画像を複数のＮ×Ｎ画素からなるブロックに分割し、
前記ブロック毎に前記複数のＮ×Ｎ画素のデータを離散
コサイン変換する装置において、前記離散コサイン変換
における変換定数を記憶する変換定数保持手段と、前記
ブロック内の同一行あるいは同一列内の１個のデータと
該データに対応する同一行あるいは同一列のデータとを
加算する相対定数加算手段と、前記ブロック内の同一行
あるいは同一列内の１個のデータと、該データに対応す
る同一行あるいは同一列のデータとの差分を求める相対
定数減算手段と、列あるいは行位置に対応して、前記相
対定数加算手段の出力と相対定数減算手段の出力とを選
択する選択手段と、該選択手段の出力と前記変換定数保
持手段で記憶する対応する定数とを乗算する乗算手段と
、該乗算手段の出力を同一行あるいは同一列内で累算す
る累算手段とより成るように構成する。

［産業上の利用分野］ 本発明は、多値画像等のデータの符号化装置に係り、さ
らに詳しくは多値画像を複数の画素からなるブロックに
分割してブロック内の画素を直交変換した後符号化する
画像データ符号化方法とその装置に関する。

〔従来の技術〕

数値データに比べて情報量が桁違いに大きい画像データ
、特に中間調画像やカラー画像のデータを蓄積し、ある
いは高速、高品質で伝送するためには画素毎の階調値を
高能率に符号化する必要がある。

画像データの高能率な圧縮方式として、例えば適応離散
コサイン変換符号化方式（Ａｄａｐｔｉｖｅ　Ｄｉｓｃ
ｒｅｔｅ　Ｃｏ５１ｎｅ　Ｔｒａｎｓｆｏｒｍ）がある
。このＡＤＣＴ方式は、画像を８×８画素からなるブロ
ックに分割し、このブロックの画信号を２次元離散コサ
イン変換（以下、ＤＣＴと呼ぶ）により空間周波数分布
の係数に変換し、視覚に適応した閾値で量子化し、求め
た量子化係数を統計的に求めたハフマン・テーブルによ
り符号化する方式である。

第７図はＡＤＣＴ方式の符号化回路のブロック図である
。以下ではその符号化動作を説明する。

画像を第８図に示す８×８画素からなるブロックに分割
し、端子２３から２次元ＤＣＴ変換部２４に入力する。

２次元ＤＣＴ変換部２４では入力された画信号を直交変
換して、第９図に示す空間周波数分布の係数に変換しく
ＤＣＴ係数を求める）、線形量子化部２５に出力する。

第１０図は２次元ＤＣＴ変換部２４のブロック図である
。端子２３より入力した画信号は１次元ＤＣＴ変換部３
０で１次元ＤＣＴ変換され、転置部３１でブロック内の
係数の行と列とを入れ替え（転置）、１次元ＤＣＴ変換
部３２に出力される。１次元ＤＣＴ変換部３２は前述の
１次元ＤＣＴ変換部３０と同様に１次元ＤＣＴ変換する
回路であり、入力する信号を同様に１次元ＤＣＴ変換し
転置部３３に出力する。転置部３３では、前述の転置部
３１と同様の転置処理を行い、端子３４に出力する。こ
のように画像データの全ブロックについて処理を行うこ
とで入力した画像信号はＤＣＴ係数に変換される。

第７図に戻って説明を続ける。線形量子化部２５では、
入力されたＤＣＴ係数を視覚実験により決められた第１
１図に示す閾値で構成する量子化マトリクス２２により
線形量子化する。この線形量子化により第８図に示す量
子化係数を得る。第１２図で示すように闇値より小さい
値のＤＣＴ係数はＯとなり、ＤＣ成分とわずかのＡＣ成
分のみが値を持つ量子化係数が生成される。

２次元的に配列された量子化係数は、第１３図に示すジ
グザグスキャンと呼ばれる走査順序に従って１次元に変
換され、可変長符号化部２６に入力する。可変長符号化
部２６は画ブロック先頭のＤＣ成分と前ブロックのＤＣ
成分との差分を可変長符号化する。ＡＣ成分については
有効係数（値が０でない係数）の値（以下、インデック
スと呼ぶ）とそこまでの無効係数（値が０の係数）のラ
ンの長さ（以下、ランと称する）を、ブロック毎に可変
長符号化する。ＤＣ，ＡＣ各成分は画像毎の統計量をも
とに作成するハフマン・テーブルで構成する符号表２７
を用いて符号化され、得られた符号データは順次端子２
８より出力される。

一方、前述した回路によって得られた符号データは以下
の方法により画像に復元される。第１４図はＡＤＣＴ方
式の復元回路のブロック図である。

端子４０から入力された符号データは可変長復号部４１
に入力する。可変長復号部４１ではハフマン・テーブル
と逆のテーブルで構成する復号表４２により入力された
符号データをインデックスとランの固定長データに復号
し、逆量子化部４３に出力する。逆量子化部４３は、量
子化マトリクス４８の各々値を乗算することにより、入
力された量子化係数を逆量子化してＤＣＴ係数を復元し
、２次元逆ＤＣＴ変換部４４に出力する。２次元逆ＤＣ
Ｔ変換部４４は入力されたＤＣＴ係数を逆ＤＣＴ変換に
より直交変換し、空間周波数分布の係数を画信号に変換
する。

さらに具体的な２次元逆ＤＣＴ変換部４４について説明
する。第１５図は２次元ＤＣＴ変換部のブロック図であ
る。端子５０より入力したＤＣＴ係数は１次元逆ＤＣＴ
変換部５１で１次元逆ＤＣＴ変換され転置部５２に加わ
る。転置部５２は１ブロツク内の係数の行と列を入れ換
えて１次元逆ＤＣＴ変換部５３に出力する。１次元逆Ｄ
ＣＴ変換部５３は入力された転置後の係数を再び１次元
逆ＤＣＴ変換し、転置部５４に出力する。転置部５４は
、転置部５２と同様に再度１ブロツク内の係数の行と列
を入れ換える。以上の動作により得られる信号を端子４
５から出力することにより画像が復元される。

前述した１次元ＤＣＴ変換部３０．３２ならびに１次元
逆ＤＣＴ変換部５１．５３における変換はマトリクス演
算を行っている。例えば式（１）は１次元ＤＣＴ変換部
３０．３２における演算式である。

ここで、ＡＩｌ〜Ａ８８はＤＣＴ変換定数、χ１１〜Ｘ
８１は入力データ（画像データ）、Ｙ１１〜Ｙ８１は演
算結果（１次元のＤＣＴ係数）である。この式（１）の
マトリクスを展開すると、式（２）〜式（９）を得る。

Ｙ１１＝Ａ１１率χ１１＋Ａ１２＊Ｘ２１＋Ａ１３＊Ｘ
３１＋Ａ１４＊Ｘ４１＋Ａ１５＊Ｘ５１＋Ａ１６＊Ｘ６
１＋Ａ１７＊Ｘ７１＋Ａ１８＊Ｘ８１＝　Ｆ１１＋Ｆ１
２十Ｆ１３＋Ｆ１４＋Ｆ１５＋Ｆ１６＋Ｆ１７＋Ｆ１Ｂ
　　・・・（２）Ｙ２１　＝　Ａ２１本Ｘ１１＋Ａ２２
本Ｘ２１＋Ａ２：ｈＸ３１＋Ａ２４本Ｘ４１＋Ａ２５本
Ｘ５１＋Ａ２６本Ｘ６１＋Ａ２７零Ｘ７１＋Ａ２８零Ｘ
８１＝　Ｆ２１＋Ｆ２２十Ｆ２３＋Ｆ２４＋Ｆ２５＋Ｆ
２６＋Ｆ２７＋Ｆ２Ｂ　　　・、　、　（３）Ｙ３１　
＝　Ａ３１本Ｘ１１＋Ａ３２本Ｘ２１＋Ａ３３本Ｘ３１
＋Ａ３４本Ｘ４１十Ａ３５本Ｘ５１＋Ａ３６本Ｘ６１＋
Ａ３７零Ｘ７１＋Ａ３８本Ｘ８１＝　Ｆ３１＋Ｆ３２＋
Ｆ３３＋Ｆ３４＋Ｆ３５＋Ｆ３６＋Ｆ３７＋Ｆ３８　　
　・・・（４）Ｙ４１　＝　Ａ４１本Ｘ１１＋Ａ４２本
Ｘ２１＋Ａ４３本Ｘ３１＋Ａ４４＊Ｘ４１＋Ａ４５本Ｘ
５１＋Ａ４６＊Ｘ６１＋Ａ４７宰Ｘ７１＋Ａ４８＊Ｘ８
ｌ−Ｆ４１＋Ｆ４２＋Ｆ４３＋Ｆ４４＋Ｆ４５＋Ｆ４６
＋Ｆ４７＋Ｆ４８　　・・・（５）Ｙ５１＝Ａ５１京Ｘ
１１＋Ａ５２本Ｘ２１＋Ａ５３本Ｘ３１＋Ａ５４本Ｘ４
１＋Ａ５５本Ｘ５１＋Ａ５６本Ｘ６１＋Ａ５７零Ｘ７１
＋Ａ５８本Ｘ８１＝　Ｆ５１＋Ｆ５２＋Ｆ５３＋Ｆ５４
＋Ｆ５５＋Ｆ５６＋Ｆ５７＋Ｆ５８　　　・・・（６）
Ｙ６１　＝　Ａ６１＊Ｘ１１＋Ａ６２本Ｘ２１＋Ａ６３
零Ｘ３１＋Ａ６４本Ｘ４１＋Ａ６５本Ｘ５１＋Ａ６６本
Ｘ６１＋Ａ６７本Ｘ７１＋Ａ６８本Ｘ８１＝　Ｆ６１＋
Ｆ６２＋Ｆ６３＋Ｆ６４＋Ｆ６５→Ｆ６６＋Ｆ６７＋Ｆ
６Ｂ　　・・・（７）Ｙ７１＝Ａ７１零Ｘ１１＋Ａ７２
本Ｘ２１＋Ａ７３本Ｘ３１÷Ａ７４本Ｘ４１＋Ａ７５本
Ｘ５１＋Ａ７６本Ｘ６１＋Ａ７７本Ｘ７１＋Ａ７８零Ｘ
８１＝　Ｆ７１＋Ｆ７２＋Ｆ７３＋Ｆ７４＋Ｆ７５＋Ｆ
７６＋Ｆ７７＋Ｆ７８　　・・・（８）ＹＢ２　＝　Ａ
８１零Ｘ１１＋Ａ８２本Ｘ２１＋Ａ８３本Ｘ３１＋Ａ３
４４Ｘ４１＋Ａ８５本Ｘ５１＋Ａ８６本Ｘ６１＋Ａ８７
本Ｘ７１＋Ａ８Ｂ本Ｘ８ｌ−Ｆ８１千ＦＢ２＋Ｆ８３＋
Ｆ８４＋Ｆ８５＋Ｆ８６＋Ｆ８７＋Ｆ８８　　　・・・
（９）上記式を演算して変換結果を得ている。

第１７図は前述の式（２）〜式（９）におけるマトリク
ス演算を行う１次元ＤＣＴ変換部３０．３２のブロック
図である。

端子６１から先頭画素の画像信号（Ｘｌｌ）が入力し、
レジスタ（Ｒ）６２にセット（格納）される。

また、定数メモリ６３から画像信号（Ｘｌりに対応した
８個のＤＣＴ変換定数（Ａｌｌ、Ａ２１．Ａ３１．Ａ４
１　Ａ５１、Ａ６１．Ａ７１．Ａ３１）が読み出され、
それぞれレジスタ（Ｒ）６４−１〜６４−８にセットさ
れる。乗算器６５−１〜６５−８は、レジスタ６２に保
持されている画像信号（Ｘｌｌ）と、レジスタ６４−１
〜６４−８に保持されている定数（Ａｌｌ、Ａ２１．Ａ
３１　Ａ４１、Ａ５１．Ａ６１．Ａ７１．Ａ３１）とを
乗算し、その乗算結果（Ｆｌｌ、Ｆ２１．Ｆ３１．Ｆ４
１．Ｆ５１．Ｆ６１．Ｆ７１．Ｆ８１）をレジスタ６６
−１〜６６−８にセットする。すなわち式（２）〜式（
９）のそれぞれの第１項の計算（Ｆｌｌ、Ｆ２１．Ｆ３
１．Ｆ４１゜Ｆ５１．Ｆ６１．Ｆ７１．Ｆ８１）を並列
に行う。加算器６７−１〜６７−８は、レジスタ６６−
１〜６６−８に保持されている乗算結果（Ｆｌｌ、Ｆ２
１．Ｆ３１．Ｆ４１．Ｆ５１．Ｆ６１゜Ｆ７１．Ｆ８１
）と、レジスタ６８−１〜６８−８に保持されている前
段までの中間結果（第１段では「０．）とを加算し、レ
ジスタ６８−１〜６８−８に第１段の処理結果（Ｆｌｌ
、Ｆ２１．Ｆ３１．Ｆ４１．Ｆ５１．Ｆ６１．Ｆ７１．
Ｆ８１）をセットする。第１段の処理が終了すると、端
子６１から２番目の画素の画像信号（Ｘ２１）を入力し
、レジスタ６２にセットする。また、定数メモリ６３か
ら画像信号（Ｘ２１）に対応した８個のＤＣＴ変換定数
（Ａ１２．Ａ２２．Ａ３２．Ａ４２．Ａ５２．Ａ６２．
Ａ７２．Ａ３２）を読み出し、それぞれレジスタ６４−
１〜６４−８にセットする。そして乗算器６５−１〜６
５−８はレジスタ６２に保持されている画像信号（Ｘ２
１）とレジスタ６４−１〜６４−８に保持されている定
数（Ａ　１２　、　Ａ２２　、　Ａ３２．　Ａ４２　、
　Ａ５２．　Ａ６２．　Ａ７２　、　Ａ３２）とを乗算
し、その乗算結果（Ｆ１２．Ｆ２２．Ｆ３２．　Ｆ４２
．Ｆ５２．Ｆ６２．Ｆ７２、ＦＢ２）を゛レジスタ６６
−１〜６６−８にセントする。すなわち式（２）〜式（
９）のそれぞれの第２項の計算（Ｆ１２．Ｆ２２．Ｆ３
２．Ｆ４２．Ｆ５２．　Ｆ６２．Ｆ７２．Ｆ８２）を並
列に行う。加算器６７−１〜６７−８は、レジスタ６６
−１〜６６−８に保持されている前述の乗算結果（Ｆ１
２．　Ｆ２２．Ｆ３２．Ｆ４２．Ｆ５２．Ｆ６２．Ｆ７
２．Ｆ８２）と、レジスタ６８−１〜６８−８に保持さ
れている前段までの中間結果（Ｆｉｌ、Ｆ２１．Ｆ３１
．　Ｆ４１．Ｆ５１．Ｆ６１．Ｆ７１．Ｆ８１）とを加
算し、レジスタ６８−１〜６８−８に第２段までの処理
結果（Ｆ１１＋Ｆ１２．　Ｆ２１＋Ｆ２２．Ｆ３１＋Ｆ
３２゜Ｆ４１＋Ｆ４２．Ｆ５１＋Ｆ５２．Ｆ６１＋Ｆ６
２．Ｆ７１＋Ｆ７２．Ｆ２１＋Ｆ２）をセットする。第
３番目以降の画素についても同様に式（２）〜式（９）
の各項の計算とその計算結果と前段までの結果を加算す
る処理を並列に行い、第８項まで繰り返すことにより、
レジスタ６８−１〜６８−８に第８段までの処理結果（
Ｙｌｌ、Ｙ２１．Ｙ３１．Ｙ４１．Ｙ５１、Ｙ６１．Ｙ
７１．Ｙ８１）が保持される。第８項までの繰り返しの
演算の後、８画素分のＤＣＴ係数がレジスタ（Ｒ）６９
−１〜６９−８にセントされる。

そしてマルチプレクサ７０で１係数毎、順次選択して端
子７１から出力することにより、８画素分の変換が終了
する。以上の処理を８画素単位に順次繰り返すことによ
り、１ブロツク内での１次元ＤＣＴが計算される。

前述した演算は１次元ＤＣＴ変換におけるものであり、
２次元ＤＣＴ変換を行うためには更に計算された１ブロ
ツク内の係数の行と列で入れ換え（転置）を行い、前述
と同様の１次元ＤＣＴを計算して再度転置することでブ
ロック内の画像が２次元ＤＣＴ変換される。以上の処理
を１画面に対して繰り返すことにより、１画面分の画像
が２次元ＤＣＴ変換される。

〔発明が解決しようとする課題〕

従来技術においては、１次元ＤＣＴ変換では１つの入力
信号を変換するためには８回の乗算と８回の加算処理を
必要とし、全処理に多くの時間を有するという問題を有
していた。そのため、入力信号をＤＣＴ変換する際、変
換に必要な計算（乗算および加算）を並列に行うことに
より、変換処理の高速化を実現していた。しかし、ｎ画
素の変換に対して、同じｎ個の乗算器および加算器が必
要となるため、回路規模が大きくなるという問題があっ
た。

本発明は、処理速度を高速にする画像データ符号化方法
とその装置を提供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理ブロック図である。本発明は原画
像を複数のＮ×Ｎ画素からなるブロックに分割し、前記
ブロン・り毎に前記複数のＮ×Ｎ画素のデータを離散コ
サイン変換する装置におけるものである。

変換定数保持手段１は前記離散コサイン変換における変
換定数を記憶する。

相対定数加算手段２は前記ブロック内の同一行あるいは
同一列内の１個のデータと該データに対応する同一行あ
るいは同一列のデータとを加算する。この対応する同一
行あるいは同一列のデータは前記ブロック内の同一行あ
るいは同一列の中央を中心とした前記データと対称の位
置のデータである。

相対定数減算手段３は前記ブロック内の同一行あるいは
同一列内の１個のデータと該データに対応する同一行あ
るいは同一列のデータとの差分を求める。この対応する
同一行あるいは同一列のデータは前記ブロック内の同一
行あるいは同一列の中央を中心とした前記データと対称
の位置のデータである。

選択手段４は、列あるいは行位置に対応して前記相対定
数加算手段２の出力と相対定数減算手段３の出力とを選
択する。

乗算手段５は、該選択手段４の出力と前記変換定数保持
手段１で記憶する対応する定数とを乗算する。

累算手段６は、該乗算手段５の出力を同一行あるいは同
一列内で累算する。

〔作　　　用〕

ＤＣＴ係数を求めるための定数において同一列内の相対
する係数は奇数列では等しく、偶数列では絶対値が等し
い。本発明はこれを応用し、予め入力信号の同一行内の
相対するデータの和を相対定数加算手段２で、差を相対
係数減算手段３で求めておき、奇数列の計算には和を、
偶数列では差を選択手段４で選択して加算して乗算回数
を半分にしている。

また、相対定数加算手段２や相対定数減算手段３をそれ
ぞれ複数で構成し、さらに乗算手段５、累算手段６をも
複数で構成して、演算時間を高速化している。

〔実　　施　　例］ 第２図は本発明の実施例のＤＣＴ変換回路の構成図であ
る。端子６より入力した画像データはデマルチプレクサ
７でデータＸｌｉ〜Ｘ　ｓ　ｉに分割される。本発明の
実施例においては１ブロンクは８×８画素から成るので
、１行あるいは１列のデータが８個のデータχ１．〜Ｘ
ＢＩに分割される。最初にデマルチプレクサ７からは８
画素分のデータＸｌｉ〜Ｘ８ｉが出力される。データＸ
ｌｉ〜Ｘ　ＩＩ　ｉは加算器１０−１〜１０−４と減算
器１１−１〜１１〜４に入力し、加算結果（ＦＰＩ〜Ｆ
Ｐ４）はレジスタ（Ｒ）１２−１〜１２−４に、また、
減算結果（ＦＭＩ〜ＦＭ４）はレジスタ１２−５〜１２
−８に保持される。

セレクタ１３−１〜１３−４はレジスタ１２−１〜１２
−４の出力を選択しマルチプレクサ８に出力する。マル
チプレクサ８はセレクタ１３−１〜１３−４のデータを
順次レジスタ１４に出力する。

レジスタ１４はまず加算器１０−１の出力ＦＰＩを保持
する。それと同様に、定数メモリ９は変換定数Ａ　ＩＩ
　、　Ａ　３１　、　Ａ　ｓ　ｒ　、　Ａフ、をレジス
タ１５−１〜１５−４に出力する。レジスタ１４に保持
された加算データＦＰＩとレジスタ１５−１〜１５−４
に保持された変換定数Ａ　＋　１．　Ａ　３１１　Ａ　
５Ｉ＋　Ａ　７１とはそれぞれ乗算器１６−１〜１６−
４に入力し、乗算器１６−１〜１６−４はそれぞれ入力
する値を乗算する。その乗算結果はそれぞれ加算器１７
〜１〜１７−４に加わり、累積加算される。尚、初期に
おいてはレジスタ１８−１〜１８−４はリセットされて
おり、その内容は０であるので第１回目の累算ではＯと
の加算となる。

次にマルチプレクサ８は加算器１０−２の出力ＦＰ２を
レジスタ１４に出力し、定数メモリ４は変換定数Ａ　Ｉ
　２　、　Ａ　３２　、　Ａ　ｓ□、Ａ７２をレジスタ
１５１〜１５−４に出力する。レジスタ１４に保持され
た加算データＦＰ２とレジスタ１５−１〜１５−４に保
持された変換定数Ａｔ□、　Ａ３２．　Ａ５２．　Ａフ
２は前記と同様に乗算され、加算器１７−１〜１７−４
で前の結果との累積加算される。同様に加算データＦＰ
３．ＦＰ４においても行い、その累積加算結果（Ｙｌｌ
、　　ＹＢ３．　　Ｙ＋ｓ、　　ＹＢ７）をレジスタ１
９１〜１９−４に保持し、マルチプレクサ２０はレジス
タ１９−１〜工９−４からのＤＣＴ係数Ｙ１、。

ＹＢ２．　Ｙ１５．　Ｙ１７を端子６から出力する。

加算結果（ＦＰＩ〜ＦＰ４）に対応する演算が終了する
とレジスタ１８−１〜１８−４．１９−１〜１９−４を
クリアする。次にセレクタ１３−１〜１３−４は、レジ
スタ１２〜５〜１２−８のデータ（減算結果）をマルチ
プレクサ８に出力する。マルチプレクサ８はセレクタ１
３−１〜１３−４のデータを順次レジスタ１４に出力す
る。レジスタ１４にはまず差分値ＦＭＩが保持される。

それと同時に、定数メモリ９は変換定数Ａ　２　＋　、
　Ａ　ａ　＋　、　Ａ　ｂ　＋　。

Ａ　Ｂ　１をレジスタ１５−１〜１５−４に出力する。

レジスタ１４に保持された差分値ＦＭＩとレジスタ１５
−１〜１５〜４に保持された変換定数Ａ２、。

Ａ　４＋　、　Ａ　ｂ　ｒ　、　Ａ　ｇ　＋はそれぞれ
乗算器１６−１〜１６−４に入力し、乗算器１６−１〜
１６−４はそれぞれ入力する値を乗算する。そして、そ
の結果を加算器１７−１〜１７−４に出力する。加算器
１７−１〜１７−４はそれぞれの累積加算を行い、その
結果をレジスタ１８−１〜１８−４に保持する。以下、
同じようにマルチプレクサ８は差分値ＦＭ２〜ＦＭ４を
順次レジスタ１４に出力し、定数メモリ９はＡ２２〜Ａ
２４．　Ａ４２〜Ａ　ａ　ａ　＋　Ａ　ｂ　２〜Ａ６４
゜Ａ８２〜Ａｇ４を順次レジスタ１５−１〜１５−４に
出力する。前記と同様の演算を経てレジスタ１９１〜１
９−４にはＤＣＴ係数Ｙ１□、　Ｙｌ４．　Ｙｌ６゜Ｙ
ｌ［ｌが保持される。そして、マルチプレクサ２０はＤ
ＣＴ係数Ｙ　＋ｚ、　Ｙ　＋ａ、　Ｙ　＋ｂ＋　Ｙ　＋
ｓを端子２１から順次出力する。

以上のようにして１行分のブロック内画像データがＤＣ
Ｔ変換される。同様の処理を全てのブロック内の行につ
いて行うことにより、１ブロック画面分の画像データが
１次元ＤＣＴ変換される。

前述の動作より得られた１次元ＤＣＴ変換係数の行と列
を転置し、もう−度量様の変換を行うことで２次元ＤＣ
Ｔ変換係数が得られる。

本発明のＤＣＴ係数定数における同一列内の相対する係
数は、奇数列では等しく、偶数列では絶対値が等しい（
符号が反転している）ことを応用し、予め入力信号の同
一行内の相対する定数の和、および差を求めておき、奇
数列の計算には和を、偶数列では差を用いることにより
加算、乗算回数を減らしている。

第３図、第４図は同一行内、同一列内の相対する係数の
説明図である。

例えば８×８ブロツクのＤＣＴ変換において、その変換
定数は第１６図に示す値が用いられる。

従って、１行等の式００）で表せるＤＣＴ変換は以下の
計算式に変換することができる。

ここで、Ｉ　Ｉ　Ｊ　”＝　　Ａ　ｉ　Ｊである。

従って、求める定数が奇数列の場合、 偶数列の場合、 を行うことにより従来と等価のＤＣＴ変換が行われる。

従来の１次元ＤＣＴ変換では、式２〜式９に示すように
１画素当たり８回の加算と８回の乗算を必要とした。し
かし、本方式では加算回数は５回、乗算回数は４回とな
り、倍以上の高速化が図れるようになる。

第５図は本発明の第２の実施例のＤＣＴ変換回路の構成
図である。前述した本実施例では、加算結果と減算結果
をセレクタ１３−１〜１３−４を用いて選択しているが
、セレクタを一切用いずにマルチプレクサ８以鋒の回路
をもう１つ並列に用いることにより、１行分のＤＣＴ変
換を一度に行うことができる。すなわち、デマルチプレ
クサ７においてＸｌｉ〜ｘ８ｔをまず選択し、加算器１
０−１〜１０−４、減算器１１−１〜１１−４に加え、
その結果をレジスタ１２−１〜１２−８を介してマルチ
プレクサ８−１．８−２に加えている。マルチプレクサ
８−１には加算結果ＦＰＩ〜ＦＰ４が加わりマルチプレ
クサ８−１の結果をレジスタ１４１に順次選択して加え
る。また、マルチプレクサ８−２には減算結果ＦＭＩ〜
ＦＭ４が加わり、マルチプレクサ８−２はその結果をレ
ジスタ１４〜２に順次選択して加える。この時定数メモ
リ９−１はレジスタ１５−１〜１５−８に定数Ａ　＋　
Ｉ−Ａ　？　＋　１Ａ２．　、ｗ　Ａ　８．を出力し、
レジスタ１５〜１〜１５−８はこの定数を保持するとと
もに乗算器１６−１〜１６−８に加える。乗算器１６−
１〜１６〜８はまず前記加算、減算結果ＦＰＩ　、　Ｆ
ＭＩと定数とをそれぞれ乗算し、加算器１７−１〜１７
−８で累積加算し、レジスタ１８−１〜１８−８に格納
する。続いて、マルチプレクサ８−１．８−２は次の結
果ＦＰ２　、　ＦＭ２を選択し同様に乗算さらには累積
と前述と同様に演算する。そしてさらに結果ＦＰ３゜Ｆ
Ｍ３　、さらにはＦＰ４．ＦＭ４に対して選択して演算
する。

以上の演算動作を４回行うことにより、レジスタ１８−
１〜１８−８にはそれぞれ１個のＤＣＴ係数が格納され
ることとなり、４回の演算の後レジスタ１９−１〜１９
−８に格納し、マルチプレクサ２０−１で順次選択して
８個のＤＣＴ係数を出力する。さらにデマルチプレクサ
７が順次次の行のデータを選択し、前述した演算動作を
行うことによって、８×８画素のＤＣＴ係数を求めるこ
とができる。

第１の実施例においては４ヶ単位での累積加算を行って
いるが、第２・の実施例においては８ヶ単位での累積加
算を行っており、その動作はさらに高速化される。

また前述した実施例においては並列に４ケや８ケ等の複
数個のＤＣＴ係数を求めているが、速度を要求されない
システムにおいては１個単位で求めることも可能である
。

第６図は本発明の第３の実施例の構成図である。

１ブロック画像データをブロックメモリ１００に格納し
、対応する２個の画像データをアドレス発生回路１０１
で指示して加算器１０２に加える。

そしてセレクタ１０３を介して乗算器１０４に加える。

定数メモリ１０５はアドレス発生回路１０１によって指
示された定数ＡＩＩを出力し、乗算器１０４は（Ｘ　＋
　＋　＋　Ｘ　ｓ　＋　）　Ｘ　Ａ　＋　＋を求め、加
算器１０６に出力する。レジスタ（Ｒ）１０７には最初
は０が格納されているので、その出力が加わる加算器１
．０６は乗算器１０４の出力とＯとを加算し、レジスタ
１０７に格納する。続いてアドレス発生回路１０１はブ
ロックメモリ１００に対しデータＸ２１．χフ、を指示
するとともに、定数メモリ１０５に定数ＡＩ２を指示す
る。この指示により、乗算器１０４は（ＸＺＩ＋Ｘ７＋
）　ＸＡ　Ｉ　２　ヲ出力Ｌ、同様に加算器１０６で累
積加算する。続いて、データＸ　３１．　Ｘ　６１と定
数Ａ　Ｈ３、またデータχｊｌ＋　ｘ５、と定数Ａ１４
を指示することにより、結果的にはＯＣＴ係数Ｙｚを求
めることができる。前述した動作を繰り返すことにより
、ＤＣＴ係数Ｙ１１．　　Ｙ３Ｈ。

Ｙ５１．　Ｙ７１を得る。また、セレクタ１０３は減算
回路１０８の出力を選択、必要とするデータをアドレス
発生回路１０１で順次指示することにより、ＤＣＴ係数
Ｙ２１．　Ｙ４□＋　Ｙ６１．　Ｙｌｌｌを得る。前述
した動作をさらに順次次の行のデータを指示することに
よって全ＤＣＴ係数を求めることができる。

本発明の第３の実施例においては乗算器１個で順次係数
を求めるための乗算さらには加算器１０６によって累積
加算を行っているが、従来の方式に比べ、半分の乗算と
累積加算で行うことができ、係数の求める動作を速くす
ることができる。

〔発明の効果〕

以上説明したように本発明によれば、予め入力信号の同
一行内の相対する定数の和、および差を求めておき、求
める変換後の定数の列の位置により、和、または差を用
いて計算することにより乗算回数、および加算回数を短
縮させることができる。また、これにより全演算動作を
高速化することができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の第１−の実施例のＤＣＴ変換回路の構
成図、 第３図は同一行内の相対する係数説明図、第４図は同一
列内の相対する係数説明図、第５図は本発明の第２の実
施例のＤＣＴ変換回路の構成図、 第６図は本発明の第３の実施例の構成図、第７図はＡＤ
ＣＴ方式の符号化回路のブロック図、 第８図は原画像信号を表わす図、 第９図はＤＣＴ係数を表わす図、 第１０図は２次元ＤＣＴ変換部のブロック図、第１１図
はＤＣＴ係数に対する闇値を表わす図、第１２図は量子
化係数を表わす図、 第１３図は量子化係数の走査順序を表わす図、第１４図
はＡＤＣＴ方式の復元回路のブロック図、第１５図は２
次元逆ＤＣＴ変換部のブロック図、第１６図はＤＣＴ変
換定数、 第１７図は従来の１次元ＤＣＴ変換部のブロック図であ
る。 １・・・変換定数保持手段、 ２・・・相対定数加算手段、 ３・・・相対定数減算手段、 ４・・・選択手段、 ５・・・乗算手段、 ６・・・累算手段。

Claims (1)

1. 【特許請求の範囲】 １）原画像を複数のＮ×Ｎ画素からなるブロックに分割
   し、前記ブロック毎に前記複数のＮ×Ｎ画素のデータを
   離散コサイン変換する装置において、 前記離散コサイン変換における変換定数を記憶する変換
   定数保持手段（１）と、 前記ブロック内の同一行あるいは同一列内の１個のデー
   タと、該データに対応する同一行あるいは同一列のデー
   タとを加算する相対定数加算手段（２）と、 前記ブロック内の同一行あるいは同一列内の１個のデー
   タと、該データに対応する同一行あるいは同一列のデー
   タとの差分を求める相対定数減算手段（３）と、 列あるいは行位置に対応して、前記相対定数加算手段（
   ２）の出力と相対定数減算手段（３）の出力とを選択す
   る選択手段（４）と、 該選択手段（４）の出力と前記変換定数保持手段（１）
   で記憶する対応する定数とを乗算する乗算手段（５）と
   、 該乗算手段（５）の出力を同一行あるいは同一列内で累
   算する累算手段（６）とより成ることを特徴とする画像
   データ変換装置。 ２）前記相対定数加算手段（２）は前記ブロック内の同
   一行あるいは同一列内の１個のデータと、該データと同
   一行あるいは同一列の中央を中心として対称の位置のデ
   ータとを加算することを特徴とする請求項１記載の画像
   データ変換装置。 ３）前記相対定数減算手段（３）は、前記ブロック内の
   同一行あるいは同一列内の１個のデータと、該データと
   同一行あるいは同一列の中央を中心として対称の位置の
   データとの差分を求めることを特徴とする請求項１記載
   の画像データ変換装置。 ４）前記選択手段（４）は行あるいは列の奇数位置では
   相対定数加算手段（２）の出力を選択し、偶数位置では
   相対定数減算手段（３）の出力を選択することを特徴と
   する請求項１記載の画像データ変換装置。 ５）原画像を複数のＮ×Ｎ画素からなるブロックに分割
   し、前記ブロック毎に前記複数のＮ×Ｎ画素のデータを
   離散コサイン変換する装置において、 前記ブロック内の同一行あるいは同一列内の１個のデー
   タと該データに対応する同一行あるいは同一列のデータ
   とを加算する相対定数加算手段（２）と、前記ブロック
   内の同一行あるいは同一列内の１個のデータと、該デー
   タに対応する同一行あるいは同一列のデータとの差分を
   求める相対定数減算手段（３）と、列あるいは行位置に
   対応して前記相対定数加算手段（２）の出力と相対定数
   減算手段（３）の出力とを選択する選択手段（４）とを
   対とするＮ／２組と、 前記離散コサイン変換における変換定数を記憶する変換
   定数保持手段（１）と、該選択手段（４）の出力と前記
   変換定数保持手段（１）で記憶する対応する定数とを乗
   算する乗算手段（５）と、該乗算手段（５）の出力を同
   一行あるいは列内で累算する累算手段（６）とをＮ／２
   組設けてなることを特徴とする画像データ変換方法。 ６）原画像を複数のＮ×Ｎ画素からなるブロックに分割
   し、前記ブロック毎に前記複数のＮ×Ｎ画素のデータを
   離散コサイン変換する装置において、 前記離散コサイン変換における変換定数を記憶する変換
   定数保持手段と、 前記ブロック内の同一あるいは同一列内の１個のデータ
   と該データに対応する同一行あるいは同一列のデータと
   を加算する相対定数加算手段と、該相対定数加算手段の
   出力と前記変換定数保持手段で記憶する対応する定数と
   を乗算する第１の乗算手段と、該第１の乗算手段の出力
   を同一あるいは列内で累算する第１の累算手段とを対と
   するＮ／２組と、 前記ブロック内の同一行あるいは同一列内の１個のデー
   タと、該データに対応する同一あるいは同一列のデータ
   との差分を求める相対定数減算手段と、該相対定数減算
   手段の出力と前記変換定数保持手段で記憶する対応する
   定数とを乗算する第２の乗算手段と、該第２の乗算手段
   の出力を同一行あるいは列内で累算する第２の累算手段
   とを対とするＮ／２組とより成ることを特徴とする画像
   データ変換装置。 ７）原画像を複数のＮ×Ｎ画素からなるブロックに分割
   し、前記ブロック毎に前記複数のＮ×Ｎ画素のデータを
   離散コサイン変換する装置において、 入力されたデータと、マトリクス演算によりＤＣＴ変換
   するための定数とを保持し、 保持されたｎ×ｎのブロックの同一行内のデータと該デ
   ータに対応する同一行内のデータとを奇数行は加算し偶
   数行は差分を求め、 該加算結果と差分を前記保持したＤＣＴ変換するための
   定数倍を行い、該定数倍の結果をそれぞれ累算すること
   を特徴とする画像データ変換方法。