JP2592182B2

JP2592182B2 - 画像データ復元装置

Info

Publication number: JP2592182B2
Application number: JP33291990A
Authority: JP
Inventors: 昌弘福田; 嗣男野田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-11-29
Filing date: 1990-11-29
Publication date: 1997-03-19
Anticipated expiration: 2012-03-19
Also published as: JPH04200079A

Description

【発明の詳細な説明】

［概要］原画像をそれぞれが複数の画素（Ｎ×Ｎ）からなる複
数のブロックに分割して得られる各ブロック毎に、ブロ
ック内の複数の画素の階調値を２次元離散コサイン変換
（ADCT）して得られた変換係数を量子化し、得られた量
子化係数を符号化した符号データから画像を復元する方
法及び装置に関し、回路規模を増加させずに逆DCT変換による画像復元を
高速化することを目的とし、復号されたDCT係数の内、列のＮ個または後半のN/2個
が全て零でない列に対してのみ、逆DCT変換を行い、DCT
逆変換はＮ個の乗算器と加算器及びＮ個の累積加算結果
を保持するラッチで構成され、パイプライン処理により
逆変換演算を行うように構成する。［産業上の利用分野］本発明は、データ圧縮された画像を復元する画像デー
タ復元装置に関し、特に、多値画像を複数の画素からな
るブロックに分割して、ブロック内の画素を直交変換し
た後に符号化した多値画像の直交変換符号化データから
画像を復元する画像データ復元装置に関する。数値データに比べて情報量が桁違いに大きい画像デー
タ、特に、中間調画像やカラー画像のデータを蓄積し、
あるいは、高速，高品質で伝送するためには、画素毎の
階調値を高能率に符号化する必要がある。従来、画像データの高能率な圧縮方式として、例えば
適応離散コサイン変換符号化方式がある。適応離散コサイン変換符号化方式（Adaptive Discret
e Cosine Transform以下、略して「ADCT」と称する）に
ついて次に説明する。 ADCTは、画像を８×８画素からなるブロックに分割
し、各ブロックの画信号を２次元離散コサイン変換（以
下、「DCT」と称する）により空間周波数分布の係数に
変換し、視覚に適応した閾値で量子化し、求めた量子化
係数を統計的に求めたハフマン・テーブルにより符号化
するものである。第６図に示すADCTの基本構成図に従って、符号化動作
を詳細に説明する。まず画像を第10図に示す８×８画素からなるブロック
に分割し、端子53から２次元DCT変換部54に入力する。
２次元DCT変換部54では、入力された画信号をDCTによ
り、直交変換して、第11図に示す空間周波数分布の係数
に変換し、線形量子化部55に出力する。具体的には、第７図に示すように、端子63より入力さ
れた画信号は１次元DCT変換部60で１次元DCT変換され、
転置部61でブロック内の係数の行と列を入れ換え（転
置）、１次元DCT変換部62に出力される。１次元DCT変換
部62では、１次元DCT変換部60と同様に１次元DCT変換さ
れ、転置部63に出力する。転置部63では、転置部61と同
様の転置処理を行い端子64に出力する。このような処理を画像データの全ブロックについて行
うことでDCT係数に変換される。再び第６図を参照するに、線形量子化部55は、入力し
たDCT変換を、視覚実験により決められた第12図に示す
閾値で構成する量子化マトリクス59により線形量子化
し、例えば第13図に示す量子化DCT係数が得られる。第1
3図に示すように量子化DCT係数は、閾値より小さい値の
DCT係数は０となり、DC成分とわずかのAC成分のみが値
をもつ量子化DCT係数が生成される。２次元的に配列された量子化DCT係数は、第14図Ｉ示
すジグザグスキャンと呼ばれる走査順序に従って１次元
に変換され、可変長符号化部56に入力される。可変長符
号化部56は、各ブロック先頭のDC成分と前ブロックのDC
成分との差分を可変長符号化する。AC成分については有
効係数（値が０でない係数）の値（以下、「インデック
ス」と称する）とそこまでの無効係数（値が０の係数）
のランの長さ（以下、「ラン」と称する）を、ブロック
毎に可変長符号化する。DC,AC各成分は、画像ごとの統
計量をもとに作成するハフマン・テーブルで構成する符
号表27を用いて符号化され、得られた符号データは順
次、端子58より出力される。一方、符号データは以下の方法により画像に復元され
る。第８図にADCTの復元回路の構成図を示し、第９図に２
次元逆DCT変換部の構成図を示す。第８図において、端子70から入力された符号データ
は、可変長復号部71に入力される。可変長復号部71で
は、第６図の符号表57のハフマン・テーブルと逆のテー
ブルで構成する復号表72により、入力された符号データ
をインデックスとランの固定長データに復号し、逆量子
化部73に出力する。逆量子化部73は、量子化マトリクス
59の各々で乗算することにより、入力された量子化係数
を逆量子化してDCT係数を復元し、２次元逆DCT変換部74
に出力する。２次元逆DCT変換部74は、入力されたDCT係数を逆DCT
変換により直交変換し、空間周波数分布の係数を画信号
に変換する。具体的には、第９図に示すように、端子80
より入力されたDCT係数は１次元逆DCT変換部81で１次元
逆DCT変換され、転置部82に出力される。転置部82は、
１ブロック内の係数の行と列を入れ換えて１次元逆DCT
変換部83に出力する。１次元逆DCT変換部83は、入力さ
れた転置後の係数を再び１次元逆DCT変換し、転置部84
に出力する。転置部84は、転置部82と同様に再度１ブロ
ック内の係数の行と列を入れ換え、得られた信号を端子
85から出力することにより、画像が復元される。［従来の技術］第８図に示した従来の１次元逆DCT変換部81,83は、１
ブロックを８×８画素構成とした場合、１列の８画素に
対して、（式１）〜（式９）に示すマトリクス演算で逆
DCT演算を行うことにより、１列の画像を復元してい
る。尚、（式１）〜（式９）において［X11］〜［X81］
は１列のDCT係数、［Y11］〜［Y81］は１列の復元画像
信号、［A11］〜［A88］は変換定数である。 Y11 A11 A12 A13 A14 A15 A16 A17 A18 X11 Y21 A21 A22 A23 A24 A25 A26 A27 A28 X21 Y31 A31 A32 A33 A34 A35 A36 A37 A38 X31 Y41＝A41 A41 A43 A44 A45 A46 A47 A48 X41 Y51 A51 A52 A53 A54 A55 A56 A57 A58 X51 Y61 A61 A62 A63 A64 A65 A66 A67 A68 X61 Y71 A71 A72 A73 A74 A75 A76 A77 A78 X71 Y81 A81 A82 A83 A84 A85 A86 A87 A88 X81（式１） Y11＝A11＊X11＋A12＊X21＋A13＊X31＋A14＊X41 ＋A15＊X51＋A16＊X61＋A17＊X71＋A18＊X81 ＝F11＋F12＋F13＋F14＋F15＋F16＋F17＋F18（式
２） Y21＝A21＊X11＋A22＊X21＋A23＊X31＋A24＊X41 ＋A25＊X51＋A26＊X61＋A27＊X71＋A28＊X81 ＝F21＋F22＋F23＋F24＋F25＋F26＋F27＋F28（式
３） Y31＝A31＊X11＋A32＊X21＋A33＊X31＋A34＊X41 ＋A35＊X51＋A36＊X61＋A37＊X71＋A38＊X81 ＝F31＋F32＋F33＋F34＋F35＋F36＋F37＋F38（式
４） Y41＝A41＊X11＋A42＊X21＋A43＊X31＋A44＊X41 ＋A45＊X51＋A46＊X61＋A47＊X71＋A48＊X81 ＝F41＋F42＋F43＋F44＋F45＋F46＋F47＋F48（式
５） Y51＝A51＊X11＋A52＊X21＋A53＊X31＋A54＊X41 ＋A55＊X51＋A56＊X61＋A57＊X71＋A58＊X81 ＝F51＋F52＋F53＋F54＋F55＋F56＋F57＋F58（式
６） Y61＝A61＊X11＋A62＊X21＋A63＊X31＋A64＊X41 ＋A65＊X51＋A66＊X61＋A67＊X71＋A68＊X81 ＝F61＋F62＋F63＋F64＋F65＋F66＋F67＋F68（式
７） Y71＝A71＊X11＋A72＊X21＋A73＊X31＋A74＊X41 ＋A75＊X51＋A76＊X61＋A77＊X71＋A78＊X81 ＝F71＋F72＋F73＋F74＋F75＋F76＋F77＋F78（式
８） Y81＝A81＊X11＋A82＊X21＋A83＊X31＋A84＊X41 ＋A85＊X51＋A86＊X61＋A87＊X71＋A88＊X81 ＝F81＋F82＋F83＋F84＋F85＋F86＋F87＋F88（式
９）［発明が解決しようとする問題点］しかしながら、このような従来の画像データ復元装置
においては、DCT係数を画像に復元する際、全てのブロ
ックの画素のDCT係数を逆DCT変換していため、画像復元
に時間がかかる問題があった。即ち、１ブロックを８×８画素とした場合、逆DCT変
換は８×８のマトリクス演算であり、１画素の変換に８
回の乗算と８回の加算を行うため、１ブロックの64画素
の変換には512回の乗算と512回の加算が必要となる。こ
のため、１画面の全てのブロックの画素を逆DCT変換し
た場合は、画像復元の高速化が困難であるという問題が
あった。本発明は、このような従来の問題点に鑑みてなされた
もので、回路を増加させることなく逆DCT変換による画
像復元を高速化できる画像データの復元装置を提供する
を目的とする。

【課題を解決するための手段】

第１図は本発明の原理説明図である。まず本発明は、原画像をそれぞれが複数の画素（Ｎ×
N;Nは正の整数）からなる複数のブロックに分割して得
られる各ブロックごとに、該ブロック内の前記複数の画
素の階調値を２次元離散コサイン変換して得られた変換
係数を量子化し、得られた量子化係数を符号化した符号
データから画像を復元する画像データ復元装置を対象と
する。このような画像データ復元装置につき本発明にあって
は、復号されたＮ×Ｎ個のDCT係数を保持するDCT係数保
持手段１と、Ｎ×Ｎ個のDCT係数値のうち列の前半N/2部
分が全て零でかつ後半N/2部分の全てが零である場合、
または列の後半N/2部分だけが全てが零であるか否かを
検出する零検出手段（２）と、Ｎ個の乗算器と加算器、
およびＮ個の累算加算結果を保持するラッチで構成さ
れ、入力されたDCT係数を逆DCT変換して画像信号に復元
する逆DCT変換手段３とを設けたことを特徴とする。ここで、逆DCT変換手段（３）は、DCT係数保持手段１
に保持されているDCT係数の内、零検出手段（２）によ
って前半N/2部分の全てが零でかつ後半N/2部分の全てが
零であるときは前半N/2部分及び後半N/2部分の双方とも
逆DCT演算をスキップし、後半N/2部分だけが全て零の時
は後半N/2部分だけの逆CDT演算をスキップすると共に、
データの入力、乗算、加算及び変換結果の出力処理を同
時に行うように制御する変換制御手段４を備えたことを
特徴とする。更に逆DCT変換手段３は、DCT係数保持手段１からＮ個
のDCT係数が読出された列では、所定数Ｌの演算サイク
ルで演算し、前半のN/2個のDCT係数が読出された列で
は、L/2の演算サイクルで演算する。この演算サイクルに伴い変換制御手段４は、DCT係数
保持手段１から列のＮ個のDCT係数が読出されたときに
は、Ｎ個の逆DCT変換結果を１サイクルで出力し、列の
前半のN/2個のDCT係数が読出されたときには、Ｎ個の逆
DCT変換結果を1/2サイクルで出力する。

【作用】

このような構成を備えた本発明の画像データ復元装置
によれば、逆DCT演算回路をＮ組の乗算器と加算器で構
成し、各演算をパイプライン処理で接続するときに、復
号されたDCT係数をＮ個単位に零であるか否かを判定
し、Ｎ個が全て零の場合のみ、Ｎ個のDCT係数の逆DCT演
算処理をスキップすることにより、逆DCT演算回路のパ
イプライン処理を壊すことなく、逆DCT変換の演算回数
を大幅に低減できる。また、同様に復号されたDCT係数をN/2個単位に零であ
るか否かを判定し、N/2個が全て零の場合には、N/2個の
DCT係数の逆DCT演算処理をスキップすると共に、復号し
たＮ個の変換係数の出力クロックを制御することによ
り、逆DCT演算回路のパイプライン処理を壊すことな
く、逆DCT変換の演算回数を大幅に低減できるので、簡
単な回路で画像復元速度を向上させることができる。

【実施例】

第２図は本発明の実施例構成図であり、第２図に第１
図の１次元逆DCT変換部の実施例ブロック図を示してい
る。尚、以下の説明は１ブロックはＮ×Ｎ＝８画素×８
画素構成とした場合を例にとる。第１図において、符号化データから復元された１ブロ
ック分のDCT係数は端子100から入力されDCT係数保持部1
01に書き込まれる。具体的には例えば第４図に示すブロ
ック分のDCT係数がDCT係数保持部に書き込まれる。 DCT係数保持部101に保持された入力データは、零検出
器102において、４個単位に零検出される。第４図のDCT
係数の場合の零検出結果は次のようになる。前半後半第１列非零非零第２列零零第３列非零零第４列零零第５列零零第６列非零零第７列非零非零第４列零零そして零検出器102で検出された結果は検出結果が係
数状態保持部103に保持される。 DCT係数保持部101に対する１ブロック分の書き込みが
終了すると、読出制御部104は係数状態保持部103に保持
される内容に従いDCT係数保持部101及び変換定数保持部
105から非零となるDCT係数と非零に対応する変換定数を
１次元逆DCT変換部106に出力する。１次元逆DCT変換部106は、入力するDCT係数を順次保
持するラッチ回路11と、変換定数保持部105の定数メモ
リ105aから読出される８つの変換定数を並列的に保持す
る８つのラッチ回路12〜19と、乗算器とラッチ回路の組
合せでなる８つの乗算部21〜28と、加算器とラッチ回路
の組合せでなる８つの加算部31〜38と、累積加算結果を
保持する８つのラッチ回路41〜48と、ラッチ回路41〜48
の値を順次出力バッファ109に読出すセレクタ50とを備
える。即ち、１次元逆DCT変換部106による第４図のDCT係数を対象
とした逆DCT変換は第５図に示すように、入力乗算加算バッファリング出力となる５段のパイプラインの演算ステップに従って行わ
れる。具体的に説明すると、まず第１列目の８個の係数〔X1
1〜X18〕が順次DCT係数保持部101から読出され、内部の
５段のパイプライン処理により逆DCT変換される。変換
制御部107は、逆DCT変換された結果（R41（１−１）〜R
41（１−８））を順次出力バッファ109に出力させる。
このとき書込制御部110は出力クロック制御部108の制御
信号に従い変換結果を出力バッファ109に書き込む。出力クロック制御部108は、１次元逆DCT変換部196な
入力されるDCT係数の状態、即ち係数状態保持部103に格
納された零検出結果を示す状態信号により変換結果の書
き込みサイクルを制御する。このため最初の８個のデータ〔X11〜X81〕の入力が終
了したら、次のタイミングでは、オール零となっている
第２列目を飛ばして非零となっている第３列の前半４個
の係数〔X13〜X43〕が順次DCT係数保持部101から読出さ
れ、１次元逆DCT変換部106に入力される。この場合、出
力クロック制御部108は、係数状態保持部103からの状態
信号により今回の入力係数の個数が４個であることを知
るので、変換結果（R41（１−１）〜R41（１−８））を
出力するサイクルをパイプラインを制御する基本サイク
ルの半分で行うよう制御する。このため既に演算が済ん
だ８個の変換結果（R41（１−１）〜R41（１−８））
は、半分の４サイクルで出力バッファ109に書き込まれ
る。以下同様に、係数状態保持部103からの状態信号に従
って、DCT係数保持部101から読出す係数の個数を制御す
ると共に、次に１次元逆DCT変換部106に入力される係数
の個数が半分の４個の場合には、変換結果を出力するサ
イクルをパイプラインを制御する基本サイクルの半分で
行うよう制御する処理を繰り返すことにより、パイプラ
インを壊すことなく１次元逆DCT変換の演算を行う。以上の処理を１ブロック単位に２回繰り返すことによ
り、２次元逆DCT変換を行う。そして、１ブロック毎、
１画面分繰り返すことにより、１画面分の画像が復元さ
れる。尚、第５図の演算ステップにあっては、４個のDCT係
数の入力時には、0.5サイクルのダミーを入れて出力の
タイミングを８個入力に合わせているが、出力の読出し
速度を２倍にすれば0.5のダミーは不要にできる。

【発明の効果】

以上説明したように本発明によれば、逆DCT演算回路
をＮ組の乗算器と加算器によりパイプライン処理で演算
する構成とするとき、入力データの零検出をN/2個単位
に行い、列のＮ個が全て零の場合には、Ｎ個の入力デー
タの逆DCT演算処理をスキップし、列のN/2個が全て零の
場合には、N/2個の入力データの逆DCT演算処理をスキッ
プすると共に、変換結果の出力サイクルを制御すること
により、逆DCT演算回路のパイプライン処理を壊すこと
なく、２次元逆DCT変換の演算回路を大幅に削減するこ
とができ、画像の復元処理の高速化を図ることができ
る。

【図面の簡単な説明】

第１図は本発明の原理説明図；第２図は本発明の実施例構成図；第３図は本発明１次元逆DCT変換部の実施例ブロック
図；第４図は復元された１ブロック分のDCT係数の説明図；第５図は第３図の１次元逆DCT変換部の演算ステップ説
明図；第６図はADCT方式の符号化回路の構成図；第７図は第６図の２次元DCT変換部の構成図；第８図はADCT方式の復元回路の構成図；第９図は第８図の２次元逆DCT変換部の構成図；第10図は１ブロックの原画像信号説明図；第11図は第10図の画像信号をDCT変換したときのDCT係数
説明図；第12図は視覚に適応したDCT変換の閾値説明図；第13図は第11図の閾値を用いて第10図のDCT係数を量子
化したときの量子化DCT係数説明図；第14図は量子化DCT係数を量子化するための走査順序説
明図である。図中、 1:DCT係数保持手段 2:零検出手段 3:逆DCT変換手段 4:変換制御手段 101:DCT係数保持部 102:零検出器 103:係数状態保持部 104:読出制御部 105:変換定数定数星部 105a:定数メモリ 106:1次元逆変換DCT変換部 108:出力クロック制御部 109:出力バッファ 110:書込制御部 11〜19,41〜48:ラッチ回路 21〜28:乗算部 31〜38:加算部 50:セレクタ

Claims

(57)【特許請求の範囲】

【請求項１】原画像をそれぞれが複数の画素（Ｎ×N;N
は正の整数）からなる複数のブロックに分割して得られ
る各ブロック毎に、該ブロック内の前記複数の画素の階
調値を２次元離散コサイン変換して得られた変換係数を
量子化し、得られた量子化係数を符号化した符号データ
から画像を復元する装置に於いて、復合されたＮ×Ｎ個のDCT係数を保持するDCT係数保持手
段（１）と、Ｎ×Ｎ個のDCT係数値のうち列の前半N/2部分が全て零で
かつ後半N/2部分の全てが零である場合、または列の後
半N/2部分だけが全て零である場合を検出する零検出手
段（２）と、Ｎ個の乗算器と加算器、およびＮ個の累算加算結果を保
持するラッチで構成され、入力されたDCT係数を逆DCT変
換して画像信号に復元する逆DCT変換手段（３）とを備
えて成り、前記逆DCT変換手段（３）は、DCT係数保持手段（１）に
保持されているDCT係数の内、前記零検出手段（２）に
よって前記前半N/2部分の全てが零でかつ後半N/2部分の
全てが零であるときは前半N/2部分及び後半N/2部分の双
方とも逆DCT演算をスキップし、後半N/2部分だけが全て
零の時は後半N/2部分だけの逆CDT演算をスキップすると
共に、データの入力、乗算、加算及び変換結果の出力処
理を同時に行うように制御する変換制御手段（４）を備
えたことを特徴とする画像データ復元装置。
【請求項２】請求項１記載の画像データ復元装置に於い
て、前記逆DCT変換手段（３）は、前記DCT係数保持手段
（１）からＮ個のDCT係数が読出された列では、所定数
Ｌの演算サイクル数で演算し、前半のN/2個のDCT係数が
読出された列では、L/2の演算サイクルで演算すること
を特徴とする画像データ復元装置。
【請求項３】請求項２記載の画像データ復元装置に於い
て、前記DCT変換手段（３）の変換制御手段（４）は前記DCT
係数保持手段（１）から列のＮ個のDCT係数が読出され
たときには、Ｎ個の逆DCT変換結果を１サイクルで出力
し、列の前半のN/2個のDCT係数が読出されたときには、
該Ｎ個のDCT変換結果を1/2サイクルで出力することを特
徴とする画像データ復元装置。