JPH048174A - 電源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、交流電源をチョッパー回路によって直流電圧
に変換し、この直流電圧をインバータ回路によって交流
電圧に変換して負荷に供給する電源装置に関するもので
ある。

［従来の技術］ 第９図は従来例（特願平１−６４４６５号参照）の回路
図である。以下、その回路構成について説明する。トラ
ンジスタＱ１のエミッタは、トランジスタＱ２のコレク
タに接続されている。トランジスタＱ、、Ｑ２のコレク
タ及びエミッタには、ダイオードＤ、、Ｄ２のカソード
及びアノードが夫々接続されている。トランジスタＱ、
のベース・エミッタ間には、第１の矩形波信号が入力さ
れており、トランジスタＱ２のベース・エミッタ間には
、第１の矩形波信号が高レベルのときに低レベルとなり
、第１の矩形波信号が低レベルのときに高レベルとなる
第２の矩形波信号が入力されている。

これにより、トランジスタＱ　５．　Ｑ　２は交互にオ
ンオフされる。トランジスタＱ、のコレクタにはダイオ
ードＤ３のカソードが接続され、ダイオードＤ３のアノ
ードはダイオードＤ４のカソードに接続され、ダイオー
ドＤ、のアノードはトランジスタＱ２のエミッタに接続
されている。トランジスタＱ、のコレクタには、コンデ
ンサＣ２の一端が接続され、コンデンサＣ２の他端はコ
ンデンサＣ３の一端に接続され、コンデンサＣ３の他端
はトランジスタＱ２のエミッタに接続されている。トラ
ンジスタＱ、、Ｑ２の接続点とコンデンサＣ２、Ｃ３の
接続点の間には、負荷Ｚが接続されている。この回路で
は、負荷２として白熱電球のような抵抗素子を用いてい
るものとするが、誘導性リアクタンスや容量性リアクタ
ンスを含んでいても良い。トランジスタＱ、、Ｑ２の接
続点は交流電源Ｖｓの一端に接続されている。交流電源
■ｓの他端は、電源スィッチＳＷとインダクタＬ、、Ｌ
、を介して、ダイオードＤ１．Ｄ、の接続点に接続され
ている。インダクタＬ、、Ｌ、の接続点と交流電源Ｖｓ
の一端との間には、コンデンサＣＩが接続されている。

インダクタＬ１とコンデンサＣ１はフィルター回路を構
成している。また、トランジスタＱ、、Ｑ２とダイオー
ドＤ、、Ｄ２及びコンデンサＣ２、Ｃ＊は、タイオート
Ｄ　、、Ｄ　、及びインダクタＬ２と共にチョッパー回
路を構成し、且つ負荷Ｚと共にインバータ回路を構成し
ている。

以下、本実施例の動作について説明する。

ます、交流電源■ｓか正の半サイクルのときに、トラン
ジスタＱ１がオンすると、インダクタＬ２、ダイオード
Ｄ３、トランジスタＱ１を通る経路で交流電源Ｖｓから
インダクタＬ２に電流ＩＬ２が流れ、その電流値は入力
交流電圧Ｖｉｎの瞬時値に比例した傾きて増加していく
、このとき、トランジスタＱ、はインバータ用のスイッ
チング素子としても機能し、コンデンサＣ２からトラン
ジスタＱ１を介して負荷Ｚに電流を流す。

次に、トランジスタＱ１がオフすると、インダクタＬ２
、ダイオードＤ３、コンデンサｃ２、負荷Ｚ、交流電源
Ｖｓを通る経路、並びに、インダクタＬ２、タイオード
Ｄ３、コンデンサＣ２、Ｃ３、ダイオードＤ２、交流電
源Ｖｓを通る経路て、インダクタＬ２のエネルギーが放
出され、コンデンサＣ２及びＣ１を充電する。このとき
、トランジスタＱ２がオンしており、コンデンサＣ３か
ら負荷Ｚ、トランジスタＱ２を通る経路で、上記とは逆
方向に負荷Ｚに電流を流す。

このように、交流電源Ｖｓが正の半サイクルでは、トラ
ンジスタＱ１がチョッパー用のスイッチング素子とイン
バータ用のスイッチング素子を兼ねて、トランジスタＱ
２はインバータ用のスイッチング素子としてだけ機能す
る。

次に、交流電源Ｖｓが負の半サイクルのときに、トラン
ジスタＱ２がオンすると、交流電源Ｖｓ、トランジスタ
Ｑ２、ダイオードＤ１、インダクタＬ２を通る経路で、
インダクタＬ２に電流ＩＬ２が流れ、その電流値は入力
交流電圧Ｖｉｎの瞬時値に比例した傾きで増加して行く
。このとき、トランジスタＱ２はインバータ用のスイッ
チング素子としても機能し、コンデンサＣ１がら負荷Ｚ
、トランジスタＱ２を通る経路で負荷２に電流を流す。

次に、トランジスタＱ２がオフすると、交流電源Ｖｓ、
負荷Ｚ、コンデンサＣ１、ダイオードＤ４、インダクタ
Ｌ２を通る経路、並びに、交流電源Ｖｓ、タイオートＤ
１、コンデンサＣ２，Ｃ、、ダイオードＤ１、インダク
タＬ２を通る経路て、インダクタＬ２のエイ・ルギーか
放出され、コンデンサＣ２及びＣ１を充電する。このと
き、トランジスタＱ１かオンしており、コンデンサＣ２
がらトランジスタＱ１を介して、上記とは逆方向に負荷
２に電流を流す。

二のように、交流電源Ｖｓが負の半サイクルでは、トラ
ンジスタＱ２かチョッパー用のスイッチング素子とイン
バータ用のスイッチング素子の働きを兼ねて、トランジ
スタＱ１はインバータ用のスイッチング素子としてだけ
機能する。

したかって、この回路にあっては、インバータ用スイッ
チング素子がチョッパー用スイッチング素子を兼ね、且
つ少ない素子数で構成されており、電力損失か少なく、
回路構成も簡単になる。また、この回路にあっては、交
流電源Ｖｓの半サイクル毎に各トランジスタＱ、、Ｑ２
が交互にチョッパー用のスイッチング素子として働くの
で５スイッチフグ素子１個当たりのストレスが軽減され
るという利点があり、またスイッチング素子（トランジ
スタＱ、、Ｑ２）の電力損失のバランスが取れているの
で、例えば放熱構造は同しで良い。さらに、スイッチン
グ素子（トランジスタＱ、、Ｑ、）はインバータ用のス
イッチング素子としても動作しているから、別個にチョ
ッパー用のドライブ回路を設ける必要がなく、また制御
回路の構成も簡単化される。なお、交流電源Ｖｓとイン
ダクタＬ２の間に、フィルター回路を挿入して入力電流
Ｉｉｎを連続的にすることにより、入力電流歪率を低減
することができ、また、入力電流Ｉｉｎを入力電圧Ｖｉ
ｎと同相の正弦波にできるので、入力力率はほば１とな
る。

［発明が解決しようとする課題］ 上述の従来例において、電源スィッチＳＷをＯＮした直
後は、トランジスタＱ、、Ｑ２の制御回路の電源電圧が
十分に上昇していないので、トランジスタＱ、、Ｑ２は
動作を停止している。このような回路の停止状態では、
ダイオードＤ、〜Ｄ４よりなる全波整流回路によりコン
デンサＣ２、Ｃ３が充電される。その充電電圧ＶＤＣは
高くとも入力電圧”ｖ−ｉｎのピーク値まてしか充電さ
れない。その後、トランジスタＱ、Ｑ２がオン・オフ動
作を開始すると、コンデンサＣ：　、　Ｃ３の充電電圧
ＶＤＣは上昇し始める。このトランジスタＱ、、Ｑ、か
動き始めた直後の電圧■Ｄｃが十分に高くない状態では
、コンデンサＣ２、Ｃ３の短絡モートが発生し、スイッ
チング素子に過大なストレスが加わったり、場合によっ
てはスイッチング素子が破壊するという問題かあった。

その原因は、コンデンサＣ２，Ｃ、の充電電圧ＶＯＣが
低いときに、スイッチングの一周期内にチョッパー回路
のインダクタＬ２がエネルギーを完全に放出し切らない
ことによる。

例えば、第１０図は交流電源Ｖｓの正の半サイクル（Ｖ
ｉｎ＞Ｏの期間）に、トランジスタＱ１がチョッパー用
のスイッチング素子として働いているときの動作波形図
である。トランジスタＱ１がオンしている期間ｔ、にイ
ンダクターＬ２にエネルギーを蓄積し、トランジスタＱ
１かオフしている期間ｔ２にインダクタＬ２のエネルギ
ーが放出されて、コンデンサＣ２、Ｃ：＋を充電する。

ところが、コンデンサＣ２、Ｃ３の充電電圧ＶＤＣが低
いと、期間ｔ２におけるインダクタＬ２の電流１．２の
減少の仕方が緩やかになり、期間ｔ２のうちにゼロにな
らない状態が発生する０期間ｔ２ではダイオードＤ２と
Ｄ３を介してコンデンサＣ２、Ｃ−にインダクタＬ２の
電流ＩＬ２が流れているので、次にトランジスタＱ、か
オンすると、ダイオードＤ２の逆回復時間か経過するま
での間は、トランジスタＱ、とダイオードＤ２が導通状
態となり、コンデンサＣ２，Ｃコを短絡した状態となる
。したがって、トランジスタＱには、期間ｔ、に過大な
電流が流れることになる。

そこで、チョッパー用のスイッチング素子のオン・デユ
ーティを電源投入直後は０％に近い非常に小さいデユー
ティから徐々に増やして行く方法が考えられる。しかし
ながら、−周期内でインダクタＬ２のエネルギーを完全
に放出させられるオン・デユーティは入力電圧Ｖｉｎの
位相やコンデンサＣ２，Ｃ、の電圧、スイッチング周波
数等によって異なるのて、複雑な制御回路が必要となる
。

本発明は上述のような点に鑑みてなされたものであり、
その目的とするところは、チョッパー回路とインバータ
回路を組み合わせた電源装置において、電源投入直後の
チョッパー回路の平滑用コンデンサの充電電圧が低いと
きに生しる好ましくない動作を防止することにある。

［課題を解決するための手段］ 第１［２１は本発明に係る電源装置の基本構成を示すフ
ロック図である。この電源装置は主回路１と制御回路２
とからなる。

まず、主回路１は商用電源のような交流電源１１と、イ
ンダクタンス素子や電解コンデンサよりなるエネルギー
蓄積手段１３と、交流電源１１をスイツチングしてイン
ダクタンス素子のような電磁エネルギー蓄積手段に電磁
エネルギーを蓄積し、この電磁エネルギーを電解コンデ
ンサのような静電エネルギー蓄積手段に放出するチョッ
パー用のスイッチング素子１２と、このチョッパー用の
スイッチング素子１２と兼用されて上述の電解コンデン
サのような静電エネルギー蓄積手段に充電された直流電
圧を高周波電圧あるいは矩形波電圧のような交流電圧に
変換するインバータ用のスイッチング素子１２と、上記
交流電圧により駆動される負荷１４とからなる。

次に、制御回路２は、上述の電磁エネルギー蓄積用のイ
ンダクタンス素子に流れる電流を検出する電流検出手段
２１と、この電流検出手段２１による検出結果に応して
チョッパー用のスイッチング素子１２のオンを禁止する
チョッパースイッチオン禁止回路２２と、上記回路２２
に基本制御信号を供給するための基本制御信号源２３と
、チョッパースイッチオン禁止回路２２の出力によりス
イッチング素子１２を駆動するための駆動回路２４とか
らなる。図中、２５はチョッパースイッチ制御回路であ
る。

スイッチング素子１２がバイポーラトランジスタである
場合には、駆動回路２４は駆動用の電流を出力できる構
成とする必要があるが、スイッチング素子１２がパワー
Ｍ　ＯＳ　Ｆ　Ｅ−Ｔである場合には、電圧制御が可能
であるので、駆動回路２４は省略しても構わない。

［作用ｊ 第１図に示す基本構成において、基本制御信号源２３は
、エネルギー蓄積手段１３におけるチョッパー用のイン
ダクタンス素子に流れる電流に関係なく、スイッチング
素子１２をオン・オフ制御するための基本−■両信号を
発生し、チョッパースイッチ制御回路２５におけるチョ
ッパースイッチオン禁止回路２２に供給している。一方
、上記チョッパー用のインダクタンス素子に流れる電流
は、電流検出手段２１により検出されて、その検出結果
はチョッパースイッチオン禁止回路２２に入力されてい
る。そして、チョッパースイッチオン禁止回路２２は、
チョッパー用のスイッチング素子のオン信号か基本制御
信号源２３がら入力された場合において、電流検出手段
２１によりチョッパー用のインダクタンス素子に流れる
電流が検出されたときには、オン信号を通過させない。

また、上記インダクタンス素子に流れる電流が検出され
ないときには、オン信号を通過させる。これにより、チ
ョッパー用のインダクタンス素子に電流が流れている間
に、チョッパー用のスイッチング素子がオンされること
はなくなり、インバータ回路の直列接続された２個のス
イッチング素子の同時オンを防止てき、過大な電流によ
るストレスを防止できるものである。

［実施例１］ 第２図は本発明の第１実施例の回路図である。

本実施例において、主回路の構成は第９図に示す従来例
と同じであるが、制御回路の構成が異なる。

まず、トランジスタＱ２とタイオードＤ２の並列回路に
は、抵抗Ｒ，，Ｒ，の直列回路が並列的に接続されてい
る。抵抗Ｒ２の両端には、トランジスタＱ、、Ｑ２とダ
イオードＤ、、Ｄ２の導通状態によって異なる電圧ＶＲ
２が発生する。トランジスタＱ、又はダイオードＤ１が
導通しているときは、コンデンサＣ２，Ｃ，の直列回路
に印加される電圧Ｖｏｃを抵抗Ｒ，，Ｒ２で分圧した電
圧ＶＲ２が抵抗Ｒ２の両端に現れる。一方、トランジス
タＱ２又はダイオードＤ２が導通しているときには、抵
抗Ｒ２の両端にはほとんど電圧が現れない。したがって
、抵抗Ｒ２に発生する電圧■Ｒ２によって、上下いずれ
のスイッチング素子に電流が流れているかを判定する二
とかてき、これによりチョッパー回路におけるインダク
タＬ２の電流■Ｌ２の有無を検出するための電流検出手
段を構成している。なお、抵抗ＲＲ２グ〕抵抗値は、抵
抗Ｒ２の電圧ｖＲ□か論理回路のレヘルに整合するよう
に設定されるものである。

抵抗Ｒ２の電圧Ｖ、は否定回路Ｎ２により位相反転及び
波形整形されて、アンド回路Ａ２の一方の入力とされる
。また、否定回路Ｎ２の出力は否定回路Ｎ１により位相
反転されて、アンド回路Ａ１の一方の入力とされる。ア
ンド回路Ａ、、Ａ２の他方の入力には、基本制御信号源
Ｓの出力信号５Ｓ２１かそれぞれ供給されている。基本
制御信号源Ｓては、チョッパーのインダクタＬ２に流れ
る電流とは無関係に、トランジスタＱ、、Ｑ２のオン・
オフ制御のための基本制御信号Ｓ、、、Ｓ２．を出力し
ている。アンド回路Ａ　＋　、　Ａ　２では、基本制御
信電源Ｓから出力される基本制御信号Ｓ　ｌ　ｌ　＋　
８２１と、否定回路Ｎ　１．　Ｎ　２から出力されるオ
ン禁止信号との論理積を取ることにより、各トランジス
タＱＱ２の駆動信号Ｓ　Ｉ　２　、　Ｓ　２２を得てい
る。各駆動信号Ｓ　ｌ　２　＋　３２２は、駆動回路に
、、に２を介してトランジスタＱ、、Ｑ２にそれぞれ供
給される。

以下、本実施例の動作について説明する。

第３図は、上記回路において、交流電源Ｖｓが正の半サ
イクル（Ｖ　ｉｎ＞　０　）のときの各部の動作波形を
示している。Ｖｉｎ＞Ｏのときには、トランジスタＱ１
がチョッパー用のスイッチング素子として働く。トラン
ジスタＱ１がオンすると、インダクタＬ２の電流ＩＬ２
は、第３図の期間ｔ、に示すように、入力電圧Ｖｉｎの
大きさに比例して直線的に増加して行く。次に、トラン
ジスタＱ１がオフすると、インダクタＬ２の電流ＩＬ２
は減少する。このとき、インダクタＬ２の電流ＩＬ２は
ダイオードＤ１、コンデンサＣ２、Ｃ３、ダイオードＤ
２、交流電源Ｖｓ、インダクタＬ、、Ｌ２の経路で流れ
る。このとき、インダクタＬ２に流れる電流ＩＬ２の減
少する速度は（Ｖｏｃ　　ｌ　Ｖｉｎｌ　）の大きさに
比例し、ＶＤＣか低いときには、第３図の期間ｔ２のう
ちにゼロにならない。期間ｔ２では、トランジスタＱ２
あるいはダイオードＤ２がオンしているので、抵抗Ｆｉ
　、の電圧■Ｒ２は略ゼロであり、否定回路Ｎ２．Ｎを
経てアント回路Ａ１の一方の入力かＬｏｕｄ”レベルと
なる。トランジスタＱ２のオン期間が終わり、期間ｔ３
になると、基本制御信号Ｓ、が再ひＨｉｇｈ”レベルと
なる。しかしながら、インダクタＬ２のＥ　流Ｉ　Ｌ２
がダイオードＤ２を介して流れ続けるのて、抵抗Ｒ２の
電圧ｖＲ２は略ゼロとなり、否定回路Ｎ２．Ｎ、を経て
アンド回路Ａ１の一方の入力が”Ｌｏｗ”ルヘルのまま
となるので、基本制御信号Ｓの状態に拘わらず、アンド
回路Ａ、の出力は°“Ｌｏｗ’“レベルとなる。したが
って、トランジスタＱ１の駆動信号Ｓ、２は期間ｔ、で
は“Ｌｏｇ”レベルを維持し、トランジスタＱ１はオフ
したままである。インダクタＬ２の電流ＩＬ２がゼロに
なると、ダイオードＤ２かオフするので、抵抗Ｒ２の電
圧■Ｒ２が上昇し、否定回ＨＮ　２　、　Ｎ　＋を経て
、アンド回路Ａ、の一方の入力は“Ｈｉｇｈ“レベルと
なる。したがって、基本制御信号Ｓ３．との論理積は”
Ｈｉｇｈ”レベルとなるのて、アンド回路Ａ＋から出力
されるトランジスタＱ１の駆動信号Ｓ　Ｉ　２は’Ｈｉ
ｇｈ”レベルとなって、トランジスタＱ１がオンする。

このとき、トランジスタＱ１のオン時間は期間ｔ　、ｆ
：けで、期間ｔよりも短くなっている。トランジスタＱ
、がオフすると、インダクタし２の電流ＩＬ２は再びダ
イオードＤコ、コンデンサＣ２、Ｃ）、ダイオードＤ２
、交流電源Ｖｓ、インダクタＬ　ｔ　、　Ｌ　２の経路
で流れて、コンデンサＣｚ　、　Ｃ’ｓを充電する。し
がし、このときのインダクタＬ２の蓄積エネルギーは小
さいのて、エネルギー放出時間は期間ｔ、だけとなり、
期間１２，１．よりも短くなっている。この期間ｔ、と
、次の期間ｔ、では、基本制御信号Ｓ２１が“’Ｈｉｇ
ｈ”レベルで、ダイオードＤ２あるいはトランジスタＱ
２かオンしているのて、否定回路Ｎ２の出力は’Ｈｉｇ
ｈ”レベルとなっている。期間ｔ６が終わると、再びト
ランジスタＱ、がオンし、期間１．〜ｔ６の動作を繰り
返す。期間り、〜ｔ６の長さは、入力電圧Ｖｉｎとコン
デンサＣ２、Ｃ：ｌの電圧ＶＯＣの大きさによって変化
し、期間ｔ３か基本制御信号Ｓ　＋　＋　、　Ｓ　２１
の数周期に亘ることもあり得る。そして、コンデンサｃ
２゜’Ｌ３’ｌ　電圧〜“ＤＣか十分に昇圧されると、
チョッパー用のスイッチング素子がオフしている期間ｔ
２のうちにインダクタＬ２の電ｍ　Ｉ　Ｌ２がセロにな
り、期間ｔ３〜ｔ６の動作は無くなる。

なお、交流電源ＶＳの負の半サイクル（Ｖ　ｉｎ＜　Ｏ
）のときには、トランジスタＱ２がチョッパー用のスイ
ッチング素子として働くので、トランジスタＱ２の駆動
信号Ｓ２２の’Ｈｉｇｈ”レベルの期間が変化して、ト
ランジスタＱ２のオンを禁止する期間が生しる。それ以
外の動作については、交流電源Ｖｓの正の半サイクルに
おける動作と同様である。

以上のような制御回路を用いることにより、トランジス
タＱ、、Ｑ２の動作開始直後にコンデンサＣ２，Ｃ：　
３の電圧ＶＤＣが低いことに起因するスイッチング素子
の同時オンを防止することができ、スイッチング素子に
過大なストレスが加わることを防止することができる。

しがも、チョッパー回路のインダクタＬ２に流れる電流
ＩＬ２の有無を検出し、この電流ＩＬ２がゼロでないと
きには、チョッパー用のスイッチング素子のオンを禁止
する回路を用いたので、入力電圧Ｖｉｎの位相や平滑用
の電解コンデンサＣ２，Ｃ、の電圧ＶＤＣあるいはスイ
ッチング周波数に関係なく、上述の問題を解決すること
ができ、制御回路も簡単な論理回路て構成できる。

なお、本実施例においては、トランジスタＱＱ２を常に
交互にオン・オフさせて負荷Ｚに高周波電流を流す高周
波インバータ動作を基本としているが、この他に入力電
圧Ｖｉｎの極性に同期して、Ｖｉｎ＞Ｏではトランジス
タＱ１だけを、Ｖｉｎ＜０ではトランジスタＱ２だけを
それぞれオン・オフ動作させて、入力電圧Ｖｉｎの半周
期毎に極性が交番する矩形波電圧を負荷Ｚに与えるよう
な電源装置にも本発明を適用することができる。

［実施例２コ 第４図は本発明の第２実施例の回路図である。

本実施例にあっては、第２図に示す実施例１の回路にお
いて、負荷Ｚとして放電灯点灯回路を接続したしのであ
る。この点灯回路は、蛍光灯のような熱陰極型の放電灯
１ａにコンデンサＣ１を並夕（１接続すると共に、イン
ダクタＬ３を直列接続したものであり、高周波電圧を印
加すると、コンデンサいとインダクタＬ３のＬＣ直列共
振作用により高い共振電圧が放電灯＆ａに印加されて、
放電灯ｌａ力力点点灯れる。また、予熱時にはコンデン
サＣ，４こ介して流れる電流によりフィラメントが予熱
さｔしる。なお、本実施例では、トランジスタＱ、、Ｑ
２としてパワーＭＯ３ＦＥＴを用いているので、寄生の
逆並列ダイオードを備えており、破線て示すタイオート
Ｄ、、Ｄ２は省略できる。

この実施例における負荷回路は、ＬＣ共振回路を備えて
いるので、スイッチング周波数によっては、あるいは過
渡的に、負荷の電流が進相モート（つまり共振回路の励
振電圧の位相よりも共振電流の位相が進み位相となるモ
ート）となり、スイ・ンチング素子に同時オンを起こす
場合があり得る。

ところが、本実施例における制御回路は、チヨ・ンパー
回路におけるインダクタＬ２に流れる電流のみならず、
ＬＣ共振回路を含むインバータ回路の負荷に流れる電流
によるスイッチング素子の同時オンをも防止することが
できる。つまり、本実施例にあっては、トランジスタＱ
２とダイオードＤ２よりなる片側のスイッチング素子に
流れる電流の有無を検出して、この片側のスイッチング
素子に電流が流れていることを検出したときには、トラ
ンジスタＱ、と一ダイオードＤ、よりなる他側のスイッ
チング素子のオンを禁止するように構成されているので
、チョッパー回路のインダクタＬ２に流れる電流と、イ
ンバータ回路のＬＣ共振回路に流れる電流とを区別して
おらず、インバータ回路のスイッチング周波数変動ある
いは過渡現象によるスイッチング素子の同時オンをも防
止することができるものである。

［実施例３］ 第５図は本発明の第３実施例の回路図である。

本実施例にあっては、インバータ回路を変形ハーフブリ
ッジ式のインバータ（いわゆる直列インバータ）て構成
したものである。実施例２と比較すると、インバータの
負荷回路を直流カット用のコンデンサＣ５を介して一方
のトランジスタＱ、の両端に並列的に接続した点か異な
り、その池の構成については実施例２と同様である。

なお、インバータの負荷回路は他方のトランジスタＱ２
の両端に接続しても楕わない。

［実施例４］ 第６図は本発明の第４実施例の回路図である。

本実施例にあっては、インバータ回路をフルフリッジ式
のインバータで構成したものである。ハーフフリッジ式
の実施例２と比較すると、２個のコンデンサＣ２，Ｃ、
を１個のコンデンサＣ２にまとめて、各コンデンサＣ２
、Ｃ＊の位置にトランジスタＱ、。

Ｑ４をそれぞれ配置し、各トランジスタＱ、、Ｑ、には
タイオートＤ　６．Ｄ　、を逆並列接続しである。また
、トランジスタＱ、　、、　、　Ｑ　、には、基本制御
信号源Ｓて発生させた基本制御信号Ｓ　３　ｌ　＋　Ｓ
　４１がアント回路Ａ　３　、　Ａ−よりなるオン禁止
回路と駆動回路に３に、を介して供給されている。チョ
ッパー回路のインダクタＬ２に流れる電流がゼロになら
ないことによるスイッチング素子の同時オンは、アンド
回路Ａ　１．　Ａ　２と否定回路Ｎ、、Ｎ２よりなるオ
ン禁止回路のみにより防止することかてきる。アント回
ｌｉ！８Ａ１．Ａ、よりなるオン禁止回路は、実施例２
て説明したように、共振回路を含むインバータ回路の負
荷に流れる進相電流によるスイッチング素子の同時オン
を防止している。

［実施例５］ 第７図は本発明の第５実施例の回路図である。

本実施例にあっては、主回路の構成は実施例２と同様で
あるが、制御回路の構成が異なる。ます、交流電源Ｖｓ
と電源スィッチＳＷ１の直列回路にダイオードブリッジ
ＤＢの交流入力端を接続し、このダイオードブリッジＤ
Ｂの直流出力端に分圧用の抵抗Ｒ，，Ｒ２の直列回路を
接続している。そして、抵抗Ｒ２に得られる電圧Ｖ１を
コンパレータＣＰの反転入力端子に印加している。コン
パレータＣＰの非反転入力端子には、制御回路の電源電
圧Ｖｃｃを抵抗Ｒ，，Ｒ，て分圧した基準電圧Ｖ２が印
加されている。コンパレータＣＰの出力は、切替スイッ
チＳＷ２を介してアンド回路Ａ、、Ａ２の一方の入力と
されている。切替スイッチＳＷ２はタイマーＴＭにより
制御され、電源投入後、所定時間Ｔ、の経過後に、切替
スイッチＳＷ２は制御回路の電源電圧Ｖｃｃのラインに
切り替えられる。

第８図は本実施例の動作説明図である。電源投入後の所
定時間Ｔ１は、コンパレータＣＰの出力か“’Ｈｉｇｈ
”レベルのときにのみアンド回路Ａ　＋　、　Ａ　２を
介して基本制御信号源Ｓの出力信号Ｓｌｌ、Ｓ２がトラ
ンジスタＱ、、Ｑ２に供給される。コンパレータＣＰの
出力は、交流電源Ｖｓの全波整流出力電圧■、が基準電
圧■２よりも低いときにのみ°Ｈ１ｇｈ”レベルとなる
。したがって、入力電圧Ｖｉｎの絶対値が小さいときに
のみ、換言すればチョッパー回路のインダクタＬ２に蓄
積されるエネルキーか小さいときにのみ、トランジスタ
Ｑ、、Ｑ２はオン　オフ動作を行う、このため、チョッ
パー用のスイッチング素子のオフ期間中にインダクタＬ
２のエネルギーが放出し切れないという現象は生じない
。

また、所定時間Ｔ、の経過後は、アンド回路ＡＡ２は常
に信号通過可能状態となるので、基本制御信号源Ｓの出
力信号５ＩＩＩ８２１がトランジスタＱ、、Ｑ、に常に
供給される。これにより、チョッパー回路が常に動作し
ている通常の動作状態となり、入力電圧Ｖｉａに比例す
る入力電流Ｉｉｎが流れる。なお、本実施例において、
コンパレータＣＰの基準電圧Ｖ２が徐々に上昇して行く
ように構成して、電源投入後、チョッパーの動作期間が
徐々に長くなるようにしても良い。

以上の実施例１〜５においては、インダクタＬ２に流れ
る電流の有無を、スイッチング素子の両端電圧や、交流
電源がらの入力電圧の大きさ等で間接的に検出している
が、インダクタＬ２の電流や電Ｅを直接横比してチョッ
パー用のスイッチング素子のオンを禁止する構成として
も良い。

なお、本発明は電源投入時にチョッパー回路の平滑用コ
ンデンサの電圧ＶＤｃの昇圧が不十分であることに起因
するスイッチング素子の同時オンを防止することを主た
る目的とするものであるが、更に負荷が重くなって電圧
ＶＤＣが低下した場合や、入力電圧Ｖｉａの変動によっ
て一時的に動作開始時と同様ゾ）理由でスイッチング素
子の同時オンが生しることを防止することもてきる。

Ｌ発明の効果］ 本発明にあっては、チョッパー回路とインバータ回路と
て少なくとも１つのスイッチング素子を兼用する電源装
置において、チョッパー回路のイニダクタンス素子に流
れる電流の有無を検出して、その検出結果に基づいてチ
ョッパー用のスイッチング素子のオンを禁止する回路を
設けたので、電源投入直後等にチョッパー・回路の平滑
用コンデンサの電圧が低いことに起因するインバータ回
路のスイッチング素子の同時オンを防止でき、スイッチ
ング素子に過大なストレスが加わることを防止できると
いう効果がある。

【図面の簡単な説明】

第１図は本発明の基本構成を示すブロック図、第２図は
本発明の第１実施例の回路図、第３図は同上の動作波形
図、第４図は本発明の第２実施例の回路図、第５図は本
発明の第３実施例の回路図、第６図は本発明の第４実施
例の回路図、第７図は本発明の第５実施例の回路図、第
８図は同上の動作波形図、第９図は従来例の回路図、第
１０図は同上の動作波形図である。 １は主回路、１１は交流電源、１２はスイッチング素子
、１３はエネルギー蓄積手段、１４は負荷、２は制御回
路、２１は電流検出手段、２２はチョッパースイッチオ
ン禁止回路、２゛３は基本制御信号源、２４は駆動回路
である。

Claims (1)

【特許請求の範囲】
1. （１）交流電源をインダクタンス素子を介して入力とし
   、スイッチング素子のオン時にインダクタンス素子に蓄
   積したエネルギーをスイッチング素子のオフ時に平滑用
   コンデンサに充電して直流電圧を出力するチョッパー回
   路と、上記直流電圧を入力とし、直列接続された少なく
   とも２個のスイッチング素子を交互にオン・オフさせて
   負荷に交流電圧を出力するインバータ回路とを有し、上
   記チョッパー回路とインバータ回路が少なくとも１個の
   スイッチング素子を共用する電源装置において、チョッ
   パー回路のインダクタンス素子に流れる電流の有無を検
   出する電流検出手段を備え、この電流検出手段による検
   出結果に基づいてチョッパー用のスイッチング素子のオ
   ンを禁止する回路を備えたことを特徴とする電源装置。