JPH0480934A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0480934A
JPH0480934A JP2195374A JP19537490A JPH0480934A JP H0480934 A JPH0480934 A JP H0480934A JP 2195374 A JP2195374 A JP 2195374A JP 19537490 A JP19537490 A JP 19537490A JP H0480934 A JPH0480934 A JP H0480934A
Authority
JP
Japan
Prior art keywords
semiconductor chip
copper foil
terminals
terminal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2195374A
Other languages
English (en)
Inventor
Kazuo Arisue
有末　一夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2195374A priority Critical patent/JPH0480934A/ja
Publication of JPH0480934A publication Critical patent/JPH0480934A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電子機器やその他の機器に用いて電子回路を構
成する半導体装置に関する。
従来の技術 近年、半導体装置は樹脂により全体を被覆したパッケー
ジ型のものから実装面積をより小さくできる樹脂被覆な
しのいわゆる半導体チップのままで実装するものへと要
求が変化してきている。以下に従来の半導体装置につい
て説明する。
第５図は従来のパッケージ型の半導体装置の外形を示す
斜視図であシ、図において、１は端子で半導体チップ（
図示せず）に接続され、その端子１の外向きに曲げ加工
した一部を残して半導体チップとともに封止樹脂２で覆
われている。第６図は第５図に示す従来例とは別の半導
体装置の側面図であり、３は端子で封止樹脂４に沿りて
内側に曲げ加工されている。
以上のように構成された半導体について、以下その動作
について説明する。
まず、第６図に示すように半導体チップと端子１の一端
を所定の方法で接続した後、半導体チップの周囲を端子
１の一部を残して封止樹脂２で被覆する。次に端子１を
所定寸法に切断、曲げ加工を行う。このとき端子１の切
断された側は外側に向かって曲げられる。外側に曲げる
ことにより曲げ加工をしやすくすると共に実装をもしや
すくしている。他の従来例は第６図に示すように端子３
を封止樹脂４に沿って内側に曲げるように加工したもの
であり、他の構造は第５図に示す従来例と同様である。
発明が解決しようとする課題 しかしながら上記の従来の構成では、半導体チップを封
止樹脂２，４で覆い、その外側に端子１または３を形成
するので、その外形が半導体チップよシ大きくなること
は避けられず、端子１を外側に曲げる構造ではさらにそ
の外形が大きくなり実装面積を多く必要とするという課
題を有していた。
本発明は上記従来の課題を解決するものであり、端子の
形成を半導体チップの面積の範囲内か、またはわずかに
大きくなる程度に抑えることのできる優れた半導体装置
を提供することを目的とする。
課題を解決するだめの手段 上記目的を達成するために本発明は、銅箔端子を有する
銅箔内の中央銅箔上に導電接着剤を介して半導体チップ
を搭載し、その半導体チップの電極に接続したボンディ
ング端子と銅箔端子に半導体チップ上に直立させてその
半導体チップの上面または全体をオーバコート樹脂で被
覆したものである。
作　　　用 上記の構成により、半導体チップを搭載した銅箔の一部
を折り曲げて銅箔端子とし、半導体チップの電極に接続
したボンディングワイヤを切断し、折り曲げてボンディ
ング端子とすることによって外形寸法が半導体チップと
ほぼ等しい小形の半導体装置が得られるものである。
実施例 以下、本発明の一実施例について図面を参照しながら説
明する。
第１図〜第３図は本発明の一実施例の構成を示すもので
あシ、第４図（ａ）〜（ｆ）は同半導体装置を製造する
場合の概略工程図である。
図において、５はその上面に半導体チア１６分導電接着
剤７を介してダイボンディングした銅箔、８は銅箔５と
一体に成形されている銅箔端子、９は半導体チップ６の
電極１０に金ワイヤ１１によってボンディングされたボ
ンディング端子、１２は半導体チップ６を保護するため
に被覆されたオーバコート樹脂である。さらに第２図お
よび第３図において、１３は半導体チップ６をダイボン
ディングするために載置する中央銅箔、１４は開口部、
１６は銅箔５に半導体チップ６を搭載する時の位置決め
孔、１６は半導体装置の銅箔端子８およびボンディング
端子９と半日または導電樹脂１７で接続したプリント基
板である。
次に上記実施例の動作について説明する。
まず、第３図に示すように銅箔６をエツチング加工する
ことによシ銅箔端子８を有する中央銅箔１３を残し、開
口部１４で示す銅箔の部分を除去する。次に第４図（ａ
）に示すように中央銅箔１３の上に導電接着剤７を塗布
し、半導体チップ６をのせ、同図（ｂ）に示すように加
熱、加圧して接着する。
次に同図（Ｃ）に示すように半導体チップ６の電極１０
と銅箔５とを金ワイヤ％１１でボンディングする。
次に同図（ｃｌ）に示すように銅箔端子８と、金ワイヤ
１１を切断して形成したボンディング端子９とと上方に
曲げることによって同図（ｅ）に示すように銅箔端子８
およびボンディング端子９は半導体チップ６上に直立す
る。次に同図（ｆ）に示すように半導体チップ６の上よ
ジオ−バコード樹脂１２を塗布、硬化させる。
また上記のようにして完成させた半導体装置はさらにそ
の外周にオーバコート樹脂１２を被覆することもできる
。第２図はこのようにして得られた半導体装置をプリン
ト基板１６に実装した状態を示す図であわ、プリント基
板１６の銅箔上に半日または導電樹脂１７と印刷または
ディヌペンサ等で形成し、この上に上記半導体装置の端
子部分を下向きにして位置合わせした後、加熱、加圧し
。
接合させる。
このように上記実施例によれば、半導体装置の形状を半
導体チップ６とほぼ等しい大きさとすることができるた
め、プリント基板１６上により多くの電子部品を搭載で
きるなど高密度実装に極めて有効である。
なお、本実施例では銅箔５を用いたものについて説明し
たが、電気的に導通性を有するものであれば他の材料を
用いることも可能であわ、また銅箔５の厚みを半導体チ
ップ６を装着する部分を厚く、銅箔端子８の部分を薄く
することにより銅箔端子８を曲げやすく、また半導体チ
ップ６の放熱効果を上げることができるものである。
発明の効果 本発明は上記実施例より明らかなように、銅箔上に半導
体チップを載置してその電極に金ワイヤでボンディング
し、金型で銅箔につながる銅箔端子および金ワイヤより
なるボンディング端子全形成することにより半導体チッ
プの寸法とほとんど同じ大きさの半導体装置を形成する
ことができる。
また銅箔の厚みを半導体チップを載置する部分を厚くす
ることによって半導体チップの放熱効果をあげ、銅箔端
子の部分を薄くすることによって曲げ加工をしやすくす
ることができる。このようにすることによりプリント基
板の面積を有効に活用して高密度実装化とはかり、電子
機器の軽薄短小化に寄与できるものである。
【図面の簡単な説明】
第１図（ａ）　、　（ｂ）は本発明の一実施例における
半導体装置の正面図および側面図、第２図は同実施例の
半導体装置をプリント基板へ実装した状態を示す部分正
面図、第３図は同実施例の作製に使用した銅箔の平面図
、第４図（ａ）〜（ｆ）は同実施例の半導体装置と作製
するときの概略工程図、第６図は従来の半導体装置の斜
視図、第６図は他の従来例の側面図である。 ５・・・・・・銅箔、６・・・・・・半導体チップ、７
・・・・・・導電接着剤、８・・・・・・銅箔端子、９
・・・・・・ボンディング端子、１ｏ・・・・・・電極
、１２・・・・・・オーバコート樹脂、１３・・・・・
・中央銅箔。 代理人の氏名　弁理士　粟　野　重　孝　ほか１名（ｏ
Ｌ） （ｂ） 第 図 笥 図

Claims (2)

    【特許請求の範囲】
  1. （１）銅箔端子を有する銅箔内の中央銅箔上に導電接着
    剤を介して半導体チップを搭載し、その半導体チップの
    電極に接続したボンディング端子と前記銅箔端子を前記
    半導体チップ上に直立させて前記半導体チップの上面ま
    たは全体をオーバコート樹脂で被覆した半導体装置。
  2. （２）半導体チップを搭載する部分の銅箔の厚さを銅箔
    端子の厚さより厚くした請求項１記載の半導体装置。
JP2195374A 1990-07-23 1990-07-23 半導体装置 Pending JPH0480934A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2195374A JPH0480934A (ja) 1990-07-23 1990-07-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2195374A JPH0480934A (ja) 1990-07-23 1990-07-23 半導体装置

Publications (1)

Publication Number Publication Date
JPH0480934A true JPH0480934A (ja) 1992-03-13

Family

ID=16340109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2195374A Pending JPH0480934A (ja) 1990-07-23 1990-07-23 半導体装置

Country Status (1)

Country Link
JP (1) JPH0480934A (ja)

Similar Documents

Publication Publication Date Title
US4974057A (en) Semiconductor device package with circuit board and resin
JP3420057B2 (ja) 樹脂封止型半導体装置
US5554886A (en) Lead frame and semiconductor package with such lead frame
JP3142723B2 (ja) 半導体装置及びその製造方法
US20090004774A1 (en) Method of multi-chip packaging in a tsop package
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
JPH08125094A (ja) 電子パッケージおよびその製造方法
JPH09326452A (ja) 半導体パッケージ
JPH07201918A (ja) 半導体デバイスのパッケージ方法、同パッケージに用いるリードテープ及びパッケージした半導体デバイス
JP2002353403A (ja) 超薄型半導体パッケージ及びその製造方法
US6291262B1 (en) Surface mount TO-220 package and process for the manufacture thereof
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH1140723A (ja) 集積回路パッケージのリードフレーム及びその製造方法
CN212182312U (zh) 半导体封装件
US20050110127A1 (en) Semiconductor device
JPH0394431A (ja) 半導体装置およびその製造方法
JPWO2007057954A1 (ja) 半導体装置及びその製造方法
JP3417095B2 (ja) 半導体装置
JP3203200B2 (ja) 半導体装置
JPH0480934A (ja) 半導体装置
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2682200B2 (ja) 半導体装置
JP2004165429A (ja) 半導体装置及びその製造方法、受動素子及びその集積体、並びにリードフレーム
JP2824175B2 (ja) 半導体装置及びその製造方法
JP2600898B2 (ja) 薄型パッケージ装置