JPH0480928A - 窒化物絶縁膜の作製方法 - Google Patents

窒化物絶縁膜の作製方法

Info

Publication number
JPH0480928A
JPH0480928A JP19517590A JP19517590A JPH0480928A JP H0480928 A JPH0480928 A JP H0480928A JP 19517590 A JP19517590 A JP 19517590A JP 19517590 A JP19517590 A JP 19517590A JP H0480928 A JPH0480928 A JP H0480928A
Authority
JP
Japan
Prior art keywords
insulating film
gas
film
nitride
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19517590A
Other languages
English (en)
Other versions
JP3179779B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP19517590A priority Critical patent/JP3179779B2/ja
Priority to DE69125323T priority patent/DE69125323T2/de
Priority to EP91306729A priority patent/EP0468758B1/en
Publication of JPH0480928A publication Critical patent/JPH0480928A/ja
Priority to US08/250,344 priority patent/US5665210A/en
Priority to US08/857,556 priority patent/US6144057A/en
Priority to US09/620,968 priority patent/US7335570B1/en
Application granted granted Critical
Publication of JP3179779B2 publication Critical patent/JP3179779B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、半導体集積回路のキャパシタの誘電体膜、ま
たは層間絶縁膜またはアクティブ型液晶デイスプレィの
絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜等の
絶縁膜をスパッタ法で形成する作製方法に関する。
「従来の技術」 化学的気相法等によって作製された絶縁体膜を利用して
アクティブ素子または半導体集積回路、または誘電体膜
を利用したキャパシタが広く注目されている。
この絶縁膜(キャパシタの誘電体膜も絶縁性であるため
単に絶縁膜または絶縁体膜という)は、従来は例えば窒
化珪素膜を形成する場合、シランとアンモニアとのプラ
ズマ反応による化学的気相法等を用いて形成されるので
、電荷捕獲中心か多く、界面単位密度も10110l2
”と大きな値になってしまった。
かかる低温にて絶縁物を作製する他の方法として、10
0%〜80%のAr原子をスパッタ用気体として用いた
スパッタリング法が知られている。
これはAr等の不活性ガスがターゲット材料をたたきだ
す確率(スパッタリングイールド)が高い為であった。
本発明者らが、スパッタリング法によって作製された絶
縁膜の特性について鋭意検討した結果、絶縁膜の性能を
示す下側の被形成面すなわち下側電極活性層と成膜され
た絶縁膜界面との界面準位がアルゴンの量できわめて大
きく変化していることかわかった。特にその極端な例と
して、キャパシタまたはゲイト絶縁物として窒化珪素を
用いる場合、珪素か安定のためこの成分の珪素成分(S
i成分)かクラスタ(5〜50人の粒径の粒の群)を発
生する。このクラスタおよび下地表面の損傷による絶縁
膜中の固定電荷の数を反映するフラットバンド電圧の理
想値よりのズレ(悪化)が、また絶縁耐圧の低下かスパ
ッタリング時のArガスの割合に大きく依存することを
見出した。
更に光CVD法によってキャパシタの誘電体膜を作製す
ることが試みられている。下地材料の半導体または電極
材料との反応損傷がな(,2X10”eV−’cm〜2
程度の界面準位密度が得られているか、膜作製に必要と
する時間が長く(成膜速度か非常に遅い)、工業的な応
用には不向きであった。また水素が用いられ、ホットエ
レクトロン効果を誘発するため、長期特性に問題があっ
た。
r本発明の目的」 本発明は従来の問題点を解決する方法であり、良好な特
性の窒化珪素、窒化チタン、窒化タンタル、窒化アルミ
ニウム等の金属または珪素窒化物絶縁膜を膜中に金属ま
たは半導体のクラスタの存在、ピンホール等がなく、か
つ低温プロセスで水素を用いることなく作製する方法を
提供するものである。
「発明の構成」 本発明の構成は、窒化珪素、窒化アルミニウムの誘電体
、窒化チタン、窒化タンタル等の抵抗体等の金属窒化膜
の作製方法に関する。
本発明は、かかる絶縁膜または抵抗膜をスパッタリング
法にて行う。スパッタリングに用いる気体を窒化物、例
えば窒素がアルゴン等の不活性ガスに対し75体積%以
上さらに好ましくは不活性気体をまったく用いない窒化
物気体、特に窒素のみの条件下で金属窒化物または金属
のターゲットのスパッタリングを行い、窒化物絶縁膜を
積層法で作製することを特徴とするものである。
またスパッタリングはスパッタガスを成膜された被膜の
成分の一部とする気体、例えば窒化珪素膜にあっては、
窒素を100%または75〜100体積%として、窒化
珪素のターゲットを高周波(RF)スパッタ法を用いて
行う。するとターゲット材料か飛翔中にこのスパッタ用
気体である窒素と窒化反応をより完全に行わしめること
かできる。
更にこれを助長するため、これに加えてハロゲン元素を
含む気体を窒化物気体に対し0.2〜20体積%同時に
混入することにより、窒化珪化物に同時に不本意で導入
されるアルカリイオンの中和、不対結合手の中和をも可
能としたものである。
本発明に用いられるスパッタリング法としてRFスパッ
タ、直流スパッタ等いずれの方法も使用できるが、スパ
ッタリングターゲットが導電率の悪い窒化物、例えば5
ixNa等の金属窒化物の場合、安定した放電を持続す
るために13.56MHzの高周波RFマグネトロンス
パッタ法を用いることが好ましい。
窒化物気体としては、窒素(N2)、 アンモニア(NH,) 等を挙げることかできる。特に液体窒素から気化した高
純度窒素を使用した場合、窒化物絶縁膜中に取り込まれ
る不用な珪素または原子か存在しないので、非常に良好
なピンホールのない、誘電損傷の少ない、また絶縁耐圧
のばらつきの大きくない絶縁膜を被形成面上に得ること
ができた。
窒化物絶縁膜として、窒化珪素、窒化アルミニウムが代
表的なものである。また抵抗体窒化物として、窒化タン
タル、窒化チタンか主なものである。これらに添加する
ためのハロゲン元素用には、弗化物気体としては弗化窒
素(NFa、N2F4)、弗化水素(HF)、弗素(F
2)、フロンガスを用い得る。化学的に分解しやすく、
かつ取り扱いが容易なNF3か用いやすい。塩化物気体
としては、四塩化炭素(CC14)、塩素(CtZ)、
塩化水素(HCI)等を用い得る。
またこれら例えば弗化窒素の量は、窒化物気体例えば窒
素に対して0.2〜20体積%とした。これらハロゲン
元素は熱処理によって窒化物絶縁物中のナトリウム等の
アルカリイオンとの中和、金属の不対結合との中和に有
効であるが、同時に多量すぎると、絶縁膜の主成分を気
体とする可能性を内在するためよくない。一般には被膜
中には全元素数の0.01〜5原子%のハロゲン元素を
混入させた。
以下に実施例により本発明の詳細な説明する。
「実施例1」 第1図(A)に示す如く、シリコン半導体(1)上に窒
化珪素膜を本発明方法で形成し、その上に1mmφのア
ルミニウム電極を電子ビーム蒸着で形成し、電気特性を
調べた結果を第2図に示す。第2図は上記Mis(アル
ミニウム金属−窒化珪素の絶縁膜−シリコン半導体)構
造とした時のC−■特性(第1図(B))におけるフラ
ットバンド電圧のズレ(ΔVFB)の特性を示す。
この上に本発明方法による窒化珪素の絶縁膜を作製した
。その条件を以下に示す。
ターゲット Si*N*   99% 反応ガス  N2100体積%〜 0体積%Ar   
   O体積%〜100体積%反応圧力       
 0.05torrRfパワー        500
W 基板温度       200°C 基板ターゲット間距離 150mm Arガス100%に比べて、Arガスの量を窒化性ガス
の量より少なく、25体積%以下とするとフラットバン
ド電圧の理想値からのズレが減少していることかわかる
第2図に示す如く、BT (バイアス−温度)処理を施
し、ゲイト電極側に負のバイアス電圧を2×10@V/
cm 、150°Cで30分加え、さらに同一条件下で
正のバイアス電圧を加えた。それらの差すなわちフラッ
トバンド電圧のズレ(ΔVFB)はAr 100%の場
合13Vもあった。またプラズマCVD法で作製したも
のは(31)の如< l 1.5V(31)もあった。
しかしこの成膜を100%窒素で行うと0.5v以下(
34) L、かなかった。さらにこれにハロゲン元素を
少しでも添加すると、その値はさらに数分の−に急激に
減少した。
これらのことより、スパッタリングにより成膜時に反応
雰囲気下に存在する活性化されたAr原子か、絶縁膜の
膜質に影響を与えており、できるたけAr原子の存在を
減らしてスパッタリング成膜することか望ましいことか
判明した。
その理由としては、Arイオンのためスパッタ中に膜成
分の一つである金属と窒素との反応をArか邪魔をし、
化学量論的に十分合致した(S13に対しN4からの割
合とミクロのレベルでも満たされる)窒化物が構成され
ない。またArイオンまたは活性化されたAr原子か界
面に衝突し、界面での損傷、欠陥を形成し、固定電荷発
生の原因となっていることが考えられる。
Arガスを25%以下の割合で混合した雰囲気下で絶縁
膜を作成する場合には、ターゲットと基板との距離をA
rガス0%で作製する場合より長くすることで、Arガ
ス0%で作製する場合とほぼ同様の膜質の絶縁膜を得る
ことか可能である。さらにArガス25%以下の割合で
混合して形成したゲイト絶縁膜に対し、エキシマレーザ
光を照射し、フラッシュアニールを施し、膜中に取り入
れた弗素等のハロゲン元素を活性化し、珪素の不完全結
合手と中和させ、膜中の固定電荷の発生原因を取り除く
ことも可能であった。
また、スパッタリングに用いる材料は全て高純度のもの
が好ましい。窒化珪素、窒化チタン、窒化アルミニウム
、窒化タンタルの金属または半導体ではなく、すべて窒
化反応をさせであるものを用いることが必要である。そ
してスパッタリングターゲットは3N以上の純度とした
「実施例2」 第3図に本発明の他の実施例を示す。
この実施例のl Tr/Ce1lのDRAM(ダイナミ
ックメモリ)の1つのセルの作製に本発明を用いたもの
である。図面において、半導体基板には1つのゲイト型
電界効果トランジスタ(20)がソースまたはドレイン
(8)、ドレインまたはソース(9)、ゲイト電極(7
)、ゲイト絶縁膜(6)として構成されている。
更にこのトランジスタの一方のドレインまたはソース(
9)には下側電極(lO)、窒化珪素の誘電体(11)
、上側電極(12)よりなるキャパシタ(21)を直列
させて設けている。これらの外周辺には埋置した絶縁膜
(5)を有せしめている。この構造はスタックド型DR
AMのメモリセルの形状を示している。
この図面で、キャパシタの誘電体膜(11)は本発明の
窒化珪素のターゲットを窒素のスパッタ法で被膜形成し
た。この窒化珪素の比誘電率か6もあり、周波数特性が
高周波まで優れているため、酸化珪素被膜(比誘電数3
.8)と比へて大きい蓄積容量を得ることができる。
また、この絶縁ゲイト型電界効果トランジスタ(20)
のゲイト絶縁膜は熱酸化法による酸化珪素または100
%酸素を用いたスパッタ法の酸化珪素を用いた。しかし
この保護膜を窒化珪素にしても、シリコン半導体との界
面準位は3 X 10”cm−2Lかなく、良好であっ
た。
このキャパシタ(21)の下側電極(10)はリンか添
加されたシリコン半導体を用いて形成した。しかしこの
電極材料は金属タンタル、タングステン、チタン、モリ
ブデンであっても、これらのシリサイドであってもよい
二の実施例では、この下側電極(10)上に実施例1て
示した如く、窒化珪素膜(11)を本発明方法のスパッ
タ法で形成した。更にこの上に上側電極(12)をアル
ミニウムまたは金属タンタルとアルミニウムの多層膜で
形成してキャパシタ(21)を構成させた。窒化珪素の
厚さは300〜3000人とした。代表的には500〜
1500人、例えば1000人とした。しかし、これは
酸化珪素等では比誘電率か小さいため、メモリセルとし
ては厚さを約30人に薄くしなければならない。しかし
本発明方法で形成した窒化珪素は比誘電率か大きいため
、その厚さは例えば1000人とすることかできる。結
果として絶縁性に優れ、またピンホールの存在を少なく
することが可能となった。
このため第5図において、絶縁ゲイト型電界効果トラン
ジスタのチャネル長を0.1〜1μm例えば0.5μm
としてもよく、さらにITr/Ce1lの大きさて20
μm口の中に1つのメモリ(Iビット)を作製すること
ができた。
またこの窒化珪素の形成の際、水素をまったく含まない
スパッタ法で形成し、加えてその上下の電極をも水素を
含まないスパッタ法で形成するため、その成膜中の水素
かその後の熱処理てゲイト絶縁膜にまでドリフト(拡散
)し、ホットキャリアのトラップセンタになってしまう
ことを防ぐことも可能となった。
「実施例3」 第4図はダイナミックメモリのセルを一対(2ビツト)
を構成して設けたものである。
図面において、半導体基板(1)、埋置したフィールド
絶縁膜(5)、半導体表面に凸状に形成したドレインま
たはソース(9)およびその上に導体の電極・リード(
19)を有する。この側面に、酸化珪素膜(6)をゲイ
ト絶縁膜として構成せしめた。異方性エツチングにより
一対のゲイト電極(7)、 (7°)を有せしめ、ソー
スまたはドレイン(8)、 (8°)を設けている。チ
ャネル形成領域(15)、 (15°)へのホウ素のイ
オン注入は、ゲイト電極(7)、 (7’ )の形成の
前に凸状の領域(9)、 (19)とフィールド絶縁膜
(5)とをマスクとしてlXl0”〜5 X 10” 
cm−’の濃度に形成した。そしてその後ソースまたは
ドレイン(8)。
(8゛)をI X 1019〜l X 10”cm−’
の濃度にイオン注入法により作製した。キャパシタ(2
1)は下側電極(lO)、窒化珪素の誘電体(11)、
上側電極(12)を実施例1.2に従い実施例3と同様
に形成した。10〜20μm口の大きさに2つのビット
を構成するlTr/Ce1lを作ることかできた。
またホットキャリアのトラップセンタをゲイト絶縁膜中
に形成させる要因の水素を用いないために、0.1−1
μmのチャネル長でも安定にトランジスタ特性を得るこ
とかできた。
「効果」 これらはすべてスパッタにより窒素または窒化物気体を
従来知られているアルゴンが主たる気体の逆にアルゴン
を零または25%以下にすることにより、良質な絶縁膜
を作ることができることを実験的に発見した事実に基づ
く。
本発明方法により、低温プロセスのみで非常に特性の良
いキやパシタまたは薄膜トランジスタを容易に形成する
ことができた。
またゲイト絶縁膜中に存在するホットキャリアおよび固
定電荷の発生原因を減らすことかできたので、長期的な
使用において特性変化の少ない信頼性の良いトランジス
タ、キャパシタを提供することが可能となった。
本発明に用いるキャパシタまたは絶縁ゲイト型トランジ
スタの形状はスタガー型を用いず、逆スタガー型または
縦チャネル型のトランジスタを用いてもよい。またトラ
ンジスタの珪素に非単結晶ではなく単結晶を用いたモノ
リシックICの一部に用いられる絶縁ゲイト型電界効果
トランジスタとしてもよい。
またキャパシタも一層の誘電体のキャパシタではなく積
層型の多層構造としてもよく、また電極を上下で挟む構
造ではなく左右で挟む横並べ方式%式%
【図面の簡単な説明】
第1図は本発明の実施例およびその特性を示す。 第2図は絶縁膜作製時における窒素とArガスとの割合
と電気特性との関係を示す。 第3図、 第4図は本発明方法を用いたダイナミ ックメモリセルである半導体装置の実施例を示す。

Claims (1)

  1. 【特許請求の範囲】 1、窒化珪素、窒化タンタル、窒化チタンを窒化性気体
    が不活性気体より多い雰囲気下でスパッタリング法で行
    うことを特徴とする窒化物絶縁膜作製方法。 2、特許請求の範囲第1項において、75体積%以上の
    割合で窒化性気体を存在せしめる雰囲気下でキャパシタ
    用誘電体膜、ファイナルコート用パッシベイション膜、
    ゲイト絶縁膜等の絶縁膜をスパッタリング法により形成
    することを特徴とする窒化物絶縁膜の作製方法。
JP19517590A 1990-07-24 1990-07-24 窒化物絶縁膜の作製方法 Expired - Fee Related JP3179779B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP19517590A JP3179779B2 (ja) 1990-07-24 1990-07-24 窒化物絶縁膜の作製方法
DE69125323T DE69125323T2 (de) 1990-07-24 1991-07-24 Verfahren zum Herstellen isolierender Filme, Kapazitäten und Halbleiteranordnungen
EP91306729A EP0468758B1 (en) 1990-07-24 1991-07-24 Method of forming insulating films, capacitances, and semiconductor devices
US08/250,344 US5665210A (en) 1990-07-24 1994-05-27 Method of forming insulating films, capacitances, and semiconductor devices
US08/857,556 US6144057A (en) 1990-07-24 1997-05-16 Semiconductor memory device including a field effect transistor
US09/620,968 US7335570B1 (en) 1990-07-24 2000-07-20 Method of forming insulating films, capacitances, and semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19517590A JP3179779B2 (ja) 1990-07-24 1990-07-24 窒化物絶縁膜の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP12115499A Division JP3197531B2 (ja) 1999-04-28 1999-04-28 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH0480928A true JPH0480928A (ja) 1992-03-13
JP3179779B2 JP3179779B2 (ja) 2001-06-25

Family

ID=16336694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19517590A Expired - Fee Related JP3179779B2 (ja) 1990-07-24 1990-07-24 窒化物絶縁膜の作製方法

Country Status (1)

Country Link
JP (1) JP3179779B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5550091A (en) * 1993-07-14 1996-08-27 Frontec Incorporated Method of sputtering a silicon nitride film
JP2004056099A (ja) * 2002-05-17 2004-02-19 Semiconductor Energy Lab Co Ltd 窒化珪素膜、並びに半導体装置及びその作製方法
US7271082B2 (en) 1993-10-26 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7893439B2 (en) 2002-05-17 2011-02-22 Semiconductor Energy Laboratory Co., Ltd. Silicon nitride film and semiconductor device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5550091A (en) * 1993-07-14 1996-08-27 Frontec Incorporated Method of sputtering a silicon nitride film
US7271082B2 (en) 1993-10-26 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7452794B2 (en) 1993-10-26 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a thin film semiconductor device
US7691692B2 (en) 1993-10-26 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Substrate processing apparatus and a manufacturing method of a thin film semiconductor device
US8304350B2 (en) 1993-10-26 2012-11-06 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2004056099A (ja) * 2002-05-17 2004-02-19 Semiconductor Energy Lab Co Ltd 窒化珪素膜、並びに半導体装置及びその作製方法
US7893439B2 (en) 2002-05-17 2011-02-22 Semiconductor Energy Laboratory Co., Ltd. Silicon nitride film and semiconductor device
US8866144B2 (en) 2002-05-17 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device having silicon nitride film
US9847355B2 (en) 2002-05-17 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Silicon nitride film, and semiconductor device

Also Published As

Publication number Publication date
JP3179779B2 (ja) 2001-06-25

Similar Documents

Publication Publication Date Title
US5665210A (en) Method of forming insulating films, capacitances, and semiconductor devices
US6376327B2 (en) Structures formed using excess oxygen containing material
US6355519B1 (en) Method for fabricating capacitor of semiconductor device
US6740553B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
JP2002343888A (ja) 半導体素子のキャパシタ及びその製造方法
JP2903134B2 (ja) 半導体装置
US6777740B2 (en) Capacitor for semiconductor memory device and method of manufacturing the same
JPH0480928A (ja) 窒化物絶縁膜の作製方法
US6329237B1 (en) Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma
US6635524B2 (en) Method for fabricating capacitor of semiconductor memory device
JP3308513B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JP3308512B2 (ja) 絶縁ゲイト型半導体装置およびその作製方法
KR20030002905A (ko) 캐패시터의 제조 방법
JP3197531B2 (ja) 半導体装置の作製方法
JPH0480926A (ja) 酸化物絶縁膜の作製方法
US7335570B1 (en) Method of forming insulating films, capacitances, and semiconductor devices
KR100882090B1 (ko) 반도체소자의 캐패시터 제조방법
JP3155270B2 (ja) 金属酸化物絶縁膜の作製方法
KR100492992B1 (ko) 반도체장치의커패시터형성방법
JP3349475B2 (ja) 半導体装置の作製方法
US6716717B2 (en) Method for fabricating capacitor of semiconductor device
KR20020018355A (ko) 반도체장치의 캐패시터 제조방법
JP3658254B2 (ja) 絶縁ゲイト型半導体装置及びその作製方法
JP2001053256A (ja) 半導体メモリ素子のキャパシタ形成方法
JP3350652B2 (ja) ダイナミックメモリの作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080413

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090413

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100413

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees