JPH048007A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPH048007A JPH048007A JP10869190A JP10869190A JPH048007A JP H048007 A JPH048007 A JP H048007A JP 10869190 A JP10869190 A JP 10869190A JP 10869190 A JP10869190 A JP 10869190A JP H048007 A JPH048007 A JP H048007A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- hpf
- signal
- reception
- variable gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 25
- 230000010354 integration Effects 0.000 claims description 5
- 230000007257 malfunction Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はデータ伝送用モデム等に使用される自動利得制
御回路において、Ａ／Ｄコンバータからの受信信号の直
流オフセット成分を取り除くために高域通過フィルター
を用いた自動利得制御回路に関するものである。
御回路において、Ａ／Ｄコンバータからの受信信号の直
流オフセット成分を取り除くために高域通過フィルター
を用いた自動利得制御回路に関するものである。
（従来の技術）
従来このような分野の技術としては「特開昭５８１４７
２１５Ｊやディジタル信号処理シリーズ第８巻（昭晃堂
）「情報・通信におけるディジタル信号処理」に記載さ
れる自動利得制御回路があった。
２１５Ｊやディジタル信号処理シリーズ第８巻（昭晃堂
）「情報・通信におけるディジタル信号処理」に記載さ
れる自動利得制御回路があった。
第４図は、従来の自動利得制御回路の一例を示す図であ
る。第４図において、１は受信入力信号Ｒ（ｎ）を受け
る可変利得回路、２は増幅器の出力を全波整流し受信レ
ベルを検出するレベル検出回路、３は目標振幅値ＰＯと
の差分をとる誤差検出回路、４は誤差検出回路からの誤
差信号を積分し、その出力Ａ （ｎ）を可変利得回路１
に入力する積分回路である。この積分回路４の出力Ａ
（ｎ）は可変利得回路１の出力をコントロールする。可
変利得回路１の出力が自動利得制御回路の出力Ｐ（ｎ）
となる。
る。第４図において、１は受信入力信号Ｒ（ｎ）を受け
る可変利得回路、２は増幅器の出力を全波整流し受信レ
ベルを検出するレベル検出回路、３は目標振幅値ＰＯと
の差分をとる誤差検出回路、４は誤差検出回路からの誤
差信号を積分し、その出力Ａ （ｎ）を可変利得回路１
に入力する積分回路である。この積分回路４の出力Ａ
（ｎ）は可変利得回路１の出力をコントロールする。可
変利得回路１の出力が自動利得制御回路の出力Ｐ（ｎ）
となる。
この場合の自動利得制御回路の動作を説明すると次のよ
うになる。入力信号Ｒ（ｎ）は可変利得回路１によって
所定の利得だけ増幅される。この増幅された信号Ｐ （
ｎ）はレベル検出回路２によってＰ （ｎ）に応じた直
流レベルに変換される。
うになる。入力信号Ｒ（ｎ）は可変利得回路１によって
所定の利得だけ増幅される。この増幅された信号Ｐ （
ｎ）はレベル検出回路２によってＰ （ｎ）に応じた直
流レベルに変換される。
この直流レベルは、目標値振値ＰＯとの差分をとる誤差
検出回路３に入り二つの信号差に応じた信号を積分回路
４に入力し積分回路の出力を制御信号Ａ （ｎ）として
可変利得回路１に入力され出力Ｐ （ｎ）が一定になる
ように可変利得回路１の利得をコントロールする。
検出回路３に入り二つの信号差に応じた信号を積分回路
４に入力し積分回路の出力を制御信号Ａ （ｎ）として
可変利得回路１に入力され出力Ｐ （ｎ）が一定になる
ように可変利得回路１の利得をコントロールする。
第５図は各部の動作を示めす波形である。第５図の（ａ
）は入力信号Ｒ（ｎ）および受信開始信号を示し、（ｂ
）は可変利得回路１の出力信号Ｐ（ｎ）、（Ｃ）は積分
回路４の出力Ａ（ｎ）を示している。
）は入力信号Ｒ（ｎ）および受信開始信号を示し、（ｂ
）は可変利得回路１の出力信号Ｐ（ｎ）、（Ｃ）は積分
回路４の出力Ａ（ｎ）を示している。
（発明が解決しようとする諜Ｈ）
第５図より明らかなように入力信号Ｒ（ｎ）に直流オフ
セット成分がある場合、出力信号Ｐ（ｎ）にオフセット
成分が出力される。この出力信号Ｐ（ｎ）のオフセット
成分を無くするために、第６図に示すように高域通過フ
ィルター５（以下ＨＰＦ５という）を使用する。しかし
この場合、モデム等の送信・受信動作によりＨＰＦ５の
遅延レジスタの内容がゼロクリアされる方式において、
ＨＰＦ５の出力信号Ｒｈ （ｎ）はＨＰＦ５の微分特性
により直流オフセット成分を出力する。この直流オフセ
ット成分がレベル検出器２によりレベル検出され自動利
得制御回路が誤動作してしまう。
セット成分がある場合、出力信号Ｐ（ｎ）にオフセット
成分が出力される。この出力信号Ｐ（ｎ）のオフセット
成分を無くするために、第６図に示すように高域通過フ
ィルター５（以下ＨＰＦ５という）を使用する。しかし
この場合、モデム等の送信・受信動作によりＨＰＦ５の
遅延レジスタの内容がゼロクリアされる方式において、
ＨＰＦ５の出力信号Ｒｈ （ｎ）はＨＰＦ５の微分特性
により直流オフセット成分を出力する。この直流オフセ
ット成分がレベル検出器２によりレベル検出され自動利
得制御回路が誤動作してしまう。
第７図は、ＨＰＦ５を使用した場合の各部の動作を示し
た図である。
た図である。
（ａ）は入力信号Ｒ（ｎ）および受信開始信号を示し、
（ｂ）はＨＰＦ５の出力信号Ｒｈ （ｎ）、（ｃ）は可
変利得回路１の出力信号Ｐ（ｎ）、（ｄ）は積分回路４
の出力Ａ （ｎ）を示している。
（ｂ）はＨＰＦ５の出力信号Ｒｈ （ｎ）、（ｃ）は可
変利得回路１の出力信号Ｐ（ｎ）、（ｄ）は積分回路４
の出力Ａ （ｎ）を示している。
本発明はこのような問題点を解決するためのものであり
、受信動作開始時に受信信号に直流オフセット成分が存
在してもレベル検出器２による検出誤動作しないように
ＨＰＦ５の微分特性による直流オフセット成分を小さく
することを目的としたものである。
、受信動作開始時に受信信号に直流オフセット成分が存
在してもレベル検出器２による検出誤動作しないように
ＨＰＦ５の微分特性による直流オフセット成分を小さく
することを目的としたものである。
（課題を解決するための手段）
本発明は、受信入力信号を受ける可変利得回路と、可変
利得回路の出力を全波整流し受信レベルを検出するレベ
ル検出回路と、レベル検出回路からの出力と目標振幅値
ＰＯとの差分をとる誤差検出回路と、誤差検出回路から
の誤差信号を積分し、その出力を可変利得回路に入力す
る積分回路と、この積分回路の出力により可変利得回路
の出力をコントロールする自動利得制御回路において、
受信動作開始時の受信信号の正負を判定する正負判定回
路と、正負判定回路からの正負信号により遅延レジスタ
に初期値をセットするＨＰＦをレベル検出器の前または
可変利得回路の前に具備する自動利得制御回路である。
利得回路の出力を全波整流し受信レベルを検出するレベ
ル検出回路と、レベル検出回路からの出力と目標振幅値
ＰＯとの差分をとる誤差検出回路と、誤差検出回路から
の誤差信号を積分し、その出力を可変利得回路に入力す
る積分回路と、この積分回路の出力により可変利得回路
の出力をコントロールする自動利得制御回路において、
受信動作開始時の受信信号の正負を判定する正負判定回
路と、正負判定回路からの正負信号により遅延レジスタ
に初期値をセットするＨＰＦをレベル検出器の前または
可変利得回路の前に具備する自動利得制御回路である。
（作 用）
本発明では上記手段によってＨＰＦの初期動作時の直流
オフセットに対するＨＰＦの微分出力を小さくし、後に
接続されるレベル検出回路の初期動作を安定にするため
のものである。
オフセットに対するＨＰＦの微分出力を小さくし、後に
接続されるレベル検出回路の初期動作を安定にするため
のものである。
（実施例）
第１図は、本発明の一実施例を示す図である。
ＨＰＦ５は可変利得回路１の前段に設けられ正負判定回
路６はＨＰＦ５が動作する前段に設置される。正負判定
回路６は変復調器が受信動作した時の最初の受信信号Ｒ
（ｎ）の正負を判定しその結果を基に、ＨＰＦ５の遅延
レジスタに初期値を書き込む。その後正負判定回路６は
動作を停止する。
路６はＨＰＦ５が動作する前段に設置される。正負判定
回路６は変復調器が受信動作した時の最初の受信信号Ｒ
（ｎ）の正負を判定しその結果を基に、ＨＰＦ５の遅延
レジスタに初期値を書き込む。その後正負判定回路６は
動作を停止する。
ＨＰＦ５は遅延レジスタに初期値を書き込んだ後動作を
開始し受信人力Ｒ（ｎ）を入力する。ＨＰＦ５では受信
入力信号Ｒ（ｎ）の直流オフセット成分を取り除いたＲ
ｈ （ｎ）を出力する。ＨＰＦ５から出力信号Ｒｈ （
ｎ）は可変利得回路１に入力され、可変利得回路１によ
って所定の利得だけ増幅される。この増幅された信号Ｐ
（ｎ）はレベル検出回路２によってこの信号Ｐ （ｎ
）に応じた直流レベルに変換される。この直流レベルは
、目標値振値ＰＯとの差分をとる誤差検出回路３に入り
二つの信号差に応じた誤差信号を積分回路４に入力する
。積分回路４では、この誤差信号を積分し可変利得回路
１の利得係数を決定し、その決定した利得係数を積分回
路４の出力Ａ （ｎ）として可変利得回路１に出力する
。この積分回路４からの出力を可変利得回路１に入力し
出力Ｐ （ｎ）が−定になるように可変利得増幅δ１の
利得をコントロールする。
開始し受信人力Ｒ（ｎ）を入力する。ＨＰＦ５では受信
入力信号Ｒ（ｎ）の直流オフセット成分を取り除いたＲ
ｈ （ｎ）を出力する。ＨＰＦ５から出力信号Ｒｈ （
ｎ）は可変利得回路１に入力され、可変利得回路１によ
って所定の利得だけ増幅される。この増幅された信号Ｐ
（ｎ）はレベル検出回路２によってこの信号Ｐ （ｎ
）に応じた直流レベルに変換される。この直流レベルは
、目標値振値ＰＯとの差分をとる誤差検出回路３に入り
二つの信号差に応じた誤差信号を積分回路４に入力する
。積分回路４では、この誤差信号を積分し可変利得回路
１の利得係数を決定し、その決定した利得係数を積分回
路４の出力Ａ （ｎ）として可変利得回路１に出力する
。この積分回路４からの出力を可変利得回路１に入力し
出力Ｐ （ｎ）が−定になるように可変利得増幅δ１の
利得をコントロールする。
第２図は、ＨＰＦ５の構成の一例を示す。正負判定回路
６は最初の受信信号Ｒ（ｎ）の正負を判定しその結果を
基に、第２図のＨＰＦ５の遅延レジスタ７に初期値を書
き込む、この結果ＨＰＦ５はすでに直流オフセットの微
分成分が入力されたのと等価になり受信信号Ｒ（ｎ）の
直流オフセントの微分出力が低減される。従って、モデ
ム等の送信・受信動作によりＨＰＦ５の遅延レジスタＴ
１の内容がゼロクリアされる方式においても、ＨＰＦ５
の出力信号Ｒｈ （ｎ）の直流オフセット成分は充分小
さくなりレベル検出回路２での受信レベル検出動作が安
定する。
６は最初の受信信号Ｒ（ｎ）の正負を判定しその結果を
基に、第２図のＨＰＦ５の遅延レジスタ７に初期値を書
き込む、この結果ＨＰＦ５はすでに直流オフセットの微
分成分が入力されたのと等価になり受信信号Ｒ（ｎ）の
直流オフセントの微分出力が低減される。従って、モデ
ム等の送信・受信動作によりＨＰＦ５の遅延レジスタＴ
１の内容がゼロクリアされる方式においても、ＨＰＦ５
の出力信号Ｒｈ （ｎ）の直流オフセット成分は充分小
さくなりレベル検出回路２での受信レベル検出動作が安
定する。
なお、第２図において、８と９は加算器、１０〜１２は
乗算器である。第７図は、第１図に示す回路の各部の動
作波形を示す図である。
乗算器である。第７図は、第１図に示す回路の各部の動
作波形を示す図である。
（ａ）は入力信号Ｒ（ｎ）および受信開始信号を示し、
（ｂ）はＨＰＦ５の出力信号Ｒｈ （ｎ）、（ｃ）は可
変利得回路ｌの出力信号Ｐ（ｎ）、（ｄ）は積分回路４
の出力信号Ａ （ｎ）を示す。第８図は本発明の他の実
施例を示す図である。第１図と異なる点はＨＰＦ５と正
負判定回路６の取付位置をレベル検出回路２の直前に取
り付けたものでありこの場合、出力信号Ｐ （ｎ）は直
流オフセット成分がそのまま可変利得回路１の利得分だ
け増幅されるがレベル検出回路２の前にＨＰＦ５と正負
判定回路６を取付で有るためレベル検出回路２では直流
オフセットの成分は低減されているため、直流オフセン
ト成分による不安定動作は発生しない。
（ｂ）はＨＰＦ５の出力信号Ｒｈ （ｎ）、（ｃ）は可
変利得回路ｌの出力信号Ｐ（ｎ）、（ｄ）は積分回路４
の出力信号Ａ （ｎ）を示す。第８図は本発明の他の実
施例を示す図である。第１図と異なる点はＨＰＦ５と正
負判定回路６の取付位置をレベル検出回路２の直前に取
り付けたものでありこの場合、出力信号Ｐ （ｎ）は直
流オフセット成分がそのまま可変利得回路１の利得分だ
け増幅されるがレベル検出回路２の前にＨＰＦ５と正負
判定回路６を取付で有るためレベル検出回路２では直流
オフセットの成分は低減されているため、直流オフセン
ト成分による不安定動作は発生しない。
以上、説明したように本発明によれば送信・受信動作切
り替え動作によるＨＰＦの遅延レジスタがゼロクリアさ
れても受信入力信号の直流オフセットによるレベル検出
回路の誤動作がなくなり安定した自動利得制御回路を構
成することができる。
り替え動作によるＨＰＦの遅延レジスタがゼロクリアさ
れても受信入力信号の直流オフセットによるレベル検出
回路の誤動作がなくなり安定した自動利得制御回路を構
成することができる。
第１図は本発明の一実施例を示す図、第２図は本発明の
ＨＰＦの一実施例を示す図、第３図は第１図の各部の動
作波形を示す図、第８図は本発明の他の実施例を示す図
、第４図〜第７図は従来技術の説明図である。 １・・・可変利得回路、２・・・レベル検出回路、３・
・・誤差検出回路、４・・・積分回路、５・・・高域通
過フィルター、６・・・正負判定回路。 ｉｌｔ東力七の設置］ハ凹 第４０ 特許出願人 沖電気工業株式会社 秦４ 図−一あ１テ５各酔の濠形圓 第５回 史条汝暁の設唱凹 第６回 Ａ発日月の２−−２ 実方←旬１ の イ４■氏凹第８
Ｔ：ｆＪ
ＨＰＦの一実施例を示す図、第３図は第１図の各部の動
作波形を示す図、第８図は本発明の他の実施例を示す図
、第４図〜第７図は従来技術の説明図である。 １・・・可変利得回路、２・・・レベル検出回路、３・
・・誤差検出回路、４・・・積分回路、５・・・高域通
過フィルター、６・・・正負判定回路。 ｉｌｔ東力七の設置］ハ凹 第４０ 特許出願人 沖電気工業株式会社 秦４ 図−一あ１テ５各酔の濠形圓 第５回 史条汝暁の設唱凹 第６回 Ａ発日月の２−−２ 実方←旬１ の イ４■氏凹第８
Ｔ：ｆＪ
Claims (1)
- 乗算器、加算器、プログラムＲＯＭ、データＲＯＭ、デ
ータＲＡＭ、シーセンス制御、Ａ／Ｄ−Ｄ／Ａ入出力イ
ンターフェース等を内蔵するディジタル・シグナルプロ
セッサによって構成される変復調器において、受信動作
開始時の受信信号の正負を判定する正負回路と、受信信
号の振幅を可変する可変利得回路と、前記正負判定回路
からの正負信号により遅延レジスタに初期値をセットす
る高域通過フィルターと、前記高域通過フィルターから
の出力を全波整流し受信レベルを検出するレベル判定回
路と、前記レベル判定回路からの出力と目標振幅値Ｐ０
との差分をとる誤差検出回路と、誤差検出回路からの誤
差信号を積分し前記可変利得回路の利得係数を決定する
積分回路を有することを特徴とする自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2108691A JP2881016B2 (ja) | 1990-04-26 | 1990-04-26 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2108691A JP2881016B2 (ja) | 1990-04-26 | 1990-04-26 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH048007A true JPH048007A (ja) | 1992-01-13 |
| JP2881016B2 JP2881016B2 (ja) | 1999-04-12 |
Family
ID=14491205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2108691A Expired - Fee Related JP2881016B2 (ja) | 1990-04-26 | 1990-04-26 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2881016B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5708537A (en) * | 1995-11-09 | 1998-01-13 | International Business Machines Corporation | Intelligent envelope detector and method for gain control for PRML data and servo channels including polarity detection |
| US5790335A (en) * | 1995-03-13 | 1998-08-04 | Fujitsu Limited | Asymmetrical signal detector and signal regenerating apparatus using the same detector |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5611517U (ja) * | 1979-07-06 | 1981-01-31 | ||
| JPS57168317U (ja) * | 1981-04-17 | 1982-10-23 | ||
| JPS6449323A (en) * | 1987-08-20 | 1989-02-23 | Pioneer Electronic Corp | Off-set compensating circuit |
| JPS6449326A (en) * | 1987-08-20 | 1989-02-23 | Pioneer Electronic Corp | Off-set compensating circuit |
| JPH01235418A (ja) * | 1988-03-15 | 1989-09-20 | Sharp Corp | Ｄｃオフセット除去回路 |
-
1990
- 1990-04-26 JP JP2108691A patent/JP2881016B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5611517U (ja) * | 1979-07-06 | 1981-01-31 | ||
| JPS57168317U (ja) * | 1981-04-17 | 1982-10-23 | ||
| JPS6449323A (en) * | 1987-08-20 | 1989-02-23 | Pioneer Electronic Corp | Off-set compensating circuit |
| JPS6449326A (en) * | 1987-08-20 | 1989-02-23 | Pioneer Electronic Corp | Off-set compensating circuit |
| JPH01235418A (ja) * | 1988-03-15 | 1989-09-20 | Sharp Corp | Ｄｃオフセット除去回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5790335A (en) * | 1995-03-13 | 1998-08-04 | Fujitsu Limited | Asymmetrical signal detector and signal regenerating apparatus using the same detector |
| US6052245A (en) * | 1995-03-13 | 2000-04-18 | Fujitsu Limited | Signal regenerating apparatus having asymmetrical signal detection circuit for detecting amplitude error and signal offset from a training signal and correcting same |
| US5708537A (en) * | 1995-11-09 | 1998-01-13 | International Business Machines Corporation | Intelligent envelope detector and method for gain control for PRML data and servo channels including polarity detection |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2881016B2 (ja) | 1999-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS591259U (ja) | 位相追尾回路網 | |
| EP3783463A1 (en) | Signal processing system, chip, and active pen | |
| US4442546A (en) | Noise reduction by integrating frequency-split signals with different time constants | |
| EP0696115A2 (en) | Adaptive timing recovery with gain adjustment | |
| JPH048007A (ja) | 自動利得制御回路 | |
| CA2180905A1 (en) | Digital Demodulator | |
| JPS5842661B2 (ja) | Ｆｍ復調器の雑音除去方式 | |
| JP2707973B2 (ja) | 無線データ通信装置 | |
| JPS6339069A (ja) | デイジタル入出力制御装置の定周期割込み通知方法 | |
| JP3225257B2 (ja) | Ｆｍ受信機 | |
| JP2779425B2 (ja) | 直流オフセット除去装置 | |
| JPS63114325A (ja) | デイジタル制御形ａｇｃ | |
| JPS5810939A (ja) | 受信信号断検出回路 | |
| JPH02281853A (ja) | タイムアウト時間設定方法 | |
| Oleinik | The analyticity of solutions of partial differential equations and its applications | |
| KR0133108Y1 (ko) | 음성 다중 방송 수신 장치의 발진 주파수 제어 회로 | |
| JPH0659036B2 (ja) | 可変等化器 | |
| JPH04181897A (ja) | マイクロホン | |
| JPH0352639Y2 (ja) | ||
| JPS62188412A (ja) | 自動利得制御回路 | |
| JPS6352503B2 (ja) | ||
| JPS6045518U (ja) | 自動レベル制御回路 | |
| JPS6040143U (ja) | ハイカットコントロ−ル回路 | |
| JPH0576638B2 (ja) | ||
| JPH0415585A (ja) | 水中音響信号検出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |