JPH0479375A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、電界効果型ＭＯ３）ランジスタ等の半導体装
置およびその製造方法に関するものである。

〈従来の技術〉 半導体装置の大集積化にともなって配線が微細化される
。その結果、配線で形成されるゲート１極のゲート長が
狭くなってゲート電極の電気抵抗が大きくなり、半導体
装置の動作速度が遅くなることが知られている。このた
め、配線にシリサイド層を形成し、この配線をゲート電
極として用いて、ゲート電極の電気抵抗を低くしたもの
が提案されている。その−例として、Ｉ　Ｅ　Ｅ　Ｅ　
　ＴＲＡＮＳＡＣＴＩＯＮＳ　　ＯＮ　　ＥＬＥＣＴＲ
ＯＮ　　ＤＥＶｒＣＥＳ、　ｅｄ−３２［２ｉ（１９８
５）に開示されているゲート電極がある。

このゲート電極を第４図に示す断面図により説明する。

図に示すように、ゲート電極４０２は、基板４０１上に
ゲート酸化膜４０３を介して形成され、当該ゲート電極
４０２の上部にチタンシリサイド層４０４を形成したも
のである。

次に、前記ゲート電極４０２の製造方法を第５図により
説明する。

第５図■に示すように、導電型材料で形成した基板４０
１上にゲート酸化膜４０３を形成し、さらに、ゲート酸
化膜４０３上にポリシリコン膜を形成して、フォトリソ
グラフィー技術とエツチング技術とによりポリシリコン
膜でゲート電極４０２を形成する。続いてゲート電極４
０２とゲート酸化膜４０３との全面に酸化膜４０５を形
成して、異方性エツチングにより２点鎖線で示巳た部分
の酸化Ｍ４０５と１点鎖線で示した部分のゲート酸化膜
４０３とを除去する。そして酸化膜４０５より成る側壁
酸化膜４０６をゲート電極４０２の側壁に形成する。そ
の後ゲート電極４０２をマスクにしてイオン注入法によ
り、基板４０１の上部でゲート電極４０２の両側にソー
ス領域４０７とドレイン領域４０８とを形成する。

次に第５図■に示す如く、ゲート電極４０２例の全面に
チタニウム膜４０９を被着する。

そして第５図■に示すように、熱処理（熱処理温度がお
よそ７００°Ｃ）を行って、チタニウム膜（４０９）に
接触しているゲート電極４０２の上部、ソース領域４０
７の上部およびドレイン領域４０７の上部のそれぞれに
７チタンシリサイド層４０４．４１１，４１２を生成す
る。その後エツチングによりシリサイド化していないチ
タニウム膜（４０９）のみを選択的に除去する。

このようにして、チタンシリサイド層４０４を形成した
ゲート電８ｉ４０２が形成される。

〈発明が解決しようとする課題〉 しかしながら、上記構成のゲート電極では、半導体装置
の一層の微細化にともなって、配線の幅が縮小され、そ
れにともなって配線の上部に形成したシリサイド層の幅
も縮小されるので、配線の低抵抗化を目的に形成したシ
リサイド層の効果が十分に得られない。その結果、配線
の抵抗が高くなって、半導体装置の動作速度が遅くなる
。

本発明は、上記課題を解決するために成されたもので、
動作速度に優れた半導体装置およびその製造方法を提供
することを目的とする。

〈課題を解決するための手段〉 本発明は、上記目的を達成するために成されたもので、
基板上に半導体材料で形成された配線が設けられた半導
体装置において、配線の側部の下部を除く当該配線の側
部および当該配線の上部を半導体材料と高融点金属材料
との化合物より成る導電層で形成したものである。

また導電層を形成した配線で電界効果型トランジスタの
ゲート電極を形成したものである。

上記半導体装置の製造方法は、半導体材料で形成された
配線の側壁の下部に前記半導体材料の反応を抑制する側
壁保護部を形成する工程と、配線と配線側の基板との全
面に高融点金属材料を被着して、その後に側壁保護部を
マスクにして熱処理を行い、配線の側部の下部を除く当
該配線の側部と当該配線の上部とに、高融点金属材料と
半導体材料とを反応させて生成した化合物より成る導電
層を形成する工程とにより成る。

また側壁保護部は、配線と当該配線側の基板との全面に
当該側壁保護部を形成する絶縁膜を被着し、この絶縁膜
を異方性エツチングして形成される。

〈作用〉 上記構成の半導体装置およびその製造方法では、配線の
側部の下部を除く当該配線の側部および当該配線の上部
を半導体材料と高融点金属材料との化合物より成る導電
層で形成したことにより、配線の電気抵抗が低下して、
半導体装置の動作速度は高まる。

〈実施例〉 本発明の実施例を第１図に示す断面図により説明する。

図に示すように、素子を形成するための基板１０１上に
は、ポリシリコンまたはガリウムヒ素（ＧａＡｓ）等よ
り成る半導体材料で形成された配線１０２が設けられる
。この配線１０２の側部の下部を除く当該配線１０２の
側部および当該配線１０２の上部は、高融点金属材料、
例えばチタニウム（Ｔｉ）、コバルト（Ｃｏ）　　タン
グステン（Ｗ）、タンタル（Ｔａ）等のうちの一種類ま
たは複数種類と前記半導体材料との化合物より成る導電
層１０３で形成される。また、この化合物は、配置１０
２がポリシリコンの場合には、シリサイドに成る。

このように、配線１０２の側部にも導ｔＮ１０３が形成
されることにより、配線１０２の電気抵抗は大幅に下げ
られる。

また、前記配線１０２は、半導体装置の一種である電界
効果型トランジスタのゲート電極とじて用いられる。

次に半導体装置の製造方法を電界効果型トランジスタを
例にして第２図に示す工程断面図により説明する。

第２図（１）に示すように、Ｐ型半導体材料で形成され
た基板１０１上にゲート酸化膜１０４を形成して、さら
にゲート酸化膜′１０４上に２点鎖線で示すポリシリコ
ン膜１０５゛を形成する。続いて、ポリシリコン膜１０
５にリンを拡散させてＮ型ポリシリコン膜にする。そし
て、フォトリソグラフィー技術とエツチング技術とによ
りＮ型ポリシリコン膜で配線１０２を形成する。その後
、配線１０２をマスクにしてイオン注入法によりヒ素ま
たはリン等のＮ型不純物を基板１０１に導入し、基板１
０１の上部で配線１０２の一方側にソース領域１０６を
形成して、他方側にドレイン領域１０７を形成する。こ
のソース領域１０６とドレイン領域１０７との間の配線
１０２がゲート電極になる。

次に第２図（ｉｉ）に示す如く、化学気相成長法により
、配置１０２とゲート酸化膜１０４との全面にリンガラ
ス（ＰＳＧ）等の絶１ｔｌｌ１０８を形成する。この絶
縁膜１０８は窒化膜で形成することもできる。

その後、リアクティブイオンエツチング（ＲＩＥ）法の
ような異方性エツチング技術により、前記絶縁膜１０８
をエツチングする。そして第２図（ｉｉｉ）に示す如く
、配線１０２の側壁に絶縁膜１０８を残す。さらに、絶
縁膜１０８の異方性エツチングを進めて、第２図（ｉｖ
　）に示すように、配線１０２の側壁の下部に、絶縁膜
１０８より成る側壁保護部１０９を形成する。

次に第２図（ｖ）に示す如く、スパッタ技術により、配
線１０２と当該配線１０２側の基板１０１との全面に高
融点金属材料のチタニウム膜１１０を被着する。

そして、側壁保護部１０９をマスクにして第１７ニール
処理（およそ７００℃）を行い、第２図（ｖｉ）に示す
ように、チタニウムＭ（１１０）と配置Ｊ１０２とが接
触している部分でチタニウム膜（１１０）と配線１０２
を形成しているＮ型ポリシリコンとを反応させて、配線
１０２の上部および配線１０２の側部の下部を除く側部
に、チタニウムとＮ型ポリシリコンの化合物より成る導
電層（チタンシリサイド層）１ｏ３を生成する。

方、ソース領域１０６の上部およびドレイン領域ｌＱ７
の上部でも、ソース領域１０６中のシリコンおよびドレ
イン領域１０７中のシリコンとチタニウム膜１１０とが
反応して、チタンシリサイドＪＷＩＩＩｓ、１ｌｌｄが
形成される。そして、未反応のまま残ったチタニウム膜
（１１０）をアンモニア通水または硫酸通水で選択的に
エツチング除去する。その後、第２７ニール処理（およ
そ９ΩＯ℃）を行って、導電層１０３の電気抵抗をさら
に下げる。

さらに第２図（ｖｉ）に示すように、配線１０２例の基
板１０１および配線１０２の全面に眉間絶縁膜１１２を
形成し、ソース領域１０６上とドレイン領域１０７上と
の層間絶縁膜１１２にコンタクトホール１１３，１１４
を形成する。その後、それぞれのコンタクトホール１１
３．１１４にソース引き出し電極１１５とドレイン引き
出し電極１１６とを形成する。そじて、電界効果型トラ
ンジスタが完成される。

次に、別の側壁保護部の形成方法を第３図に示す工程断
面図により説明する。

この側壁保護部の形成方法は、前記第２図（）により説
明した工程を終えた後に、第３図（１）に示すように、
配線１０２とゲート酸化膜１０４との全面に酸化膜また
は窒化膜等で形成された第１絶縁膜１１７を形成し、そ
の後異方性エツチング技術により２点鎖線で示した第１
絶縁膜１１７を除去して、配線１０２が形成されている
部分を除くゲート酸化膜１０４上のみに第１絶縁膜１１
７を残存させる。

そして、前記第３図（ｎ）に示す如く、配線１０２例の
全面に第２絶縁膜１１８を形成し、異方性エツチング技
術を用いて１点鎖線で示した部分の第２ｔ＠縁膜１１８
を除去して、配線１０２の側壁に第２絶縁膜１１８を残
存させる。

次に、配線１０２と第２絶縁膜１１８とをマスクにして
、第１絶縁膜１１７とゲート酸化膜１０４とをエツチン
グ除去する。さらに、第２絶縁膜１１８のみを選択的に
エツチング除去する。

そして、第３図（Ｉ［Ｉ）Ｑこ示すように、第１絶縁膜
（１１７）で形成された側壁保護部１０９を得る。

上記実施例の説明ではＮ型半導体材料で形成した基板を
用いた場合を説明したが、本発明は、Ｐ型半導体材料で
形成した基板を用いて、またゲート電極にＰ型半導体材
料を用いることもできる。

また、シングルドレイン構造のみならず低濃度ドレイン
構造のものにも用いることができる。

〈発明の効果〉 以上、説明したようにこの発明によれば、配線の側部の
下部を除く当該配線の側部および当該配線の上部を、配
線を形成する半導体材料と高融点金属材料との化合物よ
り成る導電層で形成したので、配線の断面積に占める導
電層の割合が大幅に高まるので、配線の電気抵抗が下げ
られる。よって、半導体装置の動作速度の向上が図れる
。

【図面の簡単な説明】

第１図は、実施例の断面図、 第２図は、実施例の工程説明断面図、 第３図は、別の側壁保護部を形成する方法の工程断面図
、 第４図は、従来例の断面図、 第５図は、従来例の工程説明断面図である。 １０１・・・基板１　　１０２・・・配線。 １０３・・・導電層、　　１０８・・・絶縁膜１０９・
・・側壁保護部。 第１図 特許出願人　　　　　沖電気工業株式会社代理人　　　
　　　　　弁理士　船　橋　國　則第３図 、４０４ 屹禾〃／のｆｆＨ 第４図

Claims (4)

【特許請求の範囲】
1. （１）基板上に半導体材料で形成された配線が設けられ
   た半導体装置において、 前記配線の側部の下部を除く当該配線の側部および当該
   配線の上部は前記半導体材料と高融点金属材料との化合
   物より成る導電層で形成されたことを特徴とする半導体
   装置。
2. （２）前記導電層を形成した前記配線で電界効果型トラ
   ンジスタのゲート電極を形成したことを特徴とする請求
   項１記載の半導体装置。
3. （３）前記請求項１または前記請求項２記載の半導体装
   置の製造方法であって、 半導体材料で形成された配線の側壁の下部に前記半導体
   材料の反応を抑制する側壁保護部を形成する工程と、 前記配線と前記配線側の基板との全面に高融点金属材料
   を被着して、その後前記側壁保護部をマスクにして熱処
   理を行い、前記配線の側部の下部を除く配線の側部と当
   該配線の上部とに、前記高融点金属材料と前記半導体材
   料とを反応させて生成した化合物より成る導電層を形成
   する工程とにより成ることを特徴とする半導体装置の製
   造方法。
4. （４）前記側壁保護部は、当該側壁保護部を形成する絶
   縁膜を前記配線と前記配線側の基板との全面に被着し、
   この絶縁膜を異方性エッチングして形成されることを特
   徴とする請求項３記載の半導体装置の製造方法。