JPH0479220A - Dry etching method - Google Patents

Dry etching method

Info

Publication number
JPH0479220A
JPH0479220A JP19345690A JP19345690A JPH0479220A JP H0479220 A JPH0479220 A JP H0479220A JP 19345690 A JP19345690 A JP 19345690A JP 19345690 A JP19345690 A JP 19345690A JP H0479220 A JPH0479220 A JP H0479220A
Authority
JP
Japan
Prior art keywords
electrode
etching
wafers
etched
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19345690A
Other languages
Japanese (ja)
Inventor
Tomohisa Komoda
智久 薦田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP19345690A priority Critical patent/JPH0479220A/en
Publication of JPH0479220A publication Critical patent/JPH0479220A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve the accuracy of an etching pattern and facilitate the control of processing time by removing the difference in level between the material to be etched and the electrode at the periphery of the electrode, and arranging the material to be etched such that specified intervals are made on the two axes which cross each other at right angles passing through the center of an electrode. CONSTITUTION:Four sheets of wafers 1,... are arranged tmm apart from each other in the directions which cross each other at right angle passing through the center of the electrode. That is, the interval t between adjacent wafers 1 are all set to not less than 0.5mm and not more than 5mm. Dummy wafers 2,... as thick as the wafer 1 are arranged, around the wafers 1,..., in contact so that they surround the wafers 1,..., whereby the difference in level between the wafers 1 and the periphery of the electrode can be removed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、5iO7,SiO等からなる材料のドライエ
ツチング方法に係り、特に反応性イオンエツチング法を
用いて材料に均一なエツチングを施す方法に関するもの
である。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for dry etching a material made of 5iO7, SiO, etc., and particularly to a method for uniformly etching a material using a reactive ion etching method. It is something.

〔従来の技術〕[Conventional technology]

従来より、St、2.3iO等の酸化ケイ素からなる膜
が形成されたウェハーのエツチングにおいては、反応性
イオンエツチング(Reactive IonEtch
ing )法(以下、RIE法と称する)が用いられて
いる。RIE法はドライエツチング法の1つであり、フ
ッ酸等によるケミカルエツチングに比較して、サイドエ
ツチングが少なく微細パターンの形成が可能であるとい
う特徴を有している。
Conventionally, when etching a wafer on which a film made of silicon oxide such as St, 2.3iO, etc. has been formed, reactive ion etching has been used.
ing ) method (hereinafter referred to as RIE method) is used. The RIE method is one of the dry etching methods, and is characterized in that it causes less side etching and can form fine patterns compared to chemical etching using hydrofluoric acid or the like.

また、ドライエツチング法であるイオンシリング法やス
パッタ法に比べ、加工材料に対する選択性を有するので
選択エツチングが可能である。
Furthermore, compared to dry etching methods such as the ion silling method and the sputtering method, selective etching is possible because it has selectivity with respect to the processing material.

通常、平行平板型のドライエツチング装置においては、
高周波電力を印加するための2つの平行電極(アノード
電極、カソード電極)が上下に配置され、被エツチング
材はカソード電極上に置かれてエツチングが行なわれる
Normally, in parallel plate type dry etching equipment,
Two parallel electrodes (anode electrode, cathode electrode) for applying high frequency power are arranged one above the other, and the material to be etched is placed on the cathode electrode to perform etching.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ここで、CF、ガスを用いて3 Xl0−2Torr、
 175 Wの条件下におけるエツチング時の、電極(
300厩φ)内のエツチング速度の分布図を第2図に示
す。I、Ifは、それぞれ電極内の直交する2直線上に
おける分布を示している。第2図に示されているように
、電極内における工・ノチング速度は、電極中心で最も
小さく、外周へ行くに従って大きくなることがわかる。
Here, 3 Xl0-2 Torr using CF gas,
During etching under the condition of 175 W, the electrode (
FIG. 2 shows a distribution diagram of the etching rate within a diameter of 300 mm. I and If each indicate the distribution on two orthogonal lines within the electrode. As shown in FIG. 2, it can be seen that the cutting/notching speed within the electrode is lowest at the center of the electrode and increases toward the outer periphery.

この傾向はガス圧力、ガスの種類、電極間距離を変化さ
せた場合にも、はぼ同様であった。また、通常下地膜と
被エツチング膜の選択性を考慮した場合には、スパッタ
性を少なくするためにガス圧力を高くして行なうことが
必要となるが、ガス圧力を高くした場合、第1表に示す
ように、電極の中央部と外周部とのエツチング速度の差
は更に大きくなる傾向が見られる。
This tendency was similar even when the gas pressure, type of gas, and distance between the electrodes were changed. In addition, when considering the selectivity between the underlying film and the film to be etched, it is necessary to increase the gas pressure to reduce sputtering. As shown in Figure 2, there is a tendency for the difference in etching rate between the central part and the outer peripheral part of the electrode to become even larger.

第  1  表 −・方、上記のエツチング条件において、被エツチング
材として50mm角の基板上に5iO7膜をスパッタリ
ングにより形成したウェハーを用いてエツチングを行な
った場合、第3図に示すように、ウェハー内においては
、中央部に比較して外周部におけるエツチング速度がか
なり速いことがわかる。また、第4図に示すように、電
極5上に4枚のウェハー6・・・を配置した場合のエツ
チング速度の分布についても、上記と同様に、各ウェハ
ー6の外周部におけるエツチング速度が大きくなり、中
央部に比して23%程度の差となる。これは、前述の電
極内の位置的な分布とは異なったエツチング分布となっ
ている。
Table 1: When etching is performed under the above etching conditions using a wafer in which a 5iO7 film is sputtered on a 50 mm square substrate as the material to be etched, as shown in FIG. It can be seen that the etching rate at the outer circumference is considerably faster than at the center. Furthermore, as shown in FIG. 4, regarding the distribution of etching rates when four wafers 6 are placed on the electrode 5, the etching rate at the outer periphery of each wafer 6 is large, as described above. This is a difference of about 23% compared to the central part. This is an etching distribution different from the positional distribution within the electrode described above.

従って、電極上にウェハーを単に置いてエツチングを行
なった場合、全体のエツチング速度の分布としては、電
極内の速度分布にさらにウェハー内の速度分布が加わっ
た分布となり、ウェハーにおける中央部と外周部とのエ
ツチング速度の差がかなり大きくなるという問題点を有
している。
Therefore, when etching is performed by simply placing a wafer on an electrode, the overall etching rate distribution will be the velocity distribution inside the electrode plus the speed distribution inside the wafer, and the etching rate will be the distribution between the center and outer periphery of the wafer. The problem is that the difference in etching speed between the two methods is quite large.

〔課題を解決するための手段〕[Means to solve the problem]

本発明に係るドライエツチング方法は、平板電極上に配
置した複数の被エツチング材のドライエンチング方法に
おいて、上記電極の外周部における被エツチング材と電
極との段差を、例えば治具やダミーウェハーを用いてな
くすとともに、上記被エツチング材を、電極中心を通り
直交する2軸上において、0.5胴以上5mm以下の間
隔を有するように配置することを特徴としている。
The dry etching method according to the present invention is a dry etching method for a plurality of materials to be etched placed on a flat electrode, in which the level difference between the material to be etched and the electrodes at the outer periphery of the electrode is removed using, for example, a jig or a dummy wafer. The material to be etched is arranged at an interval of 0.5 mm or more and 5 mm or less on two axes passing through the center of the electrode and orthogonal to each other.

〔作 用] 上記の構成によれば、被エツチング材の内部及び被エツ
チング材間におけるエツチング速度の差を小さくするこ
とができる。その、結果、エツチングパターン精度の向
上及び加工時間の制御が容易となる。
[Function] According to the above configuration, it is possible to reduce the difference in etching speed inside the material to be etched and between the materials to be etched. As a result, it becomes easier to improve etching pattern accuracy and control processing time.

〔実施例1〕 本発明の一実施例を第1図を用いて説明すると以下の通
りである。
[Example 1] An example of the present invention will be described below with reference to FIG.

第1図(a)に、RIE法によるエツチングの際の被エ
ツチング材であるウニハート・・の配置を示す。このウ
ェハー1はフェライト基板またはガラス基板上にS i
 Oz膜をスパッタリングにより形成したものである。
FIG. 1(a) shows the arrangement of sea urchin hearts, which are the material to be etched during etching by the RIE method. This wafer 1 has Si on a ferrite substrate or a glass substrate.
This is an Oz film formed by sputtering.

電極3上の中央に1.4枚のウニハート・・が電極中心
を通り直交する方向に互いに20の間隔を開けて、配置
されている。すなわち、隣り合うウェハ−1同士の間隔
tが全て2[[lInとなるようにウニハート・・が配
置されている。そしてさらにウニハート・・の周囲には
、ウニハート・・を取り囲むようにウェハー1と同じ厚
さのダミーウェハー2・・・がウニハート・・に接して
配置されており、ウェハー1の電極外周方向の段差をな
くす。
At the center of the electrode 3, 1.4 sea urchin hearts are arranged at intervals of 20 mm from each other in a direction orthogonal to each other passing through the center of the electrode. That is, the sea urchin hearts are arranged so that the distance t between adjacent wafers 1 is 2[[lIn]. Further, around the sea urchin heart..., dummy wafers 2... having the same thickness as the wafer 1 are placed in contact with the sea urchin heart... so as to surround the sea urchin heart... Eliminate.

次に、油拡散ポンプ等を用いて一旦チャンバー内を10
−’ Torr程度の高真空に排気する。それから所定
流量のCF、からなるエツチングガスを導入し、この状
態で3 Xl0−2Torr程度の真空度が保たれるよ
うにメカニカルブースターポンプ等の適当な排気速度の
ポンプに切り換えて、コンダクタンスバルブを調整する
Next, use an oil diffusion pump etc. to pump the inside of the chamber for 10 minutes.
-' Evacuate to a high vacuum of about Torr. Next, introduce etching gas consisting of CF at a predetermined flow rate, and in this state, switch to a pump with an appropriate pumping speed such as a mechanical booster pump and adjust the conductance valve so that a vacuum level of about 3 Xl0-2 Torr is maintained. do.

その後、カソード電極3と図示しないアノード電極との
間に175Wの高周波を印加して、所定の深さになるま
でエツチングを行なう。
Thereafter, a high frequency of 175 W is applied between the cathode electrode 3 and an anode electrode (not shown) to perform etching to a predetermined depth.

この時の4枚のウニハート・・内におけるエツチング速
度の外周部と中央部との差は、それぞれ、5.2%、5
.3%、5.4%、7%という結果が得られた。すなわ
ち、上記の配置方法によればウニハート・・内のエツチ
ング速度の差は全て10%以内となり、各々のウェハ−
1同士のエツチング速度の差も小さくなる。
At this time, the difference in etching speed between the outer periphery and the center of the four sea urchin hearts was 5.2% and 5.5%, respectively.
.. The results were 3%, 5.4%, and 7%. In other words, according to the above arrangement method, the difference in etching speed within the uniheart is within 10%, and each wafer
The difference in etching speed between the two also becomes smaller.

また、エツチング条件を変えた場合におけるウニハート
・・内の外周部と中央部とのエツチング速度の差を、従
来の配置方法による結果も合わせて第2表に示す。なお
、エツチング条件は、20%の02を含むCF、をエツ
チングガスとし、ガス圧を1.2X10=Torrとし
ている。
Table 2 also shows the difference in etching speed between the outer periphery and the center of the sea urchin heart when the etching conditions are changed, together with the results obtained using the conventional arrangement method. The etching conditions were as follows: CF containing 20% 02 was used as the etching gas, and the gas pressure was 1.2×10 = Torr.

第2表に示すように、ガスの種類及びガス圧を変化させ
た場合も、ウニハート・・内のエツチング速度の差は何
れも約10%前後となっており、従来法に比してエツチ
ング速度の差が小さくなっている。
As shown in Table 2, even when the type of gas and gas pressure were changed, the difference in etching speed within the sea urchin heart was approximately 10%, and the etching speed was lower than that of the conventional method. The difference is getting smaller.

ところで、上記のダミーウェハー2としては、ガラス基
板上全面にレジストを塗布したものを用いている。これ
は、通常ウェハー等の被エツチング材はレジストにより
パターニングされているので、同じ表面状態にし、エツ
チング速度の差を弓き起こす要因を取り除くためである
By the way, as the above-mentioned dummy wafer 2, a glass substrate coated with a resist over the entire surface is used. This is because the material to be etched, such as a wafer, is usually patterned with a resist, so the surface condition is the same and the factors that cause the difference in etching speed are eliminated.

以上のように、ダミーウェハー2により電極3上のウェ
ハー1と電極3との段差を無くすることによって、ウェ
ハー1の端部における電界の集中を取り除き、エツチン
グ速度の上昇を抑えることができる。更に、電極3の中
央付近のエツチング速度の小さい領域においては、逆に
ウェハー1の外周部におけるエツチング速度が大きくな
るという効果を利用して、エツチング速度を太き(する
ことができる。従って、ウェハ−1全体のエツチング速
度の均一化を図ることができる。
As described above, by eliminating the difference in level between the wafer 1 on the electrode 3 and the electrode 3 using the dummy wafer 2, concentration of the electric field at the edge of the wafer 1 can be removed and an increase in the etching rate can be suppressed. Furthermore, in the area where the etching rate is low near the center of the electrode 3, the etching rate can be increased by taking advantage of the effect that the etching rate at the outer periphery of the wafer 1 is increased. -1 The overall etching rate can be made uniform.

〔実施例2] 本発明の他の実施例を第1図(b)を用いて説明すると
、以下の通りである。尚、前記の実施例と同一の機能を
有する部材については、同一の符号を付記しその説明を
省略する。
[Example 2] Another example of the present invention will be described below using FIG. 1(b). It should be noted that members having the same functions as those in the previous embodiment will be denoted by the same reference numerals and their explanation will be omitted.

本実施例においては、第1図(b)に示すように、第1
図(a)におけるダミーウェハー2・・・をウニハート
・・に置き換えて、さらにそのウニハート・・を取り囲
むようにダミーウェハー4をウニハート・・に接して配
置している。
In this example, as shown in FIG. 1(b), the first
The dummy wafers 2 in Figure (a) are replaced with sea urchin hearts, and dummy wafers 4 are placed in contact with the sea urchin hearts so as to surround the sea urchin hearts.

上記のように配置された被エツチング材であるウニハー
ト・・を用いてRIE法によりエツチングを行なうと、
例えば、第1図(b)に示す位置Aにおけるウェハー1
では、エツチング速度の差は15%であった。但し、こ
の時のエツチング条件は、エツチングガスをCF、とじ
、ガス圧を1.2X 10− ’ Torrとしている
。従って、ウェハー1内のエツチング速度の差は実施例
1における結果より多少大きくなるものの、従来法によ
るエツチング速度の差よりも小さくなり、ウェハー1内
のエツチング速度の均一化が可能となる。
When etching is performed by the RIE method using the sea urchin heart, which is the material to be etched, arranged as described above,
For example, the wafer 1 at position A shown in FIG. 1(b)
In this case, the difference in etching speed was 15%. However, the etching conditions at this time were that the etching gas was CF and the gas pressure was 1.2×10-' Torr. Therefore, although the difference in etching speed within the wafer 1 is somewhat larger than the result in Example 1, it is smaller than the difference in etching speed according to the conventional method, and the etching speed within the wafer 1 can be made uniform.

一方、電極の中央部におけるウェハー同士の間隔につい
ては、0.5mm未満になると中央部でのエツチング速
度の上昇が小さく、又5 mmを越えると、中心部のエ
ツチング速度が大きくなりすぎるため、十分に均一化が
図れない結果となる。
On the other hand, regarding the spacing between the wafers at the center of the electrode, if it is less than 0.5 mm, the increase in the etching rate at the center will be small, and if it exceeds 5 mm, the etching rate at the center will become too high. As a result, uniformity cannot be achieved.

尚、上記実施例1及び実施例2においては、ウェハーと
電極との段差を解消するためにダミーウェハーを用いた
が、それに代えて、治具を用いてもよい。
In the first and second embodiments described above, a dummy wafer was used to eliminate the difference in level between the wafer and the electrode, but a jig may be used instead.

(発明の効果] 本発明に係るドライエツチング方法は、以上のように、
電極の外周部における被エツチング材と電極との段差を
なくし、電極中心を通り直交する2軸の方向における上
記被エツチング材同士の間隔が、0.5mm以上5mm
以下となるように被エツチング材を配置するので、被エ
ツチング材の内部及び被エツチング材間におけるエツチ
ング速度の差を小さくすることができる。その結果、エ
ツチングパターン精度の向上が図れ、微細パターンの加
工が可能になるとともに、加工時間の制御が容易になる
という効果を奏する。
(Effects of the Invention) As described above, the dry etching method according to the present invention has the following effects:
Eliminate the difference in level between the material to be etched and the electrode on the outer periphery of the electrode, and the distance between the materials to be etched in the directions of two axes orthogonal to each other passing through the center of the electrode is 0.5 mm or more and 5 mm.
Since the material to be etched is arranged as follows, it is possible to reduce the difference in etching speed inside the material to be etched and between the materials to be etched. As a result, the accuracy of etching patterns can be improved, fine patterns can be processed, and processing time can be easily controlled.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a)は本発明の一実施例を示すものであって、
電極上のウェハー及びダミーウェハーの配置方法を示す
平面図である。 第1図(b)は本発明の他の実施例を示したものであっ
て、電極上のウェハー及びダミーウェハーの配置方法を
示す平面図である。 第2図は、電極内におけるエツチング速度の分布を示す
グラフである。 第3図及び第4図は従来例を示すものである。 第3図は、ウェハー内におけるエツチング速度の分布を
示すグラフである。 第4図は、電極上のウェハーの配置を示す平面図である
。 1はウェハー、2・4はダミーウェハー 3は電極であ
る。 1図(a) 図(b) 託じl (mm)
FIG. 1(a) shows an embodiment of the present invention,
FIG. 3 is a plan view showing a method of arranging wafers and dummy wafers on electrodes. FIG. 1(b) shows another embodiment of the present invention, and is a plan view showing a method of arranging wafers and dummy wafers on electrodes. FIG. 2 is a graph showing the distribution of etching rates within the electrode. 3 and 4 show conventional examples. FIG. 3 is a graph showing the distribution of etching rates within a wafer. FIG. 4 is a plan view showing the arrangement of wafers on the electrodes. 1 is a wafer, 2 and 4 are dummy wafers, and 3 is an electrode. Figure 1 (a) Figure (b) Length (mm)

Claims (1)

【特許請求の範囲】 1、平板電極上に配置した複数の被エッチング材をエッ
チングするドライエッチング方法において、 上記電極の外周部における被エッチング材と電極との段
差をなくし、 電極中心を通り直交する2軸における上記被エッチング
材同士の間隔が、0.5mm以上5mm以下となるよう
に、被エッチング材を配置することを特徴とするドライ
エッチング方法。
[Claims] 1. In a dry etching method for etching a plurality of materials to be etched arranged on a flat plate electrode, a step between the material to be etched and the electrode at the outer periphery of the electrode is eliminated, and the material passes through the center of the electrode and intersects perpendicularly. A dry etching method characterized in that the materials to be etched are arranged so that the distance between the materials to be etched in two axes is 0.5 mm or more and 5 mm or less.
JP19345690A 1990-07-20 1990-07-20 Dry etching method Pending JPH0479220A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19345690A JPH0479220A (en) 1990-07-20 1990-07-20 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19345690A JPH0479220A (en) 1990-07-20 1990-07-20 Dry etching method

Publications (1)

Publication Number Publication Date
JPH0479220A true JPH0479220A (en) 1992-03-12

Family

ID=16308305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19345690A Pending JPH0479220A (en) 1990-07-20 1990-07-20 Dry etching method

Country Status (1)

Country Link
JP (1) JPH0479220A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7846305B2 (en) 2005-03-01 2010-12-07 Hitachi Global Storage Technologies, Netherlands, B.V. Method and apparatus for increasing uniformity in ion mill process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7846305B2 (en) 2005-03-01 2010-12-07 Hitachi Global Storage Technologies, Netherlands, B.V. Method and apparatus for increasing uniformity in ion mill process

Similar Documents

Publication Publication Date Title
JPH04162623A (en) Method and apparatus for plasma treatment
JPS59126778A (en) Method and device for plasma etching
JPS6337193B2 (en)
JPS5841658B2 (en) dry etching equipment
JPH07335570A (en) Control method of substrate temperature in plasma treatment
JPH0479220A (en) Dry etching method
JPS6110239A (en) Semiconductor manufacturing equipment
JPS61190944A (en) Dry etching device
JPS6116524A (en) Dry etching device
JP3252167B2 (en) Dry etching method
JPS6247132A (en) Parallel flat plate type dry etching device
JPS63260033A (en) Plasma reaction treatment device
JPS6032972B2 (en) Etching device
JPH03171724A (en) Etching device for sio2 film and etching method
JPS62106629A (en) Manufacture of semiconductor device
JPH0267726A (en) Manufacture of semiconductor device
JP2000216147A (en) Dry etching apparatus
JPH0344028A (en) Apparatus for plasma etching
JPS6266629A (en) Forming method for thin film
JPH0964017A (en) Semiconductor manufacturing device and manufacturing method for semiconductor device
JPS61150336A (en) Manufacture of semiconductor device
JPH02184029A (en) Dry etching device
JPS612328A (en) Plasma processor
JPS61276322A (en) Semiconductor manufacturing equipment
JPS61283127A (en) Semiconductor manufacturing equipment