JPH0478249A - Communication control method - Google Patents

Communication control method

Info

Publication number
JPH0478249A
JPH0478249A JP2188105A JP18810590A JPH0478249A JP H0478249 A JPH0478249 A JP H0478249A JP 2188105 A JP2188105 A JP 2188105A JP 18810590 A JP18810590 A JP 18810590A JP H0478249 A JPH0478249 A JP H0478249A
Authority
JP
Japan
Prior art keywords
communication control
transfer
information
memory
local memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2188105A
Other languages
Japanese (ja)
Inventor
Yutaka Ishikawa
裕 石川
Masami Katagiri
片桐 正巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2188105A priority Critical patent/JPH0478249A/en
Publication of JPH0478249A publication Critical patent/JPH0478249A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce a response time without enforcing the load of the hardware by storing only a header part at first when a communication text is once stored in a memory, taking preceding its analysis over other processing, starting the transmission preparation and executing the storage of the information part. CONSTITUTION:A transmission command means 32 of a communication control processor 13 starts a DMAC 20 to raise a transmission command to the DMAC 20 so that a text stored in a local memory 14 is divided into a header part 25a and an information part 25b and they are to be transferred to a local memory 18, then a transmission command means 33 gives a transmission command to a communication control processor 17. The DMAC 20 receiving the transfer command executes the transfer of data corresponding to the header part 25a of the text, and a transfer end notice means 35 gives a transfer end notice to the processor 17. Moreover, the local memory 14 reads the information part 25b and transfers it to the memory 18. A text 25 stored in the memory 18 is sent to a public network 6 via a line adaptor section 15.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はヘッダ部と情報部とからなる電文の中継を行な
う通信制御装置の通信制御方法に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a communication control method for a communication control device that relays messages consisting of a header section and an information section.

(従来の技術) 近年、各種通信網の発達に伴い、ホスト装置と複数の端
末装置の間でデータの伝送を行ないながら各種処理を行
なうといったシステムが構築されている。このようなシ
ステムにおいて、ホスト装置と各端末装置との間のデー
タ(電文)伝送の制御を行なうものとして通信制御装置
が利用されている。データを送信したい場合、端末装置
は直接ホスト装置をアクセスすることなくこの通信制御
装置へと一旦データを送信する。通信制御装置は、デー
タを受信すると、ホスト装置に向けて伝送することにな
る。端末装置と通信制御装置との間は、通常、専用回線
で結ばれ、かつ通信制御装置内にデータを蓄積するため
の専用のバッファ(ローカルメモリ)が設けられている
ため、直接ホスト装置をアクセスする場合に起こりつる
、回線の空き待ちといった事態から開放され、効率のよ
り運用を行なうことができる。ホスト装置からのデータ
を端末装置へと送信する場合も同様に、一旦通信制御装
置を介して行なわれる。
(Prior Art) In recent years, with the development of various communication networks, systems have been constructed that perform various processing while transmitting data between a host device and a plurality of terminal devices. In such a system, a communication control device is used to control data (telegram) transmission between the host device and each terminal device. When it is desired to transmit data, the terminal device first transmits the data to this communication control device without directly accessing the host device. When the communication control device receives the data, it transmits the data to the host device. The terminal device and the communication control device are usually connected by a dedicated line, and a dedicated buffer (local memory) for storing data is provided in the communication control device, so it is not possible to directly access the host device. This eliminates the situation of waiting for a line to become available, which can occur when using a network, and allows for more efficient operation. Similarly, when transmitting data from the host device to the terminal device, the data is once transmitted via the communication control device.

第2図に、従来の計算機システムのブロック図を示す。FIG. 2 shows a block diagram of a conventional computer system.

図において、通信制御装置1は、端末装置2とホスト装
置3との間の情報伝送を行なうもので、通信回線5を介
して端末装置2に通信網6を介してホスト装置3に接続
されている。
In the figure, a communication control device 1 transmits information between a terminal device 2 and a host device 3, and is connected to the terminal device 2 via a communication line 5 and to the host device 3 via a communication network 6. There is.

通信制御装置1において、通信回線5には第1の回線対
応部11が接続されている。第1の回線対応部11には
、内部データバス12を介して第1の通信制御プロセッ
サ13、第1のローカルメモリ14が接続されている。
In the communication control device 1 , a first line corresponding section 11 is connected to the communication line 5 . A first communication control processor 13 and a first local memory 14 are connected to the first line correspondence section 11 via an internal data bus 12.

一方、通信網6には、第2の回線対応部15が接続され
ている。第2の回線対応部15には、内部バス16を介
して第2の通信制御プロセッサ17と第2のローカルメ
モリ18が接続されている。
On the other hand, a second line support section 15 is connected to the communication network 6. A second communication control processor 17 and a second local memory 18 are connected to the second line correspondence section 15 via an internal bus 16.

第1及び第2のローカルメモリ14.18には、データ
バス19を介してメモリデータ転送機構(DMAC:ダ
イレクト・メモリ・アクセス・コントローラ)20が接
続されている。
A memory data transfer mechanism (DMAC: Direct Memory Access Controller) 20 is connected to the first and second local memories 14 , 18 via a data bus 19 .

第1及び第2の回線対応部11.15は、それぞれ通信
回線5と通信網6と、内部バス12゜16との間の信号
整合(シリアル・パラレル変換等)及び情報の送受信制
御を行なう入出力インタフェースである。第1及び第2
の通信制御プロセッサ13.17は、端末装置2及びホ
スト装置3との間の送信及び受信のプロトコル処理を行
なうものである。第1及び第2のローカルメモリ14.
18は、それぞれ第1及び第2の通信制御プロセッサ1
3.18の命令や端末装置2、ホスト装置3との間を伝
送される情報を格納するRAM等からなるものである。
The first and second line correspondence sections 11.15 are input terminals that perform signal matching (serial/parallel conversion, etc.) and information transmission/reception control between the communication line 5, the communication network 6, and the internal bus 12.16, respectively. It is an output interface. 1st and 2nd
The communication control processor 13.17 performs transmission and reception protocol processing between the terminal device 2 and the host device 3. First and second local memories 14.
18 are first and second communication control processors 1, respectively;
3.18 instructions and information transmitted between the terminal device 2 and the host device 3, such as a RAM.

DMAC20は、第1及び第2のローカルメモリ14.
18間の情報転送を高速に実行するものである。
The DMAC 20 includes first and second local memories 14.
This is to transfer information between 18 devices at high speed.

以上の構成の通信制御装置1における、通信制御方法、
即ち、端末装置2とホスト装置3との間のデータ伝送に
ついて第3図を参照しながら説明する。
A communication control method in the communication control device 1 having the above configuration,
That is, data transmission between the terminal device 2 and the host device 3 will be explained with reference to FIG.

第3図は、従来の通信制御方法のタイムチャートである
FIG. 3 is a time chart of a conventional communication control method.

ここでは、端末装置2からホスト装置3へ向けて情報(
電文)の伝送を行なう場合を例に説明する。
Here, information (
An example of transmitting a message (telegram) will be explained below.

ここで、第3図の説明に入る前に第4図を用いて電文の
構成について説明する。
Here, before going into the explanation of FIG. 3, the structure of the message will be explained using FIG. 4.

第4図は、−船釣な電文の構成図である。FIG. 4 is a diagram showing the structure of a message sent by boat.

図に示すように、電文25は、ヘッダ部25aと情報部
25bとから構成されている。
As shown in the figure, the message 25 is composed of a header section 25a and an information section 25b.

ヘッダ部25aは、通信制御情報、例えば情報の伝送先
であるとかデータ量等の、プロトコルの情報等からなる
部分である。このヘッダ部25aの内容を解析すること
により、この電文の取扱を把握することができる。情報
部25bは、相手先へ送ろうとする情報からなる部分で
ある。
The header section 25a is a section consisting of communication control information, such as protocol information such as information transmission destination and data amount. By analyzing the contents of this header section 25a, it is possible to understand how this message is handled. The information section 25b is a section containing information to be sent to the other party.

さて、第3図に戻って、まず端末装置2は、ホスト装置
3に情報を伝送しようとする場合、第1の通信制御プロ
セッサ13の起動をかける。
Now, returning to FIG. 3, first, when the terminal device 2 intends to transmit information to the host device 3, it activates the first communication control processor 13.

起動をかけられた第1の通信制御ブ、ロセッサ13は、
第1の回線対応部11を電文受信可能な状態に設定し、
端末装置2から電文が伝送されてくるのを待つ(ステッ
プSl)。端末装置2から電文が伝送されてくると、第
1の回線対応部11は、この電文を第1のローカルメモ
リ14に格納する(ステップS2)。この格納が完了す
ると、第1の回線対応部11は、第1の通信制御プロセ
ッサ13に受信終了通知を出す(ステップS3)。第1
の通信制御プロセッサ13は、この受信終了通知を受け
ると、第1のローカルメモリ14に格納された電文25
のヘッダ部25aの解析等の受信設定処理を行なった後
(ステップS4) 、DMAC20の起動、即ち、第1
のローカルメモリ14に格納された電文25を第2のロ
ーカルメモリ18に転送するよう、転送指示を出す(ス
テップS5)。DMAC20は、転送指示を受付けると
、第1のローカルメモリ14から電文25を読出し、第
2のローカルメモリ18へと書込む、即ちDMA転送を
行なう(ステップS6)。
The first communication control block, processor 13, which has been activated,
Set the first line support unit 11 to a state where it can receive messages,
It waits for a message to be transmitted from the terminal device 2 (step Sl). When the message is transmitted from the terminal device 2, the first line correspondence section 11 stores this message in the first local memory 14 (step S2). When this storage is completed, the first line correspondence section 11 issues a reception end notification to the first communication control processor 13 (step S3). 1st
When the communication control processor 13 receives this notification of completion of reception, the communication control processor 13 transmits the message 25 stored in the first local memory 14.
After performing reception setting processing such as analysis of the header section 25a (step S4), the DMAC 20 is activated, that is, the first
A transfer instruction is issued to transfer the message 25 stored in the local memory 14 of the second local memory 18 to the second local memory 18 (step S5). Upon receiving the transfer instruction, the DMAC 20 reads the message 25 from the first local memory 14 and writes it into the second local memory 18, that is, performs DMA transfer (step S6).

DMAC20は、DMA転送が完了すると第1の通信制
御プロセッサに対して転送完了通知を出す(ステップS
7)。第1の通信制御プロセッサ13は、この転送完了
通知を受けると、第2の通信制御プロセッサ17に送信
指示を出す(ステップS8)。この送信指示を受けた第
2の通信制御ブロセッサ17は、第2のローカルメモリ
18に格納された電文25のヘッダ部25aの解析を行
なう等の、いわゆる送信設定処理を実行する(ステップ
S9)。第2の通信制御プロセッサ17は、送信設定処
理が完了すると、第2の回線対応部15を送信可能な状
態に設定しくステップ5IO)、第2のローカルメモリ
18に格納された電文25を第2の回線対応部15を介
して公衆網6に送信(伝送)する(ステップ511)。
When the DMA transfer is completed, the DMAC 20 issues a transfer completion notification to the first communication control processor (step S
7). Upon receiving this transfer completion notification, the first communication control processor 13 issues a transmission instruction to the second communication control processor 17 (step S8). The second communication control processor 17 that receives this transmission instruction executes a so-called transmission setting process, such as analyzing the header part 25a of the message 25 stored in the second local memory 18 (step S9). When the transmission setting process is completed, the second communication control processor 17 sets the second line correspondence section 15 to a transmittable state (step 5IO), and transfers the message 25 stored in the second local memory 18 to the second communication control processor 17. The data is transmitted (transmitted) to the public network 6 via the line support unit 15 (step 511).

公衆網6に伝送された電文25は、ホスト装置3により
受信されることになる。
The message 25 transmitted to the public network 6 is received by the host device 3.

以上のような手順により端末装置2からホスト装置3に
向けて電文が伝送される。なお、ホスト装置3から端末
装置2に向けて電文25が伝送される場合も、同様の処
理がなされる。
A message is transmitted from the terminal device 2 to the host device 3 through the procedure described above. Note that similar processing is performed when the message 25 is transmitted from the host device 3 to the terminal device 2.

(発明が解決しようとする課題) さて、第3図において説明した通信制御方法の場合、通
信制御装置1に電文が入力(受信)してから、出力(送
信)されるまでの時間(レスポンスタイム)を短縮しよ
うとした場合、第1及び第2の通信制御プロセッサの処
理能力を高め、受信処理及び送信処理を高速で実行する
か、もしくはDMACのデータ転送能力を高め第1のロ
ーカルメモリ14から第2のローカルメモリ18への転
送時間を短縮するといったハードウェア上の対策しか講
じることができなかった。
(Problem to be Solved by the Invention) Now, in the case of the communication control method explained in FIG. ), the processing capacity of the first and second communication control processors should be increased to execute reception processing and transmission processing at high speed, or the data transfer capacity of the DMAC should be increased and data transferred from the first local memory 14 to Only hardware measures such as shortening the transfer time to the second local memory 18 could be taken.

このため、ハードウェアの開発費用の問題やコストの増
大を招くといった問題が生じていた。
This has caused problems such as hardware development costs and increased costs.

本発明は以上の点に着目してなされたもので、ハードウ
ェアの負担を強いることなく、レスポンスタイムの短縮
化を図ることのできる通信制御方法を提供することを目
的とするものである。
The present invention has been made with attention to the above points, and an object of the present invention is to provide a communication control method that can shorten response time without imposing a burden on hardware.

(課題を解決するための手段) 本発明の通信制御方法は、通信制御情報からなるヘッダ
部と、転送情報からなる情報部から構成された一連の通
信電文を、一旦メモリに格納した後、相手方に伝送する
場合において、前記情報部を前記メモリに格納する前に
、前記ヘッダ部のみを格納して、当該ヘッダ部の解析を
先行させ、前記情報部を前記メモリに格納する前に、前
記情報部の前記相手方への伝送準備を開始させるもので
ある。
(Means for Solving the Problems) The communication control method of the present invention stores a series of communication messages composed of a header section consisting of communication control information and an information section consisting of transfer information in a memory, and then In the case of transmitting the information to the memory, before storing the information part in the memory, only the header part is stored and the header part is analyzed first, and before storing the information part in the memory, the information part is This is to start preparations for transmitting the copy to the other party.

(作用) 以上の方法は、通信制御情報からなるヘッダ部と、転送
情報からなる情報部から構成された一連の通信電文を、
一旦メモリに格納する場合、まず初めにヘッダ部のみを
格納して、当該ヘッダ部の解析を先行させ、さらに相手
方への伝送準備を開始される。一方、ヘッダ部に続いて
情報部の格納を実行する。従って、情報部の格納を実行
すると同時に、ヘッダ部の解析が完了し、直ちにメモリ
に格納した電文の送信を行なうことができる。
(Operation) The above method sends a series of communication messages consisting of a header section consisting of communication control information and an information section consisting of transfer information.
Once stored in memory, only the header part is stored first, analysis of the header part is preceded, and preparations for transmission to the other party are started. On the other hand, the information section is stored following the header section. Therefore, at the same time as storing the information part, the analysis of the header part is completed, and the message stored in the memory can be immediately transmitted.

(実施例) 第1図に、本発明に係る計算機システムのブロック図を
示す。
(Embodiment) FIG. 1 shows a block diagram of a computer system according to the present invention.

図において、通信制御装置1は、端末装置2とホスト装
置3との間の情報伝送を行なうもので、通信回線5を介
して端末装置2に通信網6を介してホスト装置3に接続
されている。
In the figure, a communication control device 1 transmits information between a terminal device 2 and a host device 3, and is connected to the terminal device 2 via a communication line 5 and to the host device 3 via a communication network 6. There is.

通信制御装置1において、通信回線5には第1の回線対
応部11が接続されている。第1の回線対応部11には
、内部データバス12を介して第1の通信制御プロセッ
サ13、第1のローカルメモリ14が接続されている。
In the communication control device 1 , a first line corresponding section 11 is connected to the communication line 5 . A first communication control processor 13 and a first local memory 14 are connected to the first line correspondence section 11 via an internal data bus 12.

一方、通信回線6には、第2の回線対応部15が接続さ
れている。第2の回線対応部15には、内部バス16を
介して第2の通信制御プロセッサ17と第2のローカル
メモリ18が接続されている。
On the other hand, a second line correspondence section 15 is connected to the communication line 6. A second communication control processor 17 and a second local memory 18 are connected to the second line correspondence section 15 via an internal bus 16.

第1及び第2のローカルメモリ14.18には、データ
バス19を介してメモリデータ転送機構(DMAC:ダ
イレクト・メモリ・アクセス・コントローラ)20が接
続されている。
A memory data transfer mechanism (DMAC: Direct Memory Access Controller) 20 is connected to the first and second local memories 14 , 18 via a data bus 19 .

以上の構成は、先に第2図において説明した従来の通信
制御装置1と同一である。よって、重複する説明は適宜
省略する。
The above configuration is the same as the conventional communication control device 1 previously described in FIG. 2. Therefore, duplicate explanations will be omitted as appropriate.

第1図において、第1の通信制御プロセッサ13には、
送受信制御部31が設けられている。
In FIG. 1, the first communication control processor 13 includes:
A transmission/reception control section 31 is provided.

送受信制御部31には、転送指示手段32、送信指示手
段33が設けられている。
The transmission/reception control unit 31 is provided with a transfer instruction means 32 and a transmission instruction means 33.

送受信制御部31は、端末装置2とホスト装置3との間
の電文伝送に係る処理を実行するものである。転送指示
手段32は、DMAC20に向けて、第1のローカルメ
モリ14に格納された電文25を、ヘッダ部25aと情
報部25bの2つに分けて読出し、第2のローカルメモ
リ18に転送するよう転送指示を出すものである。送信
指示手段33は、DMAC20に転送指示を出すと同時
に、第2の通信制御プロセッサ17に電文25の送信す
るよう送信指示を出すものである。
The transmission/reception control unit 31 executes processing related to message transmission between the terminal device 2 and the host device 3. The transfer instruction means 32 instructs the DMAC 20 to read out the message 25 stored in the first local memory 14 into two parts, a header part 25a and an information part 25b, and to transfer them to the second local memory 18. This is to issue a transfer instruction. The transmission instruction means 33 issues a transfer instruction to the DMAC 20 and, at the same time, issues a transmission instruction to the second communication control processor 17 to transmit the message 25.

一方、DMAC20には、転送終了通知手段35が設け
られている。この転送終了通知手段35は、第1のロー
カルメモリ14から電文25のヘッダ部25aに相当す
るデータを読出し、第2のローカルメモリ18に書込ん
だ場合、第2の通信制御プロセッサ17に向けて電文2
5の転送が終了したことを示す終了通知を出すものであ
る。
On the other hand, the DMAC 20 is provided with a transfer end notification means 35. When the transfer end notification means 35 reads data corresponding to the header part 25a of the message 25 from the first local memory 14 and writes it to the second local memory 18, it directs the data to the second communication control processor 17. Telegram 2
A completion notification indicating that the transfer of No. 5 has been completed is issued.

なお、第2の通信制御プロセッサ17にも、第1の通信
制御プロセッサ13同様に、送受信制御部36、転送指
示手段38、送信指示手段39が設けられている。
Note that, like the first communication control processor 13, the second communication control processor 17 is also provided with a transmission/reception control section 36, a transfer instruction means 38, and a transmission instruction means 39.

ここで、以上の構成の通信制御装置lにおける通信制御
方法について、第5図を参照しながら説明する。
Here, a communication control method in the communication control device I having the above configuration will be explained with reference to FIG.

第5図は、本発明の通信制御方法のタイムチャートであ
る。
FIG. 5 is a time chart of the communication control method of the present invention.

ここでは、端末装置2からホスト装置3へ向けて情報の
情報(電文)の伝送を行なう場合を例に説明する。
Here, a case where information (telegram) is transmitted from the terminal device 2 to the host device 3 will be explained as an example.

図において、ステップ321〜ステツプS25の処理は
、先に第3図において説明したステップ81〜S5と同
一である。よって、ここではステップS26以降の処理
について説明する。
In the figure, the processes from step 321 to step S25 are the same as steps 81 to S5 previously explained in FIG. Therefore, here, the processing after step S26 will be explained.

先に第3図のステップS5において説明したように第1
の通信制御プロセッサ13の転送指示手段32 カDM
AC20(7)起動、即ち、第1(7)0−カルメモリ
14に格納された電文25をヘッダ部25aと情報部2
5bの2つに分けて第2のローカルメモリ18に転送す
るよう転送指示を出すと(ステップ525)、次に送信
指示手段33が、第2の通信制御プロセッサ17に向け
て送信指示を出す(ステップ526)。この送信指示を
受けた第2の通信制御プロセッサ17は、電文25の転
送完了通知を待つことになる。
As previously explained in step S5 of FIG.
Transfer instruction means 32 of communication control processor 13 of
AC20 (7) activation, that is, the message 25 stored in the first (7) 0-cal memory 14 is transferred to the header section 25a and the information section 2.
5b and issues a transfer instruction to divide the data into two parts and transfer them to the second local memory 18 (step 525), then the transmission instruction means 33 issues a transmission instruction to the second communication control processor 17 (step 525). step 526). The second communication control processor 17 that has received this transmission instruction waits for notification of the completion of transfer of the message 25.

一方、転送指示を受けたDMAC20は、まず初めに電
文25のヘッダ部25aに相当するデータの転送を実行
する(ステップ527)。この転送が完了すると、転送
終了通知手段35が起動し、第2の通信制御プロセッサ
17に転送、転送完了1通知を出す(ステップ528)
。この転送完了通知を受けた第2の通信制御プロセッサ
17は、第2のローカルメモリ18に格納されたヘッダ
部25aの解析を行なう等の、いわゆる送信設定処理を
実行する(ステップ529)。
On the other hand, upon receiving the transfer instruction, the DMAC 20 first transfers data corresponding to the header section 25a of the message 25 (step 527). When this transfer is completed, the transfer completion notification means 35 is activated and issues a transfer and transfer completion 1 notification to the second communication control processor 17 (step 528).
. The second communication control processor 17 that receives this transfer completion notification executes a so-called transmission setting process, such as analyzing the header part 25a stored in the second local memory 18 (step 529).

さて、DMAC20は、転送終了通知を出すと、さらに
第1のローカルメモリ14から情報部25bの読出しを
行ない、第2のローカルメモリ18への転送を実行する
(ステップ530)。
Now, upon issuing the transfer end notification, the DMAC 20 further reads out the information part 25b from the first local memory 14 and executes the transfer to the second local memory 18 (step 530).

コノ間、第2の通信制御プロセッサ17における送信設
定処理が完了し、第2の通信制御プロセッサ17は第2
の回線対応部15を送信可能な状態に設定しくステップ
531)、第2のローカルメモリ18に格納された電文
25を第2の回線対応部15を介して公衆網6に送信(
伝送)する(ステップ532)。この伝送は、既に第2
のローカルメモリ18に転送し終えた内容から順次伝送
される。
During this period, the transmission setting process in the second communication control processor 17 is completed, and the second communication control processor 17
Set the line support unit 15 of the line to a transmittable state (step 531), and send the message 25 stored in the second local memory 18 to the public network 6 via the second line support unit 15 (step 531).
transmission) (step 532). This transmission is already in the second
The contents that have been transferred to the local memory 18 are sequentially transmitted.

第2のローカルメモリ18の内容がホスト装置3に向け
て伝送されている間も、DMAC20における転送が続
けられやがて終了する。この転送が完了すると、DMA
C20の転送終了通知手段35は再び第2の通信制御プ
ロセッサ17に転送終了通知を出して(ステップ533
)、転送作業を終了する。そして、第2の通信制御プロ
セッサ17も、第2のローカルメモリ18の内容、即ち
電文25の伝送を完了することになる。
While the contents of the second local memory 18 are being transmitted to the host device 3, the transfer in the DMAC 20 continues and eventually ends. Once this transfer is complete, the DMA
The transfer end notification means 35 of the C20 issues a transfer end notification to the second communication control processor 17 again (step 533).
), the transfer operation ends. Then, the second communication control processor 17 also completes the transmission of the contents of the second local memory 18, that is, the message 25.

以上のような手順により端末装置2からホスト装置3に
向けて電文が伝送される。なお、ホスト装置3から端末
装置2に向けて電文25が伝送される場合も、同様の処
理がなされる。
A message is transmitted from the terminal device 2 to the host device 3 through the procedure described above. Note that similar processing is performed when the message 25 is transmitted from the host device 3 to the terminal device 2.

このように第2の通信制御プロセッサ17がヘッダ部2
5aの解析を行なう等の通信設定処理と、並行してDM
AC20による転送がなされるため、第2の通信制御プ
ロセッサ17の通信設定処理に係る時間だけ、全体の処
理時間を短縮することができる。なお、ホスト装置3か
ら端末装置2に向けて電文25が伝送される場合も、同
様の処理がなされる。
In this way, the second communication control processor 17
DM in parallel with communication setting processing such as analysis of 5a.
Since the transfer is performed by the AC 20, the overall processing time can be shortened by the time required for communication setting processing by the second communication control processor 17. Note that similar processing is performed when the message 25 is transmitted from the host device 3 to the terminal device 2.

本発明は以上の実施例に限定されない。The present invention is not limited to the above embodiments.

実施例では、電文25をヘッダ部25aと情報部25b
の一対のもので説明したが、例えばヘッダ部と情報部を
複数設けて連ねた場合にも、同様の処理を適用すること
になる。この場合、DMAC20への転送指示は、各ヘ
ッダ部と情報部を個別に読取るような内容となる。
In the embodiment, the message 25 is divided into a header section 25a and an information section 25b.
Although the description has been made using a pair of header sections and information sections, the same processing can be applied, for example, when a plurality of header sections and information sections are provided and connected. In this case, the transfer instruction to the DMAC 20 is such that each header section and information section are read individually.

(発明の効果) 以上の説明の本発明の通信制御方法は、八−ドウエアの
負担を強いることなく電文の転送と通信制御プロセッサ
の処理とを並行して実行するため、通信制御装置に電文
が入力してから出力するまでの時間を短縮することがで
きる。
(Effects of the Invention) The communication control method of the present invention described above executes message transfer and processing by the communication control processor in parallel without imposing a burden on eight-doware, so that the communication control device receives the message. The time from input to output can be shortened.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係る計算機システムのブロック図、第
2図は従来の計算機システムのブロック図、第3図は従
来の通信制御方法のタイムチャート、第4図は一般的な
電文の構成図、第5図は本発明の通信制御方法のタイム
チャートである。 1・・・通信制御装置、11・・・第1の回線対応部、
13・・・第1の通信制御プロセッサ、14・・・第1
のローカルメモリ、 15・・・第2の回線対応部、 17・・・第2の通信制御プロセッサ、18・・・第2
のローカルメモリ、 20・・・メモリデータ転送機構、 31.36・・・送受信制御部、 32.37・・・転送指示手段、 33.38・・・送信指示手段、 35・・・転送終了通知手段。 特許出願人 沖電気工業株式会社 (へ上 咲来の通信!Il購f5法Qタイムチャ第3図 ト 第4図 未発明の通信制御力法0グイムチ式 第5図 ト
Figure 1 is a block diagram of a computer system according to the present invention, Figure 2 is a block diagram of a conventional computer system, Figure 3 is a time chart of a conventional communication control method, and Figure 4 is a configuration diagram of a general message. , FIG. 5 is a time chart of the communication control method of the present invention. DESCRIPTION OF SYMBOLS 1... Communication control device, 11... 1st line corresponding part,
13...first communication control processor, 14...first
local memory, 15... second line corresponding section, 17... second communication control processor, 18... second
20...Memory data transfer mechanism, 31.36...Transmission/reception control unit, 32.37...Transfer instruction means, 33.38...Transmission instruction means, 35...Transfer completion notification means. Patent applicant: Oki Electric Industry Co., Ltd. (Sakurai's communication! Il purchase f5 method Q time chart Figure 3 To Figure 4 Uninvented communication control method 0 Guimuchi type Figure 5 To

Claims (1)

【特許請求の範囲】  通信制御情報からなるヘッダ部と、転送情報からなる
情報部から構成された一連の通信電文を、一旦メモリに
格納した後、相手方に伝送する場合において、 前記情報部を前記メモリに格納する前に、前記ヘッダ部
のみを格納して、当該ヘッダ部の解析を先行させ、 前記情報部を前記メモリに格納する前に、前記情報部の
前記相手方への伝送準備を開始させることを特徴とする
通信制御方法。
[Scope of Claims] In the case where a series of communication messages consisting of a header section consisting of communication control information and an information section consisting of transfer information is once stored in a memory and then transmitted to the other party, the information section is Before storing the information part in the memory, only the header part is stored and the header part is analyzed first, and before the information part is stored in the memory, preparations for transmitting the information part to the other party are started. A communication control method characterized by:
JP2188105A 1990-07-18 1990-07-18 Communication control method Pending JPH0478249A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2188105A JPH0478249A (en) 1990-07-18 1990-07-18 Communication control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2188105A JPH0478249A (en) 1990-07-18 1990-07-18 Communication control method

Publications (1)

Publication Number Publication Date
JPH0478249A true JPH0478249A (en) 1992-03-12

Family

ID=16217791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2188105A Pending JPH0478249A (en) 1990-07-18 1990-07-18 Communication control method

Country Status (1)

Country Link
JP (1) JPH0478249A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189550A (en) * 2006-01-13 2007-07-26 Ricoh Co Ltd Radio communication processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189550A (en) * 2006-01-13 2007-07-26 Ricoh Co Ltd Radio communication processor

Similar Documents

Publication Publication Date Title
JPH07334454A (en) Device and method for transmitting data
JPS63280365A (en) Control system for direct memory access order contention
JPH0478249A (en) Communication control method
JPH09224066A (en) Communication protocol parallel processor
JPS6126706B2 (en)
JPS61251252A (en) Processing method for data transfer
JPS59119439A (en) Buffer busy avoiding system
JPH0378066A (en) Data processor
JP3213030B2 (en) Communication control method
JPS61271555A (en) Transferring system for direct memory access
JP3067155B2 (en) Data transfer device
JPH02149049A (en) Communication control system
JP3299021B2 (en) Multi-bus II-SCSI bus data transfer method and apparatus
JPH03265250A (en) Communication controller
JPH0193236A (en) Communication system
JPH0243655A (en) Data transfer device
JPS6378257A (en) Input-output controller
JP2001005742A (en) Data transfer system
JPH0658655B2 (en) Serial I / O method
JPS60120458A (en) Data transferring device
JPH0256149A (en) Communication processor
JPH0247953A (en) Data transfer system
JPS62106561A (en) Processing system for transferring status
JPH08249272A (en) Signal processing processor down-loading circuit
JPH04238566A (en) Inter-multi-processor bus communication system