JPH0478005B2 - - Google Patents
Info
- Publication number
- JPH0478005B2 JPH0478005B2 JP58149237A JP14923783A JPH0478005B2 JP H0478005 B2 JPH0478005 B2 JP H0478005B2 JP 58149237 A JP58149237 A JP 58149237A JP 14923783 A JP14923783 A JP 14923783A JP H0478005 B2 JPH0478005 B2 JP H0478005B2
- Authority
- JP
- Japan
- Prior art keywords
- etched
- etching
- etching gas
- reaction chamber
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005530 etching Methods 0.000 claims description 61
- 238000006243 chemical reaction Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000006552 photochemical reaction Methods 0.000 claims description 7
- 238000001816 cooling Methods 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 description 38
- 239000000758 substrate Substances 0.000 description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000010494 dissociation reaction Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 230000005593 dissociations Effects 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000001179 sorption measurement Methods 0.000 description 4
- 125000001309 chloro group Chemical group Cl* 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 208000018459 dissociative disease Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は、被膜のエツチング工程に改良を加え
た半導体装置の製造方法及びその製造装置に関す
る。
た半導体装置の製造方法及びその製造装置に関す
る。
従来技術と問題点
一般に、半導体装置を製造するにはウエハ上に
形成した所定の被覆の不要箇所を除去するエツチ
ング工程が必ず存在している。
形成した所定の被覆の不要箇所を除去するエツチ
ング工程が必ず存在している。
そのエツチング工程には、半導体素子の微細化
に伴ない、ドライ・エツチング法が適用されるよ
うになつた。そして、そのドライ・エツチング法
の中でも、特にエツチング形状に異方性を示し、
且つ、エツチング物質とその下地物質との間でエ
ツチング速度の比、即ち、選択比を大きく採るこ
とができる反応性イオン・エツチング法が重要視
されている。
に伴ない、ドライ・エツチング法が適用されるよ
うになつた。そして、そのドライ・エツチング法
の中でも、特にエツチング形状に異方性を示し、
且つ、エツチング物質とその下地物質との間でエ
ツチング速度の比、即ち、選択比を大きく採るこ
とができる反応性イオン・エツチング法が重要視
されている。
この反応性イオン・エツチング法は、高周波に
依り所定エツチング・ガスをプラズマ状態にして
分解し、その一部を被エツチング物質と化学的に
反応させてエツチングを行ない、他の一部を物理
的なスパツタリングに利用してエツチングをして
いるものであり、このように化学的な過程と、物
理的な過程を含んでいることに依り、そのエツチ
ングは異方性を示し、また、大きな選択比が得ら
れているのである。
依り所定エツチング・ガスをプラズマ状態にして
分解し、その一部を被エツチング物質と化学的に
反応させてエツチングを行ない、他の一部を物理
的なスパツタリングに利用してエツチングをして
いるものであり、このように化学的な過程と、物
理的な過程を含んでいることに依り、そのエツチ
ングは異方性を示し、また、大きな選択比が得ら
れているのである。
ところで、この反応性イオン・エツチング法に
於いては、エツチング進行中の或る時期には、電
界に依つて加速されたイオン或いは電子が下地物
質を直撃するので、それに依る損傷は回避するこ
とができない。
於いては、エツチング進行中の或る時期には、電
界に依つて加速されたイオン或いは電子が下地物
質を直撃するので、それに依る損傷は回避するこ
とができない。
若し、前記下地物質が半導体装置の能動領域、
例えばバイポーラ・トランジスタのエミツタ領域
であつて、そのエミツタ領域の上の被膜をエツチ
ングする場合等は問題である。
例えばバイポーラ・トランジスタのエミツタ領域
であつて、そのエミツタ領域の上の被膜をエツチ
ングする場合等は問題である。
このような反応性イオン・エツチング法の欠点
を解消しようとして、光化学反応を利用したエツ
チング法、所謂、光エツチング法が開発された。
を解消しようとして、光化学反応を利用したエツ
チング法、所謂、光エツチング法が開発された。
この光エツチング法は、エツチング・ガスを解
離してエツチヤントを生成する為に光エネルギを
利用するものであり、このエネルギの大きさは光
量子１個当り次式で表わされる。
離してエツチヤントを生成する為に光エネルギを
利用するものであり、このエネルギの大きさは光
量子１個当り次式で表わされる。
Ｅ＝ｈ・ｃ／λ ……(1)
ｈ：プランク定数 6.626×10-34（JS）
ｃ：光速 2.998×108（mS-1）
λ：光の波長
式(1)に於いて、ｈ及びｃは定数である為、光の
波長λが短いほど光量子１個当りが有するエネル
ギは大きいことになる。
波長λが短いほど光量子１個当りが有するエネル
ギは大きいことになる。
従つて、充分に波長が短い紫外光を用いれば、
ガス分子は解離され、エツチングに有用な分子、
原子、ラジカル等のエツチヤントが生成される。
ガス分子は解離され、エツチングに有用な分子、
原子、ラジカル等のエツチヤントが生成される。
このように、光エツチング法では、エツチング
に寄与する原子、ラジカル等のエツチヤントを光
エネルギに依つて生成している為、電界に依つて
加速されたイオン或いは電子などは存在せず、従
つて、下地物質の損傷は生じない。
に寄与する原子、ラジカル等のエツチヤントを光
エネルギに依つて生成している為、電界に依つて
加速されたイオン或いは電子などは存在せず、従
つて、下地物質の損傷は生じない。
前記したように、光エツチング法は下地物質を
損傷しない旨の大きな利点を有しているが、未だ
解決されない問題を包含している。
損傷しない旨の大きな利点を有しているが、未だ
解決されない問題を包含している。
例えば、塩素（Cl）ガスに依り多結晶シリコン
層をエツチングする場合には次の式に見られる反
応を生ずる。
層をエツチングする場合には次の式に見られる反
応を生ずる。
この時、多結晶シリコン層表面に付着している
Cl2が光化学反応に依り分解してCl原子が形成さ
れてSiがエツチングされる場合（前者）及び多結
晶シリコン層表面でなく、気相中でCl原子が形成
されて拡散に依り多結晶シリコン層表面に到達し
てSiと反応する場合（後者）の二つの過程が存在
する。
Cl2が光化学反応に依り分解してCl原子が形成さ
れてSiがエツチングされる場合（前者）及び多結
晶シリコン層表面でなく、気相中でCl原子が形成
されて拡散に依り多結晶シリコン層表面に到達し
てSiと反応する場合（後者）の二つの過程が存在
する。
そこで、前者の反応が支配的であれば、光を多
結晶シリコン層に垂直に入射させることに依り、
光の直進性を利用した異方性エツチングが可能で
ある。
結晶シリコン層に垂直に入射させることに依り、
光の直進性を利用した異方性エツチングが可能で
ある。
第１図は前記異方性エツチングが行なわれたこ
とを表わす半導体装置の要部切断側面図である。
とを表わす半導体装置の要部切断側面図である。
図に於いて、１はシリコン半導体基板、２は二
酸化シリコン（SiO2）膜、３は多結晶シリコン
層、４はマスクであるSiO2膜をそれぞれ示して
いる。
酸化シリコン（SiO2）膜、３は多結晶シリコン
層、４はマスクであるSiO2膜をそれぞれ示して
いる。
図から判るように、マスクであるSiO2膜４の
形状がそのまま多結晶シリコン層３に転写されて
いる。
形状がそのまま多結晶シリコン層３に転写されて
いる。
また、後者の反応が支配的であれば、解離した
Cl原子がランダムな速度成分を有して多結晶シリ
コン層に到達する為、エツチングは異方性とはな
らずに等方性になる。
Cl原子がランダムな速度成分を有して多結晶シリ
コン層に到達する為、エツチングは異方性とはな
らずに等方性になる。
第２図は前記等方性エツチングが行なわれたこ
とを表わす半導体装置の要部切断側面図であり、
第１図に関して説明した部分と同部分は同記号で
指示してある。
とを表わす半導体装置の要部切断側面図であり、
第１図に関して説明した部分と同部分は同記号で
指示してある。
図から判るように、マスクであるSiO2膜４の
下部に在る多結晶シリコン層３もエツチングされ
てしまい、設計値寸法通りの素子形成は困難にな
る。
下部に在る多結晶シリコン層３もエツチングされ
てしまい、設計値寸法通りの素子形成は困難にな
る。
発明の目的
本発明は、光エツチング法を実施するに際し、
被エツチング物質層（或いは基板）表面に付着し
ているエツチング・ガスを光化学反応で分解して
エツチヤントを生成することに依り被エツチング
物質層（或いは基板）がエツチングされる現象を
支配的とするように制御し、常に異方性エツチン
グがなされて微細且つ精密なパターニングが可能
である半導体装置の製造方法及びそれを実施する
装置を提供する。
被エツチング物質層（或いは基板）表面に付着し
ているエツチング・ガスを光化学反応で分解して
エツチヤントを生成することに依り被エツチング
物質層（或いは基板）がエツチングされる現象を
支配的とするように制御し、常に異方性エツチン
グがなされて微細且つ精密なパターニングが可能
である半導体装置の製造方法及びそれを実施する
装置を提供する。
発明の構成
一般に、ガス分子の固体表面への吸着に関して
は、吸着に要するエネルギが小さい場合、吸着速
度Radsは次の式で表わされる。
は、吸着に要するエネルギが小さい場合、吸着速
度Radsは次の式で表わされる。
Rads＝Ｃ・Ｐ／T3/2 ……(3)
ｐ：反応室内圧力
Ｔ：固体温度
Ｃ：定数
この式(3)から明らかなように、被エツチング物
質層（固体）温度を低下させることに依り、吸着
速度Radsを一定に維持したままで反応室内圧力
を低下させることができる。
質層（固体）温度を低下させることに依り、吸着
速度Radsを一定に維持したままで反応室内圧力
を低下させることができる。
光化学反応に依りエツチング・ガスの分解を行
ない所定物質をエツチングする場合、前記現象を
利用し、被エツチング物質層を冷却すれば、エツ
チング・ガス分子の被エツチング物質層への付着
速度を大きくすることができ、従つて、反応室内
のエツチング・ガス圧力を低下させても被エツチ
ング物質層表面には充分なエツチング・ガス分子
が付着されることになり、しかも、前記した光照
射に依る気相中でのエツチング・ガスの解離を低
減することが可能となり、被エツチング物質層表
面に付着したエツチング・ガス分子への光照射に
依る解離反応を支配的にすることができ、第１図
に見られるようなマスク通りの微細加工が実現さ
れる。
ない所定物質をエツチングする場合、前記現象を
利用し、被エツチング物質層を冷却すれば、エツ
チング・ガス分子の被エツチング物質層への付着
速度を大きくすることができ、従つて、反応室内
のエツチング・ガス圧力を低下させても被エツチ
ング物質層表面には充分なエツチング・ガス分子
が付着されることになり、しかも、前記した光照
射に依る気相中でのエツチング・ガスの解離を低
減することが可能となり、被エツチング物質層表
面に付着したエツチング・ガス分子への光照射に
依る解離反応を支配的にすることができ、第１図
に見られるようなマスク通りの微細加工が実現さ
れる。
そこで、本発明では、
(1) 反応室内に被エツチング物質層（或いは基
板）を配置し、次いで、前記被エツチング物質
層（或いは基板）の表面にエツチング・ガスの
分子が付着可能な温度に前記被エツチング物質
層（或いは基板）を冷却し、次いで、前記反応
室内に前記エツチング・ガスを導入し、次い
で、前記被エツチング物質層（或いは基板）の
表面に付着したエツチング・ガスの分子が光化
学反応で解離することに依り得られるエツチヤ
ントで前記被エツチング物質層（或いは基板）
の異方性エツチングを行う工程が含まれてなる
ことを特徴とするか、或いは、 (2) エツチング・ガスを供給するガス供給管及び
排気管を有する反応室と、前記反応室内に配置
される被エツチング物質層（或いは基板）の表
面に光を照射する光発生器と、前記反応室内に
露出されて前記光発生器からの光が照射され得
る位置に配置され且つ載置された前記エツチン
グ物質層（或いは基板）の表面に前記ガス供給
管から供給されるエツチング・ガスの分子が付
着可能な温度に前記被エツチング物質層（或い
は基板）を冷却する冷却器とを備えてなること
を特徴とする。
板）を配置し、次いで、前記被エツチング物質
層（或いは基板）の表面にエツチング・ガスの
分子が付着可能な温度に前記被エツチング物質
層（或いは基板）を冷却し、次いで、前記反応
室内に前記エツチング・ガスを導入し、次い
で、前記被エツチング物質層（或いは基板）の
表面に付着したエツチング・ガスの分子が光化
学反応で解離することに依り得られるエツチヤ
ントで前記被エツチング物質層（或いは基板）
の異方性エツチングを行う工程が含まれてなる
ことを特徴とするか、或いは、 (2) エツチング・ガスを供給するガス供給管及び
排気管を有する反応室と、前記反応室内に配置
される被エツチング物質層（或いは基板）の表
面に光を照射する光発生器と、前記反応室内に
露出されて前記光発生器からの光が照射され得
る位置に配置され且つ載置された前記エツチン
グ物質層（或いは基板）の表面に前記ガス供給
管から供給されるエツチング・ガスの分子が付
着可能な温度に前記被エツチング物質層（或い
は基板）を冷却する冷却器とを備えてなること
を特徴とする。
尚、本発明に於いて、「エツチング・ガスの
分子が付着可能な温度」、とは、少なくともマ
イナス温度であり、因に後述の実施例では、そ
の温度を63〔Ｋ〕としている。
分子が付着可能な温度」、とは、少なくともマ
イナス温度であり、因に後述の実施例では、そ
の温度を63〔Ｋ〕としている。
発明の実施例
第３図は本発明に於ける半導体装置の製造方法
の一例を実施する本発明に依る半導体装置の製造
装置を説明する要部説明図である。
の一例を実施する本発明に依る半導体装置の製造
装置を説明する要部説明図である。
図に於いて、１１はエキシマ・レーザ光発生
器、１２はミラー、１３は集光用レンズ、１４は
反応室、１５は紫外光透過窓、１６はエツチン
グ・ガス供給管、１７は排気管、１８はＸ−Ｙス
テージ、１９は冷却器、２０は被エツチング物質
基板をそれぞれ示している。
器、１２はミラー、１３は集光用レンズ、１４は
反応室、１５は紫外光透過窓、１６はエツチン
グ・ガス供給管、１７は排気管、１８はＸ−Ｙス
テージ、１９は冷却器、２０は被エツチング物質
基板をそれぞれ示している。
この一実施例の製造装置を用いて製造方法の一
例を実施する場合を説明する。
例を実施する場合を説明する。
最初、被エツチング物質基板２０を反応室１４
内に露出されている冷却器１９上にセツトする。
内に露出されている冷却器１９上にセツトする。
次いで、残留ガスの影響を低減させる為に約１
×10-6〔Torr〕程度まで真空排気する。
×10-6〔Torr〕程度まで真空排気する。
次いで、被エツチング物質基板２０の冷却を開
始する。
始する。
ここで、エツチング時の反応室１４内に於ける
圧力を被エツチング物質基板２０の冷却をしない
場合の1/10に低下させようとすると、前記式(3)か
ら次の関係が得られる。
圧力を被エツチング物質基板２０の冷却をしない
場合の1/10に低下させようとすると、前記式(3)か
ら次の関係が得られる。
T2＝T1／4.64 ……(4)
T1： 冷却なしの場合の基板温度室温を20
〔℃〕とするとT1は29 ３〔Ｋ〕 T2：冷却ありの場合の基板温度 従つて、式(4)の関係から、T1を室温と考える
とT2は63〔Ｋ〕となる。そこで、被エツチング物
質基板２０の温度を63〔Ｋ〕まで低下させる。
〔℃〕とするとT1は29 ３〔Ｋ〕 T2：冷却ありの場合の基板温度 従つて、式(4)の関係から、T1を室温と考える
とT2は63〔Ｋ〕となる。そこで、被エツチング物
質基板２０の温度を63〔Ｋ〕まで低下させる。
次いで、エツチング・ガスである塩素を反応室
１４中に導入する。尚、その際の反応室１４中の
圧力は５×10-3〔Torr〕とする。
１４中に導入する。尚、その際の反応室１４中の
圧力は５×10-3〔Torr〕とする。
次いで、エキシマ・レーザ光発生器１１からの
紫外光を被エツチング物質基板２０に照射する。
この場合の光源としては、紫外波長に於いて高出
力が得られるエキシマ・レーザ或いは水銀ランプ
を用いることが好ましい。
紫外光を被エツチング物質基板２０に照射する。
この場合の光源としては、紫外波長に於いて高出
力が得られるエキシマ・レーザ或いは水銀ランプ
を用いることが好ましい。
前記説明した工程を経ることに依り、光照射さ
れた被エツチング物質基板２０の表面では前記式
(2)で示した反応を生じ、被エツチング物質、例え
ば多結晶シリコンの異方性エツチングができる。
尚、Ｘ−Ｙステージ１８を駆動することに依り、
被エツチング物質基板２０全面での選択的エツチ
ングが可能であることは云うまでもない。
れた被エツチング物質基板２０の表面では前記式
(2)で示した反応を生じ、被エツチング物質、例え
ば多結晶シリコンの異方性エツチングができる。
尚、Ｘ−Ｙステージ１８を駆動することに依り、
被エツチング物質基板２０全面での選択的エツチ
ングが可能であることは云うまでもない。
発明の効果
本発明に依れば、ガス供給管及び排気管を有す
る反応室内に露出されて光が照射され得る位置に
配置されている冷却器上に被エツチング物質層
（或いは基板）を配置し、次いで、該被エツチン
グ物質層（或いは基板）を冷却し、次いで、前記
反応室内にエツチング・ガスを導入してから該エ
ツチング・ガスを光化学反応で解離することに依
り得られるエツチヤントで前記被エツチング物質
層（或いは基板）をエツチングするようにしてい
るので、エツチング・ガス分子が被エツチング物
質層へ付着する速度を大きくすることができ、従
つて、反応室内のエツチング・ガスの圧力を低下
させることが可能になり、その結果、光照射に依
る気相中でのエツチング・ガスの解離を抑制し
て、被エツチング物質層（或いは基板）表面に付
着したエツチング・ガス分子への光照射に依る解
離反応を支配的にすることができ、それに依り、
エツチングは異方性になり、微細パターンの形成
に有効となるものである。
る反応室内に露出されて光が照射され得る位置に
配置されている冷却器上に被エツチング物質層
（或いは基板）を配置し、次いで、該被エツチン
グ物質層（或いは基板）を冷却し、次いで、前記
反応室内にエツチング・ガスを導入してから該エ
ツチング・ガスを光化学反応で解離することに依
り得られるエツチヤントで前記被エツチング物質
層（或いは基板）をエツチングするようにしてい
るので、エツチング・ガス分子が被エツチング物
質層へ付着する速度を大きくすることができ、従
つて、反応室内のエツチング・ガスの圧力を低下
させることが可能になり、その結果、光照射に依
る気相中でのエツチング・ガスの解離を抑制し
て、被エツチング物質層（或いは基板）表面に付
着したエツチング・ガス分子への光照射に依る解
離反応を支配的にすることができ、それに依り、
エツチングは異方性になり、微細パターンの形成
に有効となるものである。
第１図及び第２図は異方性エツチング及び等方
性エツチングを説明する為の半導体装置の要部切
断側面図、第３図は本発明一実施例である半導体
装置の製造装置の要部説明図である。 図に於いて、１はシリコン半導体基板、２は二
酸化シリコン（SiO2）膜、３は多結晶シリコン
層、４はマスクであるSiO2膜、１１はエキシ
マ・レーザ光発生器、１２はミラー、１３は集光
用レンズ、１４は反応室、１５は紫外光透過窓、
１６はエツチング・ガス供給管、１７は排気管、
１８はＸ−Ｙステージ、１９は冷却器、２０は被
エツチング物質基板である。
性エツチングを説明する為の半導体装置の要部切
断側面図、第３図は本発明一実施例である半導体
装置の製造装置の要部説明図である。 図に於いて、１はシリコン半導体基板、２は二
酸化シリコン（SiO2）膜、３は多結晶シリコン
層、４はマスクであるSiO2膜、１１はエキシ
マ・レーザ光発生器、１２はミラー、１３は集光
用レンズ、１４は反応室、１５は紫外光透過窓、
１６はエツチング・ガス供給管、１７は排気管、
１８はＸ−Ｙステージ、１９は冷却器、２０は被
エツチング物質基板である。
Claims (1)
- 【特許請求の範囲】 １ 反応室内に被エツチング体を配置し、 次いで、前記被エツチング体の表面にエツチン
グ・ガスの分子が付着可能な温度に前記被エツチ
ング体を冷却し、 次いで、前記反応室内に前記エツチング・ガス
を導入し、 次いで、前記被エツチング体の表面に付着した
エツチング・ガスの分子が光化学反応で解離する
ことに依り得られるエツチヤントで前記被エツチ
ング体の異方性エツチングを行う工程 が含まれてなることを特徴とする半導体装置の製
造方法。 ２ エツチング・ガスを供給するガス供給管及び
排気管を有する反応室と、 前記反応室内に配置される被エツチング体の表
面に光を照射する光発生器と、 前記反応室内に露出されて前記光発生器からの
光が照射され得る位置に配置され且つ載置された
前記エツチング体の表面に前記ガス供給管から供
給されるエツチング・ガスの分子が付着可能な温
度に前記被エツチング体を冷却する冷却器と を備えてなることを特徴とする半導体装置の製造
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14923783A JPS6041229A (ja) | 1983-08-17 | 1983-08-17 | 半導体装置の製造方法及びその製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14923783A JPS6041229A (ja) | 1983-08-17 | 1983-08-17 | 半導体装置の製造方法及びその製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6041229A JPS6041229A (ja) | 1985-03-04 |
| JPH0478005B2 true JPH0478005B2 (ja) | 1992-12-10 |
Family
ID=15470874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14923783A Granted JPS6041229A (ja) | 1983-08-17 | 1983-08-17 | 半導体装置の製造方法及びその製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041229A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0834200B2 (ja) * | 1985-06-08 | 1996-03-29 | ソニー株式会社 | エツチング方法 |
| JPS62174969A (ja) * | 1986-01-28 | 1987-07-31 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0669085B2 (ja) * | 1986-09-05 | 1994-08-31 | 富士通株式会社 | 半導体基板の製造方法 |
| JP2669460B2 (ja) * | 1986-10-29 | 1997-10-27 | 株式会社日立製作所 | エツチング方法 |
| JP2768689B2 (ja) * | 1987-07-02 | 1998-06-25 | 株式会社東芝 | ドライエッチング方法 |
| JP2680644B2 (ja) * | 1988-01-14 | 1997-11-19 | 三洋電機株式会社 | 光励起エッチング方法 |
| JP2747314B2 (ja) * | 1989-02-22 | 1998-05-06 | 株式会社日立製作所 | レーザ処理方法およびその装置 |
| JP2717855B2 (ja) * | 1989-07-11 | 1998-02-25 | 東京エレクトロン株式会社 | アッシング方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55149643A (en) * | 1979-05-07 | 1980-11-21 | Perkin Elmer Corp | Method and device for chemically treating material to be treated |
| JPS57202732A (en) * | 1981-06-05 | 1982-12-11 | Mitsubishi Electric Corp | Fine pattern formation |
| JPS5863136A (ja) * | 1981-10-09 | 1983-04-14 | Seiko Epson Corp | 光ドライエツチング装置 |
-
1983
- 1983-08-17 JP JP14923783A patent/JPS6041229A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55149643A (en) * | 1979-05-07 | 1980-11-21 | Perkin Elmer Corp | Method and device for chemically treating material to be treated |
| JPS57202732A (en) * | 1981-06-05 | 1982-12-11 | Mitsubishi Electric Corp | Fine pattern formation |
| JPS5863136A (ja) * | 1981-10-09 | 1983-04-14 | Seiko Epson Corp | 光ドライエツチング装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6041229A (ja) | 1985-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0714119B1 (en) | Pattern forming process and process for preparing semiconductor device utilizing said pattern forming process | |
| US4734152A (en) | Dry etching patterning of electrical and optical materials | |
| JP3084497B2 (ja) | ＳｉＯ２膜のエッチング方法 | |
| JPS631097B2 (ja) | ||
| JPH05214566A (ja) | 超音波分子ビームエッチング方法及びエッチング装置 | |
| Horiike et al. | Excimer-laser etching on silicon | |
| JPH0478005B2 (ja) | ||
| JPH01200628A (ja) | ドライエッチング方法 | |
| JPH02187025A (ja) | エッチング方法及びｘ線リソグラフィ用マスクの製造方法 | |
| JPS62232927A (ja) | ドライエツチング方法及び装置 | |
| JPH03155621A (ja) | ドライエッチング方法 | |
| JP2966036B2 (ja) | エッチングパターンの形成方法 | |
| JP2720404B2 (ja) | エッチング方法 | |
| JP2602285B2 (ja) | 半導体装置の製造方法 | |
| JPS62145819A (ja) | レ−ザ・エツチング方法 | |
| JPH03105919A (ja) | 半導体装置の製造方法 | |
| JP2709188B2 (ja) | 半導体デバイスの微細加工方法およびその装置 | |
| JPH07118475B2 (ja) | 基板表面処理方法 | |
| KR920007449B1 (ko) | 반도체가공에 있어서의 표면처리방법 및 그 장치 | |
| JP2709175B2 (ja) | エッチングパターンの形成方法 | |
| JPH07122539A (ja) | 表面処理方法 | |
| JPS61191037A (ja) | エツチング方法 | |
| JPS6037127A (ja) | 半導体装置の製造方法 | |
| JP3313374B2 (ja) | 有機ラジカルを用いた銅食刻法 | |
| JP3348556B2 (ja) | ダイアモンドのエッチング方法 |