JPH047579B2 - - Google Patents

Info

Publication number
JPH047579B2
JPH047579B2 JP60251192A JP25119285A JPH047579B2 JP H047579 B2 JPH047579 B2 JP H047579B2 JP 60251192 A JP60251192 A JP 60251192A JP 25119285 A JP25119285 A JP 25119285A JP H047579 B2 JPH047579 B2 JP H047579B2
Authority
JP
Japan
Prior art keywords
ceramic
internal electrode
laminate
dielectric layers
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP60251192A
Other languages
English (en)
Other versions
JPS62111411A (ja
Inventor
Yukio Tanaka
Emiko Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP60251192A priority Critical patent/JPS62111411A/ja
Priority to US06/852,141 priority patent/US4771520A/en
Priority to DE19863613958 priority patent/DE3613958A1/de
Publication of JPS62111411A publication Critical patent/JPS62111411A/ja
Publication of JPH047579B2 publication Critical patent/JPH047579B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、積層セラミツクコンデンサの製造
方法に関するもので、特に、その内部電極の側部
に形成されるサイドマージンの形成方法の改良に
関するものである。
[発明の概要] この発明は、積層セラミツクコンデンサの製造
方法において、 積み重ねたセラミツク誘電体層に切込みを形成
し、これによつて切断面上に内部電極のサイドマ
ージンと隣接すべき端縁を露出させ、次いで、こ
の切込みにセラミツクスラリを充填し、その後、
再び、切込み部分を切断して、セラミツクスラリ
を2分割して、セラミツクスラリの各部分を内部
の電極のサイドマージンとして用いることによ
り、 常に確実なサイドマージンを形成できるように
して、製造工程における種々の誤差を考慮する必
要がないようにしようとするものである。
[従来の技術] 積層セラミツクコンデンサを製造するにあたつ
ては、第10図に示すように、内部電極1をその
一方面に形成した、複数のセラミツク誘導体シー
ト2を積層してなるセラミツク積層体が用意され
る。このようなセラミツク積層体は、第11図お
よび第12図において、「3」で示されている。
なお、第11図および第12図は、積層セラミツ
クコンデンサの断面図を示しており、第11図は
第10図の線A−Aに沿う断面に相当しており、
第12図は第10図の線B−Bに沿う断面に相当
している。
第11図に示すように、セラミツク積層体3の
両端面には、それぞれ、外部電極4,5が形成さ
れる。そして、各外部電極4,5は、セラミツク
積層体3の端面において、特定の内部電極1と接
続される。したがつて、外部電極4,5との接続
を望まない箇所においては、第10図および第1
1図に示すように、セラミツク誘導体シート2上
で、エンドマージン6が形成される。
また、第10図および第12図に示すように、
内部電極1の両側部にも、サイドマージン7が形
成される。これらサイドマージン7は、当該積層
セラミツクコンデンサの外部との耐電圧性を与
え、かつ、外部電極4,5との不所望な電気的接
続を防止するために必要なものである。
[発明が解決しようとする問題点] 第10図ないし第12図を参照して説明した積
層セラミツクコンデンサを例にとつて説明する
と、当該コンデンサによつて得られる静電容量を
決めるフアクタとして、内部電極1と互いの重な
り部分の面積がある。すなわち、このような面積
が大きければ大きいほど、大きな静電容量が取得
される。
しかしながら、上述したエンドマージン6やサ
イドマージン7の存在により、セラミツク誘導体
シート2全体の面積を、静電容量取得のために寄
与させることはできない。エンドマージン6やサ
イドマージン7の幅は、積層セラミツクコンデン
サが小型化されたとしても、それに比例して小さ
くすることができず、特に小型の積層セラミツク
コンデンサにおいては、セラミツク誘導体シート
2全体の面積に対する内部電極1の有効重なり面
積の比率が極端に減少し、容量取得の効率を低く
していた。
なお、上述したように、たとえ小型の積層セラ
ミツクコンデンサにおいても、エンドマージン6
やサイドマージン7をそれほど小さくできないの
は、次の理由による。すなわち、通常、第11図
および第12図に示すようなセラミツク積層体3
は、1枚の大きなセラミツク誘導体シートの上に
内部電極1となるべき内部電極用パターンを縦お
よび横に配列した状態で印刷したものを用意し、
これを積み重ねてから切断して得られるものであ
る。したがつて、このような工程を考慮したと
き、内部電極1の印加工程における誤差、積み重
ね工程における誤差、および切断工程における誤
差を考慮しなければならない。そのため、エンド
マージン6やサイドマージン7をあまりにもゆと
りなく設定した場合、上述の誤差が重畳されたと
き、所望のマージンが形成されないという問題点
を引き起こす可能性がある。
このように、現状の製造方法をとる限り、エン
ドマージン6やサイドマージン7は、誤差を許容
できる程度に余裕をもつて形成されなければなら
ない。そのため、前述したような容量取得効率の
低下という問題点を避けることはできなかつた。
そこで、この発明は、特にサイドマージンに注
目して、このようなサイドマージンに対して上述
のような誤差の発生を考慮することなく工程を進
めることができる、積層セラミツクコンデンサの
製造方法を提供することを目的とするものであ
る。
[問題点を解決するための手段] この発明によれば、複数のセラミツク誘電体層
が積層されてなる、上面、下面、相対向する両側
面および相対向する両端面を有する直方体状のセ
ラミツク積層体と、セラミツク積層体の各端面に
それぞれ形成された外部電極と、セラミツク積層
体の内部にあつてセラミツク誘電体層と狭んで互
いに対向するようにセラミツク誘電体層間に形成
されるとともにいずれか一方の外部電極に接続さ
れるようにセラミツク積層体の当該外部電極が形
成された端面にまで達する状態て形成された複数
の内部電極とを備え、各内部電極は、当該内部電
極と接続されない外部電極が形成された端面に対
してはエンドマージンを残し、かつセラミツク積
層体の各側面に対してはそれぞれサイドマージン
を残すように、形成された、積層セラミツクコン
デンサの製造方法が提供され、前述の技術的課題
は、次のように解決される。
まず、内部電極となるべき少なくとも1つの内
部電極用パターンがそれぞれ形成された複数の末
焼成のセラミツク誘電体層を用意する第1の工程
が実施される。
次に、第2の工程として、複数の末焼成のセラ
ミツク誘電体層を積み重ね、それによつて内部電
極用パターンがセラミツク誘電体層を狭んで互い
に対向する状態とされる。
次に、内部電極用パターンを切断する位置で前
記積み重ねられたセラミツク誘電体層に対して少
なくとも2本の平行な切込みを形成し、それによ
つて各切断面上に内部電極のサイドマージンと隣
接すべき端縁を露出させてなるブロツクを得る第
3の工程が実施される。
次に、第4の工程として、切込み内に、サイド
マージンを形成すべきセラミツクスラリが充填さ
れる。
次に、切込み内に充填されたセラミツクスラリ
を2分割するように切断する第5の工程が実施さ
れ、それによつて分割されたセラミツクスラリの
各部分を前記ブロツクの両側面に付着させた状態
とされる。
次に、セラミツクスラリが両側面に付着したブ
ロツクを当該側面の延びる方向に対して交差する
方向に切断して、各端面に特定の内部電極用パタ
ーンを露出させた末焼成のセラミツク積層体を得
る第6の工程が実施される。
そして、第7の工程として、末焼成のセラミツ
ク積層体が焼成される。
最後に、第8の工程として、焼成されたセラミ
ツク積層体の両端面に外部電極が形成される。
[作用] 上述した第3の工程によつて形成された切込み
に、第4の工程に従つてセラミツクスラリを充填
したとき、サイドマージンとなるべきセラミツク
スラリが極めて薄くかつ確実に形成されることが
できる。そして、第5の工程を実施して、セラミ
ツクスラリを2分割するように切断すれば、内部
電極の両側縁に露出させないように、さらに薄く
されたセラミツクスラリが確実なブロツク両側面
を覆う。したがつて、最終的に、セラミツク積層
コンデンサを得たとき、上述のセラミツクスラリ
は、内部電極に対するサイドマージンとして有効
に働く。
[実施例] 第1図ないし第9図は、この発明の一実施例に
よる積層セラミツクコンデンサの製造方法に含ま
れる各工程を順次示したものである。
まず、第1図および第2図に示すように、内部
電極となるべき内部電極用パターン11がそれぞ
れ形成された複数の末焼成のセラミツク誘電体層
12が用意される。内部電極用パターン11は、
この実施例では、帯状に延びたものが複数個配列
されている。内部電極用パターン11は、たとえ
ば印刷により形成され、その後乾燥される。
第1図および第2図のそれぞれにおいて、上に
示したセラミツク誘電体層12下に示したセラミ
ツク誘導体12とは互いに同一であるが、上のも
のと下のものとは互いにセラミツク誘電体層12
の面方向に180度回転されている。すなわち、次
の工程として、複数のセラミツク誘電体層12
は、上に示したものと下に示したものとが交互に
積み重ねられる。
上述のような積み重ね工程は、第3図および第
4図に示すように、作業台13上で実施される。
セラミツク誘電体層12の積み重ね後において、
プレスが付与され、各セラミツク誘電体層12は
互いに圧着される。この状態において、内部電極
用パターン11は、セラミツク誘電体層12を狭
んで互いに対向する状態となる。なお、第2図な
いし第4図からわかるように、或るセラミツク誘
電体層12上に形成された複数の内部電極用パタ
ーン11間の間隔の部分は、次のセラミツク誘電
体層12上に形成された特定の内部電極用パター
ン11のほぼ中央部に対向するように位置決めさ
れている。
前述したように積み重ねられ圧着されたセラミ
ツク誘電体層12の積層構造物14は、以下に述
べる工程を進めるにあたつて、第4図示のよう
に、作業台13にしつかりと固定される。この固
定の手段として、たとえば、ワツクスが用いられ
る。
次に、第5図に一部を示すように、作業台13
(図示せず)に保持されたまま、積層構造物14
に対して、平行な複数の切込み15が形成され
る。これら切込み15は、第3図において示した
複数の切断線16に沿つて、たとえば300μm程
度の厚みのブレードで切断することにより形成さ
れたものである。これによつて、複数個の棒状の
ブロツク17が得られる。第3図に示した切断線
16は、内部電極用パターン11を切断する位置
にあるので、得られた各ブロツク17の各切断面
上には、内部電極用パターン11が露出する。こ
の露出した内部電極用パターン11の端縁は、結
果として得られた積層セラミツクコンデンサの内
部電極のサイドマージンと隣接すべき端縁に相当
している。
次に、作業台13上に保持された状態を保ちな
がら、第6図に示すように、切込み15内に、後
でサイドマージンを形成すべきセラミツクスラリ
18が充填される。このセラミツクスラリ18
は、セラミツク誘電体層12を構成するセラミツ
ク材料と同質であることが好ましい。なお、セラ
ミツクスラリ18を充填する際、切込み15内に
空気が入り込まないように配慮する必要がある。
そのため、たとえば、負圧を与えながらセラミツ
クスラリを流し込むこと、あるいは風を吹き付け
ながら、その風の方向にセラミツクスラリを流す
ことなどが有利な方法として採用されることがで
きる。さらに、その表面にセラミツクスラリを付
着させたブレードを切込み15内に走らせること
も考えられる。
次に、作業台13になおも保持されたままの状
態で、第7図に示すように、切込み15内に充填
されたセラミツクスラリ18を2分割するように
再び切断される。このとき得られた切断線は
「19」で示されている。この2回目の切断は、前
に切込み15を形成したブレードより薄い、たと
えば150〜200μm程度の厚みのブレードで実施さ
れる。このようにして、セラミツクスラリ18は
分割され、さらにその厚みが薄くされる。分割さ
れたセラミツクスラリ18の各部分は、ブロツク
17の両側面に付着した状態となつている。
次に、方向を90度変えて切断が実施される。す
なわち、第2図、第3図および第4図に示した切
断線20に沿う切断が行なわれる。この切断によ
り得られた末焼成のセラミツク積層体21が、拡
大されて第8図に示されている。第8図に示すよ
うに、セラミツク積層体21は、上面、下面、相
対向する両側面および相対向する両端面を有する
直方体状をなしている。第8図においては、上面
22、一方の側面23および一方の端面24が図
示されている。側面23は、前述した切断線19
の結果として生じたものである。また、端面24
は、前述した切断線20に沿う切断により形成さ
れたものである。第8図において、端面24に
は、内部電極用パターン11の特定のものが露出
しており、図示しないが、他方の端面にも、残る
内部電極用パターンが露出している。このような
セラミツク積層体21の内部に残された内部電極
用パターン11は、積層セラミツクコンデンサの
内部電極となる。
末焼成のセラミツク積層体21は、次に、焼成
される。そして、第9図に示すように、焼成され
たセラミツク積層体21の両端面には、外部電極
25,26か形成される。外部電極25,26、
たとえば銀・パラジウム・ガラスフリツトを含む
ペーストを塗布し、その後、焼成することにより
形成される。
第9図に示すように、得られた積層セラミツク
コンデンサ27は、チツプ状をなしている。ここ
で、前述したセラミツクスラリ18、セラミツク
積層体21の一部として一体に焼結され、第8図
に示した内部電極用パターン11(内部電極)の
ためのサイドマージンを構成している。
以上、この発明を、図示された実施例に関連し
て説明したが、いくつかの変形例も考えることが
できる。
たとえば、セラミツク誘電体層に形成される内
部電極用パターンは、複数である必要はない。た
とえば、第1図および第2図において、2枚のセ
ラミツク誘電体層12のそれぞれの最も右にある
1つの内部電極パターン11だけによつても、以
下の工程を進めたとき、所望の積層セラミツクコ
ンデンサを得ることができる。
また、図示の実施例では、第3図に示すような
積層構造物14を得る工程から第8図に示すよう
に末焼成のセラミツク積層体21を得る工程ま
で、一貫して共通の作業台13上で実施された
が、少なくとも、複数の誘電体層12を積み重ね
て積層構造物14を得る工程と、切断線20に沿
つて切断してセラミツク積層体21を得る工程と
は、別の作業台上で行なつてもよい。さらに、切
込み15を形成するための切断と、切断線19を
形成するための切断については、共通の作業台1
3上で行なうのがより正確で再現性の良好な切断
を行なえる点で有利であるが、他の手段によつて
も、正確かつ再現性の良い切断が行なえるのであ
れば、別々の作業台上で実施してもよい。
[発明の効果] 以上のように、この発明によれば、内部電極に
要求されるサイドマージンが、まず切込みを形成
して、ここに充填されたセラミツクスラリを2分
割することによつて形成されるので、極めて幅が
狭くかつ確実なサイドマージンを得ることができ
る。したがつて、内部電極用パターンの印刷工程
や、積み重ね工程や、切断工程において、サイド
マージンの形成を考慮する必要がないので、これ
ら工程における誤差を許容するために必要な、所
定以上にサイドマージンの寸法をとるといつた配
慮が不要となり、積層セラミツクコンデンサのチ
ツプの体積あたりの取得容量を向上させることが
できる。
また、この発明によれば、内部電極の印刷工程
やセラミツク誘電体層の積み重ね工程や積み重ね
られたものを切断する工程において、確実にサイ
ドマージンが形成されるかどうかの配慮が全く不
要であるので、積層セラミツクコンデンサの超小
型チツプも可能である。従来は、3.2×1.6×1.6mm
の寸法が量産できる最小の寸法であるとされてい
たが、この発明によれば1.6×0.8mm、さらには、
1.25×0.6×0.6mm、1.00×0.5×0.5mmの寸法の積層
セラミツクコンデンサチツプを得ることもでき
る。したがつて、回路の高密度化に寄与できると
ともに、より高周波領域での使用に適したものと
なる。
さらに、この発明によれば、内部電極と印刷工
程やセラミツク誘電体層の積み重ね工程や積み重
ねられたものを切断する工程において、従来のも
のほど高い精度が要求されないので、生産効率を
高めることができる。
さらに、この発明によれば、セラミツク積層体
の内部に存在する内部電極のサイドマージンの寸
法を一定にすることができるので、内部電極の重
なり面積が製品間でばらつくことがほとんどなく
なり、一定の品質の積層セラミツクコンデンサを
容易に多数製造することができる。
【図面の簡単な説明】
第1図ないし第9図は、この発明の一実施例を
説明するためのものである。ここに、第1図は、
内部電極用パターン11が形成されたセラミツク
誘電体層12を示す平面図である。第2図は、第
1図に示したセラミツク誘電体層12を上下に配
置して示した正面図である。第3図は、複数のセ
ラミツク誘電体層12を積み重ねて得られた積層
構造物14を示す平面図であり、最も上にあるセ
ラミツク積層体12の一部が破断されて示されて
いる。第4図は、第3図に示した積層構造物14
の断面図である。第5図は、積層構造物14に切
込み15を形成した形状を示す一部破断斜視図で
ある。第6図は、第5図の切込み15にセラミツ
クスラリ18を充填した状態を示す一部破断斜視
図である。第7図は、第6図のセラミツクスラリ
18を切断線19に沿つて2分割した状態を示す
一部破断斜視図である。第8図は、第7図に示し
たブロツク17に対して、切断線20(第3図)
に沿う切断を実施して得られた1個のセラミツク
積層体21を示す斜視図である。第9図は、第8
図のセラミツク積層体21に外部電極25,26
を形成して得られた積層セラミツクコンデンサ2
7を示す斜視図である。第10図ないし第12図
は、従来の技術を説明するための図である。 図において、11は内部電極用パターン、12
はセラミツク誘電体層、13は作業台、15は切
込み、16は切断線、17はブロツク、18はセ
ラミツクスラリ、19,20は切断線、21はセ
ラミツク積層体、22は上面、23は側面、24
は端面、25,26は外部電極、27は積層セラ
ミツクコンデンサである。

Claims (1)

  1. 【特許請求の範囲】 1 複数のセラミツク誘電体層が積層されてな
    り、上面、下面、相対向する両側面および相対向
    する両端面を有する直方体状のセラミツク積層体
    と、セラミツク積層体の各端面にそれぞれ形成さ
    れた外部電極と、セラミツク積層体の内部にあつ
    てセラミツク誘電体層を挟んで互いに対向するよ
    うにセラミツク誘電体層間に形成されるとともに
    いずれか一方の外部電極に接続されるようにセラ
    ミツク積層体の当該外部電極が形成された端面に
    まで達する状態で形成された複数の内部電極とを
    備え、各内部電極は、当該内部電極と接続されな
    い外部電極が形成された端面に対してはエンドマ
    ージンを残し、かつセラミツク積層体の各側面に
    対してはそれぞれサイドマージンを残すように、
    形成された、積層セラミツクコンデンサの製造方
    法であつて、 前記内部電極となるべき少なくとも1つの内部
    電極用パターンがそれぞれ形成された複数の末焼
    成のセラミツク誘電体層を用意する第1の工程
    と、 前記複数の未焼成のセラミツク誘電体層を積み
    重ね、それによつて前記内部電極用パターンがセ
    ラミツク誘電体層を挟んで互いに対向する状態と
    する第2の工程と、 前記内部電極用パターンを切断する位置で前記
    積み重ねられたセラミツク誘電体層に対して少な
    くとも2本の平行な切込みを形成し、それによつ
    て各切断面上に前記内部電極のサイドマージンと
    隣接すべき端縁を露出させてなるブロツクを得る
    第3の工程と、 前記切込み内に、前記サイドマージンを形成す
    べきセラミツクスラリを充填する第4の工程と、 前記切込み内に充填されたセラミツクスラリを
    2分割するように切断し、それによつて分割され
    たセラミツクスラリの各部分を前記ブロツクの両
    側面に付着させた状態とする第5の工程と、 前記セラミツクスラリが両側面に付着したブロ
    ツクを当該側面の延びる方向に対して交差する方
    向に切断して、各端面に特定の内部電極用パター
    ンを露出させた未焼成の前記セラミツク積層体を
    得る第6の工程と、 前記未焼成のセラミツク積層体を焼成する第7
    の工程と、 前記焼成されたセラミツク積層体の両端面に前
    記外部電極を形成する第8の工程と、 を備える、積層セラミツクコンデンサの製造方
    法。 2 前記第3の工程での切込みの形成と、前記第
    5の工程での切断とは、ブレードを用いて実施さ
    れ、第5の工程で用いるブレードは第3の工程で
    用いるブレードより薄い、特許請求の範囲第1項
    記載の積層セラミツクコンデンサの製造方法。 3 前記第3の工程、前記第4の工程および前記
    第5の工程は、共通の作業台上で実施される、特
    許請求の範囲第1項または第2項記載の積層セラ
    ミツクコンデンサの製造方法。
JP60251192A 1985-04-25 1985-11-08 積層セラミツクコンデンサの製造方法 Granted JPS62111411A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP60251192A JPS62111411A (ja) 1985-11-08 1985-11-08 積層セラミツクコンデンサの製造方法
US06/852,141 US4771520A (en) 1985-04-25 1986-04-15 Method of producing laminated ceramic capacitors
DE19863613958 DE3613958A1 (de) 1985-04-25 1986-04-24 Schichtweise aufgebauter keramikkondensator und verfahren zu seiner herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60251192A JPS62111411A (ja) 1985-11-08 1985-11-08 積層セラミツクコンデンサの製造方法

Publications (2)

Publication Number Publication Date
JPS62111411A JPS62111411A (ja) 1987-05-22
JPH047579B2 true JPH047579B2 (ja) 1992-02-12

Family

ID=17219053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60251192A Granted JPS62111411A (ja) 1985-04-25 1985-11-08 積層セラミツクコンデンサの製造方法

Country Status (1)

Country Link
JP (1) JPS62111411A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5532027B2 (ja) 2010-09-28 2014-06-25 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP7116520B2 (ja) * 2018-03-23 2022-08-10 太陽誘電株式会社 積層セラミック電子部品の製造方法

Also Published As

Publication number Publication date
JPS62111411A (ja) 1987-05-22

Similar Documents

Publication Publication Date Title
US4771520A (en) Method of producing laminated ceramic capacitors
JPH0257325B2 (ja)
JPH047574B2 (ja)
JPH03108306A (ja) 積層コンデンサの製造方法
JPH09153433A (ja) 積層電子部品の製造方法
JPH06112100A (ja) 電子部品の製造方法
JPH047579B2 (ja)
JPH09260187A (ja) セラミック電子部品の製造方法
JP2000195742A (ja) 積層セラミックコンデンサ
JPH0563007B2 (ja)
JPS5941282B2 (ja) 抵抗素子、抵抗素子集合体およびその製造方法
JPH047575B2 (ja)
JP2000049037A (ja) 積層セラミックコンデンサ
JPS60124813A (ja) 積層セラミックコンデンサの製造方法
JP2000049035A (ja) 積層セラミックコンデンサ
JPH03173108A (ja) 積層セラミックコンデンサの製造方法
JPH06314630A (ja) セラミック積層電子部品
JPH01225307A (ja) 積層セラミックコンデンサの製造方法
JP3384309B2 (ja) 多連型電子部品の製造方法
JPH08255704A (ja) チップサーミスタ及びその製造方法
JPS6152969B2 (ja)
JP4363102B2 (ja) 積層コンデンサの製造方法
JPH0314209A (ja) 積層型電子部品
JPH08250308A (ja) 積層型チップサーミスタ及びその製造方法
JPS5933247B2 (ja) 積層複合部品

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term