JPH0475693B2 - - Google Patents
Info
- Publication number
- JPH0475693B2 JPH0475693B2 JP22738283A JP22738283A JPH0475693B2 JP H0475693 B2 JPH0475693 B2 JP H0475693B2 JP 22738283 A JP22738283 A JP 22738283A JP 22738283 A JP22738283 A JP 22738283A JP H0475693 B2 JPH0475693 B2 JP H0475693B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- transmission
- circuit
- terminals
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 33
- 230000000295 complement effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40013—Details regarding a bus controller
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/403—Bus networks with centralised control, e.g. polling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はポーリング方式のデータ通信システム
における伝送回路の改良に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an improvement of a transmission circuit in a polling type data communication system.
第１図は従来のデータ通信システムにおける端
末機１１，１２から中央制御装置１０に対する信
号出力の伝送回路の要部を略示している。また第
２図はこれらの間での信号の送受を示すタイムチ
ヤートである。図示しないラインによつて中央制
御装置１０が出力する問合せ信号ENQに対し、
端末機１１又は１２が送信すべき状態にあると端
末機１１又は１２は、その応答信号NAKを発す
る。この場合端末機１１，１２の中央制御装置１
０への信号出力回路は３ステート差動出力回路１
１０，１２０を用いて構成されており、送信デー
タSDを１入力とし、他入力を固定電位Vccとし
た相補出力型ANDゲート１１１，１２１と、
ANDゲート１１１，１２１の相補出力を夫々の
入力信号とし、送信イネーブル信号ENをコント
ロール入力とするコントロール端子付出力回路１
１２，１１３，１２２，１２３とからなり、出力
回路１１２と１２２とが一括されて中央制御装置
１０の入力段の差動増幅器１０１の＋入力端子に
接続されており、出力回路１１３と１２３とが一
括されて差動増幅器１０１の−入力端子に接続さ
れている。差動増幅器基１０１出力は適宜増幅さ
れて制御部１０２へ与えられる。
FIG. 1 schematically shows the main parts of a transmission circuit for signal output from terminals 11 and 12 to a central control unit 10 in a conventional data communication system. Moreover, FIG. 2 is a time chart showing the transmission and reception of signals between these. In response to the inquiry signal ENQ output by the central controller 10 via a line not shown,
When the terminal 11 or 12 is in a state to transmit, the terminal 11 or 12 issues its response signal NAK. In this case, the central control device 1 of the terminals 11 and 12
The signal output circuit to 0 is a 3-state differential output circuit 1
10, 120, complementary output type AND gates 111, 121 with transmission data SD as one input and other inputs as fixed potential Vcc;
Output circuit 1 with a control terminal, in which the complementary outputs of AND gates 111 and 121 are used as respective input signals, and the transmission enable signal EN is used as a control input.
12, 113, 122, and 123, and the output circuits 112 and 122 are collectively connected to the + input terminal of the differential amplifier 101 in the input stage of the central controller 10, and the output circuits 113 and 123 are They are collectively connected to the − input terminal of the differential amplifier 101. The output of the differential amplifier group 101 is appropriately amplified and provided to the control section 102.
差動出力回路１１０，１２０は送信イネーブル
信号ENがローレベルである場合に出力端子がハ
イインピーダンス状態となり、また信号ENがハ
イレベルである場合に送信データSDに応じた
ANDゲート１１１出力を各端子から出力する。
出力回路１１２，１１３又は１２２，１２３から
出力される信号は相補信号であるのでこれらが入
力される差動増幅器１０１からは送信データSD
どおりの信号が出力されることになる。 The output terminals of the differential output circuits 110 and 120 are in a high impedance state when the transmission enable signal EN is at a low level, and when the signal EN is at a high level, the output terminals are in a high impedance state in response to the transmission data SD.
The AND gate 111 output is output from each terminal.
Since the signals output from the output circuits 112, 113 or 122, 123 are complementary signals, the differential amplifier 101 to which these signals are input receives the transmission data SD.
The correct signal will be output.
さてこのような構成による場合は端末機１１，
１２は中央制御装置１０からのポーリングに対
し、送信イネーブル信号の制御を必要とし、これ
が端末機１１，１２の回路構成を複雑にする一因
となつていた。 Now, in the case of such a configuration, the terminal 11,
12 requires control of a transmission enable signal in response to polling from the central controller 10, which is one of the causes of complicating the circuit configurations of the terminals 11 and 12.
本発明はこのような事情に鑑みてなされたもの
であつて、上記した送信イネーブル信号ENの作
成、制御を不要とし、回路構成を簡潔にできる伝
送回路を提供することを目的とする。
The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a transmission circuit that does not require the creation and control of the above-mentioned transmission enable signal EN and has a simple circuit configuration.
本発明に係る伝送回路は中央制御装置と複数の
端末機とからなるポーリング方式のデータ通信シ
ステムにおいて、端末機から中央制御装置への送
信データを３ステート差動出力回路を介して出力
すべくなし、該送信データの反転信号を前記３ス
テート差動出力回路の送信イネーブル信号として
あることを特徴とする。
The transmission circuit according to the present invention is designed to output transmission data from the terminals to the central controller via a 3-state differential output circuit in a polling type data communication system consisting of a central controller and a plurality of terminals. , an inverted signal of the transmission data is used as a transmission enable signal of the three-state differential output circuit.
以下本発明をその実施例を示す図面に基づいて
詳述する。第３図は本発明に係る伝送回路を備え
た通信システムの要部略示回路図であり、端末機
２１，２２は中央制御装置２０への信号出力回路
に第１図に示した従来機同様の３ステート差動出
力回路２１０，２２０を備えており、この３ステ
ート差動出力回路２１０又は２２０は相補出力型
ANDゲート２１１又は２２１と、出力回路２１
２，２１３又は２２２，２２３とからなつてい
る。そしてこの信号出力回路２１，２２はインバ
ータ２１４，２２４を夫々備えている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below based on drawings showing embodiments thereof. FIG. 3 is a circuit diagram schematically showing the main parts of a communication system equipped with a transmission circuit according to the present invention, in which the terminals 21 and 22 have a signal output circuit to the central control unit 20 similar to the conventional device shown in FIG. The 3-state differential output circuit 210 or 220 is a complementary output type.
AND gate 211 or 221 and output circuit 21
2,213 or 222,223. The signal output circuits 21 and 22 include inverters 214 and 224, respectively.
送信信号SDはANDゲート２１１，２２１の１
入力として与えられ、またインバータ２１４，２
２４の入力となつている。ANDゲート２１１の
他入力は固定電位Vccとしている。インバータ２
１４の出力は出力回路２１２，２１３のコントロ
ール端子に与えてあり、インバータ２２４の出力
は出力回路２２２，２２３のコントロール端子に
与えられている。ANDゲート２１１，２２１の
非反転出力は出力回路２１２，２２２に、また
ANDゲート２１１，２２１の反転出力は出力回
路２１３，２２３に各入力されており、出力回路
２１２，２２２の出力端子は一括して中央制御装
置２０の入力段の差動増幅器２０１の＋入力端子
に接続されている。また出力回路２１３の出力端
子は一括して前記差動増幅器２０１の−入力端子
に接続されている。そしてこの＋入力端子は適当
な抵抗を介して固定電位Vccに連なり、また−入
力端子は適当な抵抗を介して接地レベルにに連な
つている。差動増幅器２０１出力は適宜増幅され
て中央制御装置２０の制御部２０２へ与えられ
る。 The transmission signal SD is one of AND gates 211 and 221
given as an input and also to the inverter 214,2
24 inputs. The other inputs of the AND gate 211 are set at a fixed potential Vcc. Inverter 2
The output of inverter 14 is given to the control terminals of output circuits 212 and 213, and the output of inverter 224 is given to the control terminals of output circuits 222 and 223. The non-inverted outputs of AND gates 211 and 221 are sent to output circuits 212 and 222, and
The inverted outputs of the AND gates 211 and 221 are input to output circuits 213 and 223, respectively, and the output terminals of the output circuits 212 and 222 are collectively input to the + input terminal of the differential amplifier 201 in the input stage of the central control unit 20. It is connected. Further, the output terminals of the output circuit 213 are collectively connected to the - input terminal of the differential amplifier 201. This + input terminal is connected to the fixed potential Vcc through a suitable resistor, and the - input terminal is connected to the ground level through a suitable resistor. The output of the differential amplifier 201 is appropriately amplified and provided to the control section 202 of the central control device 20.
第４図は本発明回路の動作説明のためのタイム
チヤートであり、端末機１及び２へのポーリング
があつた場合の様子を前半及び後半に夫々示して
いる。先ず中央制御装置２０からのポーリングが
ない状態について説明する。このとき送信データ
SDが与えられる端子はハイレベルにあり、イン
バータ２１４又は２２４出力がローレベルとな
り、これが出力回路２１２，２１３又は２２２，
２２３のコントロール端子に与えられるので、出
力回路２１２，２１３又は２２２，２２３の出力
はハイインピータンス状態、つまり送信デイセー
ブルの状態になる。このために差動増幅器２０１
の＋，−入力は夫々ハイ、ローレベルとなり、制
御部２０２へはハイレベルの信号が与えられるこ
とになる。 FIG. 4 is a time chart for explaining the operation of the circuit of the present invention, with the first half and the second half showing the situation when polling is made to the terminals 1 and 2, respectively. First, a state in which there is no polling from the central control device 20 will be explained. At this time, the transmitted data
The terminal to which SD is applied is at high level, and the inverter 214 or 224 output becomes low level, which causes the output circuit 212, 213 or 222,
223, the outputs of the output circuits 212, 213 or 222, 223 are in a high impedance state, that is, a transmission disabled state. For this purpose, a differential amplifier 201
The + and - inputs of are at high and low levels, respectively, and a high level signal is given to the control section 202.
次に端末器２１又は２２へのポーリングがある
と送信データSDは図示の如くレベルを変じる。
そしてローレベルになつた期間についてみるとイ
ンバータ２１４，２２４出力がハイレベルとなつ
て出力回路２１２，２１３又は２２２，２２３は
イネーブル状態となるから、ANDゲート２１１
又は２２１の２つの出力は出力回路２１２，２１
３又は２２２，２２３夫々で増幅されて差動増幅
器２０１の＋，−入力端子夫々へ与えられること
になる。 Next, when the terminal device 21 or 22 is polled, the level of the transmission data SD changes as shown in the figure.
Then, regarding the period when the level is low, the outputs of the inverters 214 and 224 become high level, and the output circuits 212 and 213 or 222 and 223 are enabled, so the AND gate 211
Or the two outputs of 221 are the output circuits 212, 21
3 or 222 and 223, respectively, and are applied to the + and - input terminals of the differential amplifier 201, respectively.
つまり、＋入力端子には送信データSDそのまま
のローレベルが、−入力端子には送信データSDを
反転したハイレベルの信号が与えられるので、差
動増幅器２０１出力又は制御部２０２への入力は
ローベルとなる。そして送信データSDのレベル
がハイレベルに転じた場合は前述したところと同
様に制御部２０２への入力はハイレベルとなる。
このようにして送信データSDどおりの信号が制
御部２０２へ与えられることになる。 In other words, the + input terminal is given the low level signal of the transmission data SD as it is, and the - input terminal is given the high level signal obtained by inverting the transmission data SD, so the output of the differential amplifier 201 or the input to the control section 202 is at the low level. becomes. When the level of the transmission data SD changes to a high level, the input to the control unit 202 becomes a high level as described above.
In this way, a signal corresponding to the transmission data SD is given to the control section 202.
以上のように本発明による場合は送信イネーブ
ル信号ENを要することなく送信データSNその
ものにて送信のイネーブル，デイセーブルを行わ
せることができるものであり、送信イネーブル信
号ENの作成、制御のための回路又はソフトウエ
アを省略することができ、それらの簡潔化に実効
がある。
As described above, according to the present invention, it is possible to enable and disable transmission using the transmission data SN itself without requiring the transmission enable signal EN. Circuits or software can be omitted, and their simplification is effective.
第１図は従来伝送回路を示す略示回路図、第２
図はその動作説明のためのタイムチヤート、第３
図は本発明の伝送回路を示す略示回路図、第４図
はその動作説明のためのタイムチヤートである。
２０……中央制御装置、２１，２２……端末
機、２１０，２２０……３ステート差動出力回
路、２１４，２２４……インバータ。
Figure 1 is a schematic circuit diagram showing a conventional transmission circuit, Figure 2 is a schematic circuit diagram showing a conventional transmission circuit.
The figure is a time chart for explaining its operation, part 3.
The figure is a schematic circuit diagram showing the transmission circuit of the present invention, and FIG. 4 is a time chart for explaining its operation. 20... Central control unit, 21, 22... Terminal, 210, 220... 3-state differential output circuit, 214, 224... Inverter.
Claims (1)
リング方式のデータ通信システムにおいて、端末
機から中央制御装置への送信データを３ステート
差動出力回路を介して出力すべくなし、該送信デ
ータの反転信号を前記３ステート差動出力回路の
送信イネーブル信号としてあることを特徴とする
伝送回路。1. In a polling-type data communication system consisting of a central control unit and a plurality of terminals, transmission data from the terminals to the central control unit is to be output via a 3-state differential output circuit, and the transmission data is inverted. A transmission circuit characterized in that the signal is a transmission enable signal of the three-state differential output circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22738283A JPS60119151A (en) | 1983-11-30 | 1983-11-30 | Transmission circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22738283A JPS60119151A (en) | 1983-11-30 | 1983-11-30 | Transmission circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60119151A JPS60119151A (en) | 1985-06-26 |
| JPH0475693B2 true JPH0475693B2 (en) | 1992-12-01 |
Family
ID=16859933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22738283A Granted JPS60119151A (en) | 1983-11-30 | 1983-11-30 | Transmission circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60119151A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2680200B2 (en) * | 1991-03-07 | 1997-11-19 | 株式会社クボタ | Communication control device |
-
1983
- 1983-11-30 JP JP22738283A patent/JPS60119151A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60119151A (en) | 1985-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100292573B1 (en) | High speed differential line driver | |
| US5504782A (en) | Current mode transmitter and receiver for reduced RFI | |
| US4929941A (en) | Device for transmitting items of information for an automobile vehicle and a method of using said device | |
| US4322794A (en) | Bus connection system | |
| JPS6295016A (en) | Latching circuit | |
| JPH0475693B2 (en) | ||
| US4543496A (en) | Data converter and line driver for a digital data communication system | |
| JPS6016984Y2 (en) | interface circuit | |
| JPH04306013A (en) | Latch circuit device | |
| JPH0522991Y2 (en) | ||
| JPH051161Y2 (en) | ||
| JP2637734B2 (en) | Output circuit | |
| JPS6216692Y2 (en) | ||
| JPS60158294U (en) | Gas leak detection system repeater | |
| JPH0454510Y2 (en) | ||
| JPH0377406A (en) | Oscillation control circuit | |
| JPH01193670A (en) | Printed circuit board connection system | |
| JPH02222215A (en) | Output buffer for lsi | |
| JPH01220016A (en) | Bus sending circuit | |
| US4626790A (en) | Demodulator for amplitude-modulated carrier frequency oscillations | |
| JPH0377116A (en) | Bus trunk circuit | |
| JPH0696019A (en) | Control circuit for self-synchronizing system | |
| JPS62145741A (en) | Cmos gate array | |
| JPS5577084A (en) | Signal transmission controller | |
| JPS62266645A (en) | Serial interface circuit |