JPH0474450A - 半導体集積回路のテスト方法およびテスト治具 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、バーンイン用のテスト信号発生回路を内蔵し
た半導体集積回路（ＩＣ）のテスト方法およびテスト治
具に関するものである。

従来の技術 従来、半導体集積回路の製造工程において、製品出荷時
に初期不良のスクリーニング検査が行われている。例え
ば、ダイナミック型半導体メモリでは、メモリセル容量
を形成するゲート酸化膜の初期不良スクリーニングの方
法の一つとして、高温、高電源電圧下でメモリを一定時
間動作させるバーンインがある。

一方、近年の半導体集積回路の実装方法は多種多様にな
ってきており、従来の樹脂封止品形態の半導体集積回路
のみならず、半導体チップ自身を配線基板上に実装した
りする方法も行われるようになってきた。

このような多様な半導体集積回路の実装方法に対応する
ために、同一基板内に、テスト信号発生回路部と主機能
回路部とを内蔵し、テスト信号発生回路部に電気的に接
続されたテスト端子に、ある基準電圧以上の電圧を供給
することにより、前記のテスト信号発生回路部から同一
チップ内の主機能回路部に対する制御信号およびデータ
等を発生させる構成を有した半導体回路か提供されてい
る。

この半導体回路をチップ状態でバーンインしようとする
と、複数チップを一度にテストすることが困難なため従
来の製造工程では、このバーンインを、樹脂封止等の封
止加工後にリードフレームをカットおよびヘンドを行っ
て完成品の形にして行われており、その後、出荷検査が
行われていた。

発明か解決しようとする課題 このように、従来のバーンインでは完成品に行っていた
ため、１個ずつ別々の治具を用いて行わなければならず
、バーンインのための検査コストか増大するという問題
があった。

本発明は、複数のチップを一度にテストする方法と治具
を提供することを目的とするものである。

課題を解決するための手段 この目的を達成するために、本発明のＩＣのテスト方法
は、同一チップ内に、テスト信号発生回路部と主機能回
路部を内蔵し、前記テスト信号発生回路部に電気的に接
続されたテスト入力端子に、基準電圧以上の電圧を供給
することにより、前記のテスト信号発生回路部から同一
チ、プ内の主機能回路部に対する制御信号およびデータ
等を発生させる構成を有したチップをリードフレーム上
に固着する工程と、前記チップを樹脂封止する工程と、
前記テスト入力端子の外部リードの一部分をカットする
工程と、前記テスト入力端子の外部リードを電源の一方
の端子に接続し、同テスト入力端子の外部リード以外の
残りの外部リードを前記電源の他方の端子に接続し、前
記電源以外を高温槽に入れてバーンインを行う工程を備
えたものである。

作用 この方法によって、リードフレーム上でチップが樹脂封
止された状態で、一部分カットされたテスト入力端子の
外部リードにバーンイン用の高１を源電圧を与えること
により、簡単に複数のＩＣが一度にバーンインできる。

また、従来の工程ならば、樹脂封止、リードカット・ベ
ンド加工　　バーンイン前機能検査、バーンイン、バー
ンイン後機能検査の順で進められるか、本発明では、樹
脂封止、バーンイン、リードカット・ベンド加工２機能
検査の順になり、検査の工程が一工程省略できる。

実施例 以下、本発明のＩＣのテスト方法の一実施例について、
図面を参照しながら説明する。第１図は本発明の一実施
例におけるＩＣのテスト方法を示す概略図である。

第１図において、１はバーンイン用のテスト信号発生回
路部内蔵のチップを封止した樹脂、２はリードフレーム
、３はバーンイン用テスト入力端子の外部リード、４は
テスト入力端子の外部リド以外の入出力端子の外部リー
ド、５は電源、６は電圧供給端子、７はグランド端子を
表す。

第２図にチップ内の回路配置図の一例を示す。

２１はチップ、２２はテスト信号発生回路部、２３は主
機能回路部、２４はテスト入力端子（Ｖ　ｔｅｓｔ端子
）、２５は電源端子、２６はグラウンド（ＧＮＤ）端子
、２７は入出力端子である。

以上のように構成されたＩＣのテスト方法について、第
１図、第２図を参照しながら説明する。

同一チップ内に、テスト信号発生回路部２２と主機能回
路部２３とを内蔵し、一つのＶ　ｔｅｓｔ端子２４に、
ある基準電圧以上の電圧を供給することにより、前記の
テスト信号発生回路部２２から同一チップ内の主機能回
路部２３に対する制御信号およびデータ等を発生させる
構成を有したチ、フ２１を（以下はテスト信号発生回路
部を内蔵したチップと記す）リードフレーム２へのダイ
スポンドおよびワイヤーポンドの組立工程を経て、樹脂
封止する。次に、テスト入力端子の外部リート３のみを
リードカットする。これによりテスト入力端子の外部リ
ード３とその他の入出力端子の外部リード４とは完全に
絶縁される。

このチップ２１には前述のようにテスト信号発生回路部
２２か内蔵されており、Ｖ　ｔｅｓｔ端子２４を制御す
ることにより、通常のクロック制御信号１　アドレス信
号、データ入力信号等を必要としないＶ　ｔｅｓｔ端子
２４とグランド端子２６たけの２端子デバイスとなる。

従って第１図に示す状態で、テスト入力端子の外部リー
ド３を電源５の電圧供給端子６に、その他の入出力端子
の外部リード４をグランド端子７に接続してバーンイン
を実行スる。

グランド端子７は各チップとも共通なので、電源５のグ
ランド端子７はリードカットされていないリードフレー
ムの一端と接続する。この回路構成を高温槽内で行えば
、電圧供給端子６から、テスト入力端子の外部リード３
に対してバーンイン用の高電源電圧を与えることになり
、バーンインか実施できる。

以上のように樹脂封止の次工程でノ＼−ンインを行うた
め、その後の工程としては、リードカット・加工１機能
検査を行えばよい。

以上のように本発明の半一導体集積回路のテスト方法に
よればテスト信号発生回路部を内蔵しているため、バー
ンイン等のタイミング発生装置を不要にし電源、高温槽
のごく簡単な装置でバーンインが実施できる。さらに樹
脂封止後テスト入力端子の外部リード３のみをリードカ
ットし、リードフレームから分離させずにバーンインを
行つため、簡単に複数のＩＣが一度にバーンインできる
。また、樹脂封止の次工程でバーンインを行うため、通
常の組立工程ならば、樹脂封止、リードカット・加工、
バーンイン前検査機能、バーンイン　バーンイン後機能
検査の順で進められるか、樹脂封止、バーンイン、リー
ドカット・加工、＃＆能検査の順になり検査の工程か一
工程省略できるという優れたＩＣのテスト方法が実現で
きる。

次に、本発明の半導体集積回路のテスト方法に用いる本
発明のテスト治具について図面を参照しながら説明する
。第３図は本発明の一実施例であり、テスト信号発生回
路部内蔵のチップか樹脂封止されたリードフレームと、
前記チップをバーンインテストする時用いる治具を表し
た図である。

第３図において、１はテスト信号発生回路部内蔵チップ
を封止した樹脂、２はリードフレーム、３はテスト入力
端子の外部リード、４はテスト入力端子の外部リード以
外の入出力端子の外部り一ト、８はリードフレーム２を
載置するフレーム台、９はテスト入力端子の外部リード
と接続するビン、１０はビン９に接続された外部接続端
子、１１はリードフレーム２に接続された外部接続端子
、１２は外部接続端子１０とビン９を接続するための配
線、１３は外部接続端子１１とリードフレーム２を接続
するための配線、１４は蓋である。

第４図はテスト治具をセットした時の縦断面図、第５図
はテスト治具をセットした時の上から見た治具の内部を
示す図である。なお、第４図と第５図に第３図に示した
ものと同しものには同一の番号を付けた。

以上のように構成されたテスト治具を用いたバーンイン
テストの方法について第１図、第３図、第４図および第
５図を参照しながら説明するする。

まず、バーンインのテスト信号発生回路を内蔵したチッ
プをリードフレーム２にダイスホントした後、チップと
リードフレーム間にワイヤーボンドを行う組立工程を経
て、チップを樹脂封止する。次にテスト入力端子の外部
リード３のみをリードカットしてテスト入力端子の外部
リード３とその他の外部リード４だけの２端子デベイス
とする。

前記デバイスをバーンインする時に、第３図に示すよう
な治具を用いる。ます、リードフレーム２を治具のフレ
ーム台８の上にセットする。このとき、配線１３により
、治具におけるグランド端子となる外部接続端子１１と
テスト入力端子の外部リード以外の入出力端子の外部リ
ード４が接続される。

次に治具の蓋１４がフレーム台８に合わさるように閉め
る。電気的にそれぞれ独立していた各デバイスのテスト
入力端子の外部リード３をピン９および配線１２によっ
て、治具の外部接続端子１０と接続する。この様子を表
わしたのが第４図、第５図である。

さらに、治具における外部接続端子ｌＯと１１を、第１
図に示したように、電源５の電圧供給端子６と、グラン
ド端子７にそれぞれ接続する。この状態で電源５以外を
高温槽内に入れ、バーンイン用の高電源電圧を与えるこ
とによりバーンインテストか実施できる。

以上のように前記のような本発明の治具を用いることに
よりリードフレームをテスト治具にセットするだけで、
複数のＩＣのＶ　ｔｅｓｔ端子が接続でき、外部接続端
子１０と１１を電源５と接続すれば、バーンインテスト
が実施できる。

発明の効果 以上のように本発明によれば、テスト信号発生回路部を
内蔵したチップを樹脂封止後テスト入力端子の外部リー
ド３のみをリードカットし、リードフレームから分離さ
せずにバーンインを行う時、同一リードフレーム上複数
のＩＣの、バーンイン用テスト入力端子に全て電気的に
接続される外部接続端子と、その他の全ての入出力端子
に電気的に接続される外部接続端子を有した構成のテス
ト治具を用いることにより、リードフレームをテスト治
具にセットするだけで、複数のＩＣのＶ　ｔｅｓｔ端子
か接続でき、治具の外部接続端子である２端子のみを電
源と接続すれば、バーンインテストが実施でき、非常に
簡単に、また多数のＩＣが一度にバーンインできる。

また本発明のテスト方法によればチップを樹脂封止した
のちバーンインを行うことかできるので−工程分省略す
ることかできる。

【図面の簡単な説明】

第１図は本発明の実施例１におけるＩＣのテスト方法を
示す概略図、第２図はチップ内の回路配置図、第３図は
本発明の実施例であり、樹脂封止されたテスト信号発生
回路部内蔵チップと前記チップをバーンインテストする
時用いる治具を表した斜視図、第４図は治具をセットし
た時の縦断面図、第５図は治具をセットした時の上から
見た治具の内部を示した図である。 １・・・・・・テスト信号発生回路部内蔵のチップを封
止した樹脂、２・・・・・・リードフレーム、３・・・
・・・テスト入力端子の外部リード、４・・・・・・入
出力端子の外部リード、５・・・・・・電源、６・・・
電圧供給端子、７・・・・・グランド端子、８・・・・
・・フレーム台、９・・・・・・ピン、１０．１１・・
・・・・治具における外部接続端子、１２．１３・・・
・・・配線、２１・・・・・・チップ、２２・・・・・
・テスト信号発生回路部、２３・・主機能回路部、２４
・・・・・・テスト入力端子（Ｖ　ｔｅｓｔ端子）、２
５・・電源端子、２６・・・・・・グランド（ＧＮＤ）
端子、２７・・・・・・入出力端子。 代理人の氏名　弁理士　粟野重孝　はか１名第 図 第 図 第５図 ！＋

Claims (3)

【特許請求の範囲】
1. （１）同一半導体基板上に主機能回路部とテスト信号発
   生回路部が形成されたチップをリードフレーム上に固着
   し、ワイヤボンディングする工程と、前記チップを樹脂
   封止する工程と、前記テスト信号発生回路部に電気的に
   接続されたテスト入力端子の外部リードを一部分カット
   する工程と、前記テスト入力端子の外部リードを電源の
   一方の端子に接続し、同テスト入力端子の外部リード以
   外の残りの外部リードを前記電源の他方の端子に接続し
   、前記電源以外を高温槽に入れてバーンインを行う工程
   を備えることを特徴とする半導体集積回路のテスト方法
   。
2. （２）テスト入力端子の外部リードより、基準電圧以上
   の電圧を供給し、テスト信号発生回路から同一チップ内
   の主機能回路部に制御信号を発生させるとともに、前記
   制御信号と外部制御信号とを選択的に供給することを特
   徴とする請求項１記載の半導体集積回路のテスト方法。
3. （３）同一半導体基板上に主機能回路部とテスト信号発
   生回路部とか形成されたチップが所定位置に配置され、
   同チップが樹脂封止され、前記テスト発生回路に接続さ
   れたテスト入力端子の外部リードのみがカットされたリ
   ードフレームと、同リードフレームが載置され、前記テ
   スト端子の外部リード以外の全外部リードに電気的に接
   続される第１の外部接続端子を備えたフレーム台および
   前記テスト入力端子の外部リードに電気的に接続される
   第２の外部接続端子を備え、前記リードフレームの上面
   に配置される蓋を備えたことを特徴とするテスト治具。