JPH0473959B2 - - Google Patents
Info
- Publication number
- JPH0473959B2 JPH0473959B2 JP61126434A JP12643486A JPH0473959B2 JP H0473959 B2 JPH0473959 B2 JP H0473959B2 JP 61126434 A JP61126434 A JP 61126434A JP 12643486 A JP12643486 A JP 12643486A JP H0473959 B2 JPH0473959 B2 JP H0473959B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- liquid crystal
- display
- axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 32
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 12
- 238000000605 extraction Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、液晶表示装置のインターフエース
回路に関し、特に、パーソナルコンピユータなど
に使用されているCRTデイスプレイ装置のイン
ターフエース信号のみを利用して軽薄短小な液晶
表示装置に代替できるようにしたインターフエー
ス回路を有する液晶表示装置に関するものであ
る。
回路に関し、特に、パーソナルコンピユータなど
に使用されているCRTデイスプレイ装置のイン
ターフエース信号のみを利用して軽薄短小な液晶
表示装置に代替できるようにしたインターフエー
ス回路を有する液晶表示装置に関するものであ
る。
本発明は、CRTデイスプレイのインターフエ
ース信号を利用して、表示データをRAMなどの
記憶する記憶回路を用いることなく、リアルタイ
ムによつて表示データを処理し、従来と同等の駆
動回路によつて表示が可能なインターフエース回
路を有する液晶表示装置に関するものである。
ース信号を利用して、表示データをRAMなどの
記憶する記憶回路を用いることなく、リアルタイ
ムによつて表示データを処理し、従来と同等の駆
動回路によつて表示が可能なインターフエース回
路を有する液晶表示装置に関するものである。
液晶表示装置は、薄型低電圧、低消費電力の特
性を有するため、最近では、大型ドツトマトリツ
クスパネルによつてパーソナルコンピユータ、ワ
ードプロセツサなどの表示端末として実用化され
るに至つている。第５図は、従来の液晶表示装置
のシステム構成図である。第５図に示すように、
従来の液晶表示装置は、表示データおよび同期信
号は、コントローラ７１に入力し、液晶用タイミ
ングインターフエース信号を発生し、Ｙ軸及びＸ
軸駆動回路に出力すると共に、入力された表示デ
ータは、一旦、記憶回路７２に１フレームの表示
データを記憶した後、液晶用タイミングインター
フエース信号とタイミングをとり、Ｘ軸駆動回路
にデータを送る方式である。従つて、コントロー
ラの外付け回路として、記憶回路RAMが１フレ
ーム容量分必要であり、書込み、読出しなどのタ
イミング発生回路が、複雑となる。640×400ドツ
トの表示容量の表示装置であれば、４ビツトパラ
レルに表示データを駆動回路に転送する場合、約
4.0MHzの転送クロツクが必要となり、転送速度
の速い駆動回路が要求され、また消費電流も大き
いものであつた。
性を有するため、最近では、大型ドツトマトリツ
クスパネルによつてパーソナルコンピユータ、ワ
ードプロセツサなどの表示端末として実用化され
るに至つている。第５図は、従来の液晶表示装置
のシステム構成図である。第５図に示すように、
従来の液晶表示装置は、表示データおよび同期信
号は、コントローラ７１に入力し、液晶用タイミ
ングインターフエース信号を発生し、Ｙ軸及びＸ
軸駆動回路に出力すると共に、入力された表示デ
ータは、一旦、記憶回路７２に１フレームの表示
データを記憶した後、液晶用タイミングインター
フエース信号とタイミングをとり、Ｘ軸駆動回路
にデータを送る方式である。従つて、コントロー
ラの外付け回路として、記憶回路RAMが１フレ
ーム容量分必要であり、書込み、読出しなどのタ
イミング発生回路が、複雑となる。640×400ドツ
トの表示容量の表示装置であれば、４ビツトパラ
レルに表示データを駆動回路に転送する場合、約
4.0MHzの転送クロツクが必要となり、転送速度
の速い駆動回路が要求され、また消費電流も大き
いものであつた。
上記したように、従来のインターフエース回路
は、コントローラの外付け回路として記憶回路
RAMの必要性を無くし、入力された表示データ
をリアルタイムで、液晶用インターフエースデー
タとして駆動回路に出力する。更に、８ビツトパ
ラレル信号によつてデータを転送することによつ
て、転送スピードが遅くても許容できるような液
晶表示装置を提供することを目的とするものであ
る。
は、コントローラの外付け回路として記憶回路
RAMの必要性を無くし、入力された表示データ
をリアルタイムで、液晶用インターフエースデー
タとして駆動回路に出力する。更に、８ビツトパ
ラレル信号によつてデータを転送することによつ
て、転送スピードが遅くても許容できるような液
晶表示装置を提供することを目的とするものであ
る。
次に、本発明の一実施例について説明する。
第１図は、本発明の一実施例に示す回路図であ
り、第２図は、第１図の回路動作を補足説明する
ためのタイミング図である。
り、第２図は、第１図の回路動作を補足説明する
ためのタイミング図である。
第１図において、Hsycは水平同期信号、Vsyc
は垂直同期信号、CKはドツトクロツク信号、Ｄ
はシリアル表示データである。これらのHsyc，
Vsyc，CK，ＤはCRTデイスプレイ装置へのイ
ンターフエース信号と同等なものである。１は、
ドツトクロツクCKをカウントしてＸ軸方向の表
示領域（又は位置）を調整するＸ軸表示位置調整
回路、７は水平同期信号HsycをカウントしてＹ
軸方向の表示領域（又は位置）を調整するＹ軸表
示位置調整回路、４，５は、有効ドツトクロツク
φ2をカウントするための1/8化及び1/80化カウン
タ回路、１０はAND回路８の出力φ5のカウント
値を200又は400に設定するバリアブルカウンタ、
１１はシリアル表示データをパラレルな表示デー
タに変換するＳ／Ｐ変換回路、１４は前記Ｓ／Ｐ
変換回路１１のパラレル表示データ出力を一時的
に記憶するラツチ回路、１７，１８は前記ラツチ
回路１４の８ビツト出力データを奇数及び偶数ビ
ツトに分類して、液晶表示装置のＸ軸電極の上側
及び下側引出し電極駆動回路に表示データUD1〜
UD4，LD1〜LD4を増幅するバツフア回路、SK
は、前記パラレル表示データUD1〜UD4，LD1〜
LD4をＸ軸電極駆動回路に内蔵された４ビツトパ
ラレルシフトレジスタ回路に、シフトするための
シフトクロツク信号。LKは、Ｘ軸電極駆動回路
に内蔵されたラツチ回路に、パラレル表示データ
UD1〜UD4，LD1〜LD4をラツチするためのラツ
チ信号。FRMは、液晶表示パネルのＹ電極の走
査を開始するためのスキヤンニング開始データ。
Ｍは、液晶パネルを交流駆動するための交流化駆
動信号である。
は垂直同期信号、CKはドツトクロツク信号、Ｄ
はシリアル表示データである。これらのHsyc，
Vsyc，CK，ＤはCRTデイスプレイ装置へのイ
ンターフエース信号と同等なものである。１は、
ドツトクロツクCKをカウントしてＸ軸方向の表
示領域（又は位置）を調整するＸ軸表示位置調整
回路、７は水平同期信号HsycをカウントしてＹ
軸方向の表示領域（又は位置）を調整するＹ軸表
示位置調整回路、４，５は、有効ドツトクロツク
φ2をカウントするための1/8化及び1/80化カウン
タ回路、１０はAND回路８の出力φ5のカウント
値を200又は400に設定するバリアブルカウンタ、
１１はシリアル表示データをパラレルな表示デー
タに変換するＳ／Ｐ変換回路、１４は前記Ｓ／Ｐ
変換回路１１のパラレル表示データ出力を一時的
に記憶するラツチ回路、１７，１８は前記ラツチ
回路１４の８ビツト出力データを奇数及び偶数ビ
ツトに分類して、液晶表示装置のＸ軸電極の上側
及び下側引出し電極駆動回路に表示データUD1〜
UD4，LD1〜LD4を増幅するバツフア回路、SK
は、前記パラレル表示データUD1〜UD4，LD1〜
LD4をＸ軸電極駆動回路に内蔵された４ビツトパ
ラレルシフトレジスタ回路に、シフトするための
シフトクロツク信号。LKは、Ｘ軸電極駆動回路
に内蔵されたラツチ回路に、パラレル表示データ
UD1〜UD4，LD1〜LD4をラツチするためのラツ
チ信号。FRMは、液晶表示パネルのＹ電極の走
査を開始するためのスキヤンニング開始データ。
Ｍは、液晶パネルを交流駆動するための交流化駆
動信号である。
次に、本発明の動作について説明する。
Ｘ軸表示位置調整回路１に、水平同期信号
Hsycが入力されると、第２図タイミング図のＡ
で示すように、その出力XTは、リセツトされ
“Ｌ”になり、所定の時間経過後“Ｈ”に立上が
る。この時間幅LW1は、内蔵のドツトクロツク
CKのバリアブルカウンタのカウンタ値を任意に
調整することによつてＸ軸表示方向の表示スター
ト位置を変化させることができる。更に水平同期
信号Hsycは、Ｒ−Ｓフリツプフロツプ６をセツ
トするので、その出力T1は“Ｈ”となる。それ
故に、AND回路２の出力φ1はＡに示すタイミン
グでＸ軸有効表示期間のドツトクロツクを発生す
る。Ｙ軸表示位置調整回路７も又、同様の構成に
なつており、垂直同期信号Vsycが入力されると
第２図のＢで示すように、その出力YTは、リセ
ツトされて“Ｌ”になり、所定の時間経過後
“Ｈ”に立上がる。この期間幅LW2は、内蔵のバ
リアブルカウンタ値を任意に調整することによつ
て、Ｙ軸方向の表示スタート位置を調整すること
ができる。
Hsycが入力されると、第２図タイミング図のＡ
で示すように、その出力XTは、リセツトされ
“Ｌ”になり、所定の時間経過後“Ｈ”に立上が
る。この時間幅LW1は、内蔵のドツトクロツク
CKのバリアブルカウンタのカウンタ値を任意に
調整することによつてＸ軸表示方向の表示スター
ト位置を変化させることができる。更に水平同期
信号Hsycは、Ｒ−Ｓフリツプフロツプ６をセツ
トするので、その出力T1は“Ｈ”となる。それ
故に、AND回路２の出力φ1はＡに示すタイミン
グでＸ軸有効表示期間のドツトクロツクを発生す
る。Ｙ軸表示位置調整回路７も又、同様の構成に
なつており、垂直同期信号Vsycが入力されると
第２図のＢで示すように、その出力YTは、リセ
ツトされて“Ｌ”になり、所定の時間経過後
“Ｈ”に立上がる。この期間幅LW2は、内蔵のバ
リアブルカウンタ値を任意に調整することによつ
て、Ｙ軸方向の表示スタート位置を調整すること
ができる。
更に、垂直同期信号Vsycは、Ｒ・Ｓフリツプ
フロツプ９をセツトするので、その出力T2は
“Ｈ”となる。それ故に、AND回路８の出力は、
Ｂに示すタイミングで、Ｙ軸有効表示期間の水平
同期信号Hsycのφ5を出力する。バリアブルカウ
ンタ１０は、スイツチ３４がONのときカウント
値200，OFFのときカウント値400でキヤリー信
号φ6を出力する。Ｒ−Ｓフリツプフロツプ９の
出力T2が“Ｈ”の期間、AND回路３は、有効表
示期間のドツトクロツクφ2を発生する。このド
ツトクロツクφ2は、８ビツトシフトレジスタに
より構成されたＳ／Ｐ変換回路１１のシフトクロ
ツクとして入力される。
フロツプ９をセツトするので、その出力T2は
“Ｈ”となる。それ故に、AND回路８の出力は、
Ｂに示すタイミングで、Ｙ軸有効表示期間の水平
同期信号Hsycのφ5を出力する。バリアブルカウ
ンタ１０は、スイツチ３４がONのときカウント
値200，OFFのときカウント値400でキヤリー信
号φ6を出力する。Ｒ−Ｓフリツプフロツプ９の
出力T2が“Ｈ”の期間、AND回路３は、有効表
示期間のドツトクロツクφ2を発生する。このド
ツトクロツクφ2は、８ビツトシフトレジスタに
より構成されたＳ／Ｐ変換回路１１のシフトクロ
ツクとして入力される。
従つて、表示データＤのシリアルデータは、パ
ラレルデータに変換されて、ラツチ回路１４に出
力される。前記、有効表示期間のドツトクロツク
φ2は、1/8化カウンタによつて1/8分周され、キ
ヤリー信号φ3を発生する。このキヤリー信号φ3
は、前記ラツチ回路１４のラツチ信号となる。更
に、キヤリー信号φ3は、1/80化カウンタ５に入
力され、1/80分周され、キヤリー信号φ4を発生
し、前記、Ｒ−Ｓフリツプフロツプ６をリセツト
する。故に、その出力T1は、“Ｌ”にリセツトさ
れ、ドツトクロツクφ1の発生を停止する。
ラレルデータに変換されて、ラツチ回路１４に出
力される。前記、有効表示期間のドツトクロツク
φ2は、1/8化カウンタによつて1/8分周され、キ
ヤリー信号φ3を発生する。このキヤリー信号φ3
は、前記ラツチ回路１４のラツチ信号となる。更
に、キヤリー信号φ3は、1/80化カウンタ５に入
力され、1/80分周され、キヤリー信号φ4を発生
し、前記、Ｒ−Ｓフリツプフロツプ６をリセツト
する。故に、その出力T1は、“Ｌ”にリセツトさ
れ、ドツトクロツクφ1の発生を停止する。
前記、有効表示期間内において、ラツチ回路１
４の出力は、バツフア回路１７，１８よりＸ軸電
極駆動回路に出力される。前記、ラツチ回路１４
の奇数ビツト出力は、バツフア回路１７に入力さ
れUD1〜UD4を出力し、偶数ビツト出力は、バツ
フア回路１８に入力されLD1〜LD4を出力する。
第２図タイミング図におけるＤは、Ｘ軸及びＹ軸
電極駆動回路へのインターフエース信号のタイミ
ングを示している。
４の出力は、バツフア回路１７，１８よりＸ軸電
極駆動回路に出力される。前記、ラツチ回路１４
の奇数ビツト出力は、バツフア回路１７に入力さ
れUD1〜UD4を出力し、偶数ビツト出力は、バツ
フア回路１８に入力されLD1〜LD4を出力する。
第２図タイミング図におけるＤは、Ｘ軸及びＹ軸
電極駆動回路へのインターフエース信号のタイミ
ングを示している。
シフトクロツクSKは、1/80化カウンタ２８に
入力され、1/80分周されたキヤリー信号LKは、
前記Ｘ軸電極駆動回路内蔵の４ビツトパラレルシ
フトレジスタの出力をラツチするラツチ信号とな
る。Ｒ−Ｓフリツプフロツプ回路２９は、Vsyc
によつてセツトし、ラツチ信号LKによつてリセ
ツトする回路であり、Ｄに示すようなタイミング
でＹ軸電極の走査開始信号のFRMを出力する。
入力され、1/80分周されたキヤリー信号LKは、
前記Ｘ軸電極駆動回路内蔵の４ビツトパラレルシ
フトレジスタの出力をラツチするラツチ信号とな
る。Ｒ−Ｓフリツプフロツプ回路２９は、Vsyc
によつてセツトし、ラツチ信号LKによつてリセ
ツトする回路であり、Ｄに示すようなタイミング
でＹ軸電極の走査開始信号のFRMを出力する。
1/2カウンタ３０は、前記FRM信号を1/2分周
した信号Ｍを発生し、液晶に印加される駆動電圧
の極性をフレーム毎に反転させる。
した信号Ｍを発生し、液晶に印加される駆動電圧
の極性をフレーム毎に反転させる。
第３図は、本発明の一実施例を示す液晶表示装
置のシステム構成を示す図である。第３図は、前
述のインターフエース回路、５０は、Ｙ軸電極駆
動回路、４０は、カラー液晶表示パネル４４のＸ
電極を上側に引出したＸ電極のＸ軸電極駆動回
路、４９は、Ｘ電極を下側に引出したＸ電極のＸ
軸電極駆動回路、５０は、Ｙ軸電極駆動回路であ
る。Ｘ軸電極駆動回路４０及び４９は、４ビツ
ト・パラレルシフトレジスタ４１，４６とラツチ
回路４２，４７と、液晶ドライバー部４３，４８
によつて構成されている。パラレル表示データ
UD1〜UD4及びLD1〜LD4は、同時に４ビツトパ
ラレルシフトレジスタ４１と４６に入力され、シ
フトクロツクSKによつてシフトされ、ラツチク
ロツクLKによつてラツチ回路４２，４７にラツ
チされる。ラツチ回路４２，４７にラツチされた
出力は、液晶ドライバー４８と４５によつて各々
に着色されたフイルタ電極に該当する表示データ
に応じて駆動を行う。
置のシステム構成を示す図である。第３図は、前
述のインターフエース回路、５０は、Ｙ軸電極駆
動回路、４０は、カラー液晶表示パネル４４のＸ
電極を上側に引出したＸ電極のＸ軸電極駆動回
路、４９は、Ｘ電極を下側に引出したＸ電極のＸ
軸電極駆動回路、５０は、Ｙ軸電極駆動回路であ
る。Ｘ軸電極駆動回路４０及び４９は、４ビツ
ト・パラレルシフトレジスタ４１，４６とラツチ
回路４２，４７と、液晶ドライバー部４３，４８
によつて構成されている。パラレル表示データ
UD1〜UD4及びLD1〜LD4は、同時に４ビツトパ
ラレルシフトレジスタ４１と４６に入力され、シ
フトクロツクSKによつてシフトされ、ラツチク
ロツクLKによつてラツチ回路４２，４７にラツ
チされる。ラツチ回路４２，４７にラツチされた
出力は、液晶ドライバー４８と４５によつて各々
に着色されたフイルタ電極に該当する表示データ
に応じて駆動を行う。
第４図は、本発明の一実施例に使用する液晶パ
ネルの電極構成図を示したものである。第４図に
おいて、Ｘ軸電極の奇数番電極X1，X3，X5……
は、上側引出し電極とされ、偶数番電極X2，X4
……は下側引出し電極とされ、上側及び下側引出
し電極は、別々のＸ軸電極駆動回路によつて駆動
される。
ネルの電極構成図を示したものである。第４図に
おいて、Ｘ軸電極の奇数番電極X1，X3，X5……
は、上側引出し電極とされ、偶数番電極X2，X4
……は下側引出し電極とされ、上側及び下側引出
し電極は、別々のＸ軸電極駆動回路によつて駆動
される。
以上述べたように、本発明によれば、CRTデ
イスプレイのインターフエース信号を用いて、
RAMなどの記憶回路を用いずにリアルタイムで
表示データを処理し、インターフエースできるの
で、回路構成が簡単でかつコストダウン化及び小
型実装化をはかることができる。また、上下側電
極に８ビツトパラレルで表示データを転送できる
ので、転送シフトクロツク信号のスピードを２倍
遅くできる。更に、液晶パネルのＸ軸電極のピツ
チ間隔を２倍に拡げることができるので、液晶パ
ネルとＸ軸電極駆動出力との接続が、やり易くな
るなど、多大な効果を有するものである。
イスプレイのインターフエース信号を用いて、
RAMなどの記憶回路を用いずにリアルタイムで
表示データを処理し、インターフエースできるの
で、回路構成が簡単でかつコストダウン化及び小
型実装化をはかることができる。また、上下側電
極に８ビツトパラレルで表示データを転送できる
ので、転送シフトクロツク信号のスピードを２倍
遅くできる。更に、液晶パネルのＸ軸電極のピツ
チ間隔を２倍に拡げることができるので、液晶パ
ネルとＸ軸電極駆動出力との接続が、やり易くな
るなど、多大な効果を有するものである。
第１図は、本発明の一実施例を示す回路図、第
２図は、本発明の一実施例を示すタイミング図、
第３図は、本発明の一実施例を示す液晶表示装置
のシステム構成図、第４図は液晶パネルの電極構
成図、第５図は従来の液晶表示装置のシステム構
成図である。 １……Ｘ軸表示位置調整回路、７……Ｙ軸表示
位置調整回路、１０……バリアブルカウンタ、１
１……Ｓ／Ｐ変換回路、１４……ラツチ回路、１
７，１８……バツフア回路、４０，４９……Ｘ軸
電極駆動回路、５０……Ｙ軸電極駆動回路、６０
……インターフエース回路、４４……液晶ドツ
ト・マトリツクスパネル。
２図は、本発明の一実施例を示すタイミング図、
第３図は、本発明の一実施例を示す液晶表示装置
のシステム構成図、第４図は液晶パネルの電極構
成図、第５図は従来の液晶表示装置のシステム構
成図である。 １……Ｘ軸表示位置調整回路、７……Ｙ軸表示
位置調整回路、１０……バリアブルカウンタ、１
１……Ｓ／Ｐ変換回路、１４……ラツチ回路、１
７，１８……バツフア回路、４０，４９……Ｘ軸
電極駆動回路、５０……Ｙ軸電極駆動回路、６０
……インターフエース回路、４４……液晶ドツ
ト・マトリツクスパネル。
Claims (1)
- 【特許請求の範囲】 １ Ｘ−Ｙマトリツクス構造の液晶パネルを駆動
するための駆動回路を内蔵した液晶表示装置にお
いて、 水平同期信号の表示タイミングを設定するため
のＸ軸表示位置調整回路と、 垂直同期信号の表示タイミングを設定するため
のＹ軸表示位置調整回路と、 前記Ｘ軸表示位置制御回路と前記Ｙ軸表示位置
調整回路の表示タイミングが一致したときドツト
クロツク信号を発生するクロツク発生回路と、 前記クロツク発生回路のクロツク信号をカウン
トして１水平軸の表示データのラツチ信号を発生
するためのラツチ信号発生回路と、 シリアルな前記表示データをパラレル信号に変
換するためのＳ／Ｐ変換回路と、 前記Ｓ／Ｐ変換回路の出力をラツチして、前記
液晶パネルの上側と下側の２系統に縦続配列した
駆動回路に表示データを出力する表示データ分配
回路と、 前記クロツク発生回路のドツトクロツク信号を
分周して前記表示データ分配回路の出力を前記２
系統の駆動回路に転送するための転送クロツクを
発生する転送クロツク発生回路と、 前記垂直同期信号により前記液晶パネルの先頭
走査線の駆動タイミング信号を発生するためのフ
レーム信号発生回路と、 前記フレーム信号発生回路の出力信号を分周し
て前記液晶パネルを交流化駆動するための信号を
発生する交流化駆動信号発生回路により構成され
たことを特徴とする液晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61126434A JPS62280897A (ja) | 1986-05-30 | 1986-05-30 | 液晶表示装置 |
| KR1019870003957A KR950003980B1 (ko) | 1986-04-25 | 1987-04-24 | 인터페이스 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61126434A JPS62280897A (ja) | 1986-05-30 | 1986-05-30 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62280897A JPS62280897A (ja) | 1987-12-05 |
| JPH0473959B2 true JPH0473959B2 (ja) | 1992-11-25 |
Family
ID=14935098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61126434A Granted JPS62280897A (ja) | 1986-04-25 | 1986-05-30 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62280897A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW468269B (en) * | 1999-01-28 | 2001-12-11 | Semiconductor Energy Lab | Serial-to-parallel conversion circuit, and semiconductor display device employing the same |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5215169A (en) * | 1975-07-28 | 1977-02-04 | Tomita Eng Kk | Micro-organism oxidizing device |
| JPS537097A (en) * | 1976-07-08 | 1978-01-23 | Fuhou Seisakushiyo Kk | Rudder palte for shiping |
| JPS5752092A (en) * | 1980-09-16 | 1982-03-27 | Hitachi Ltd | Liquid crystal ac drive signal generator |
| JPS5752088A (en) * | 1980-09-12 | 1982-03-27 | Tokyo Shibaura Electric Co | Display unit |
| JPS59212085A (ja) * | 1983-05-18 | 1984-11-30 | Sanyo Electric Co Ltd | マトリツクスパネル画像表示装置 |
| JPS6012581A (ja) * | 1983-07-04 | 1985-01-22 | 松下電器産業株式会社 | 表示装置 |
| JPS6186794A (ja) * | 1984-10-03 | 1986-05-02 | 三洋電機株式会社 | カラ−マトリツクスパネル表示装置の駆動方式 |
-
1986
- 1986-05-30 JP JP61126434A patent/JPS62280897A/ja active Granted
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5215169A (en) * | 1975-07-28 | 1977-02-04 | Tomita Eng Kk | Micro-organism oxidizing device |
| JPS537097A (en) * | 1976-07-08 | 1978-01-23 | Fuhou Seisakushiyo Kk | Rudder palte for shiping |
| JPS5752088A (en) * | 1980-09-12 | 1982-03-27 | Tokyo Shibaura Electric Co | Display unit |
| JPS5752092A (en) * | 1980-09-16 | 1982-03-27 | Hitachi Ltd | Liquid crystal ac drive signal generator |
| JPS59212085A (ja) * | 1983-05-18 | 1984-11-30 | Sanyo Electric Co Ltd | マトリツクスパネル画像表示装置 |
| JPS6012581A (ja) * | 1983-07-04 | 1985-01-22 | 松下電器産業株式会社 | 表示装置 |
| JPS6186794A (ja) * | 1984-10-03 | 1986-05-02 | 三洋電機株式会社 | カラ−マトリツクスパネル表示装置の駆動方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62280897A (ja) | 1987-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4746915A (en) | Drive circuit for matrix display device | |
| KR900008068B1 (ko) | 표시 데이타의 변환 방법 및 그 장치 | |
| JPH0750389B2 (ja) | 液晶パネルの駆動回路 | |
| JPS6273294A (ja) | 画像表示装置 | |
| JP2003228338A (ja) | 液晶表示装置 | |
| JPH05341734A (ja) | 液晶表示装置 | |
| JP3090922B2 (ja) | 平面表示装置、アレイ基板、および平面表示装置の駆動方法 | |
| JPS6353558B2 (ja) | ||
| JP2638010B2 (ja) | 画像表示装置 | |
| JPH0473959B2 (ja) | ||
| JPH05188885A (ja) | 液晶表示装置の駆動回路 | |
| JPH0854601A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2512297B2 (ja) | カラ−液晶表示装置のインタ−フエ−ス回路 | |
| JP2571924B2 (ja) | 表示装置のインタ−フエ−ス回路 | |
| JP2001109439A (ja) | 液晶パネルの走査電極駆動回路と駆動方法 | |
| JP2634794B2 (ja) | 液晶駆動装置 | |
| JP2000122616A (ja) | スイッチ回路を備えた液晶表示装置 | |
| JP3198235B2 (ja) | 液晶表示パネルの駆動装置 | |
| JPH0744124A (ja) | マトリクス型表示駆動装置及びマトリクス型表示装置 | |
| JPH01231095A (ja) | 表示インターフェイス | |
| JPS6020764B2 (ja) | マトリクス表示装置 | |
| JP2617101B2 (ja) | カラー液晶表示装置 | |
| JPS61169893A (ja) | 液晶表示装置用表示回路 | |
| JPS6374099A (ja) | 液晶表示装置のインタ−フエ−ス回路 | |
| JPH0476479B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |