JPH0473627B2 - - Google Patents

Description

請求の範囲 １ 主表面及び第１の伝導形のバルク部分を有す
る半導体基体１２、相対する伝導形で主表面上の
一部分を有する局在した半導体領域１６、主表面
の部分に結合された電極２０，２２、比較的高い
抵抗率を有する抵抗層２６、主表面からの抵抗層
を分離する第１の絶縁層２４、及び抵抗層を被覆
する第２の絶縁層２８を含む半導体構造におい
て、 抵抗層はその中に複数の開口を有するようにパ
ターン形成され、開口の寸法及び形状は、発生す
る電場が開口を実質上横切つて広がるようなもの
であり、電極２０，２２間に結合されている抵抗
層２６の抵抗が同じ全体の寸法を持ちながら開口
を持たない抵抗層の抵抗と比較して少なくとも約
10³倍増化されるようなものであり、 該開口は、第１の誘電体層２４によつて主表面
から分離され、抵抗層と電気的に結合されている
比較的低い抵抗の導体３０，３２，３４，３６，
３８で覆われており、それにより導体の電位が該
導体に近接している抵抗層のこれら部分の電位に
近く、 抵抗層２６中の開口の形状は、導体の存在で実
質的に電極２０，２２の間の正味抵抗を減少させ
ることがないものであり、 抵抗層２６は本質的に少なくとも10⁷オーム・
センチメートルの抵抗率を有する半絶縁性ポリシ
リコン（SIPOS）であることを特徴とする半導
体構造。

２ 請求の範囲第１項に記載の構造において、該
導体３０，３２，３４，３６，３８はアルミニウ
ム又はドープされたポリシリコンであることを特
徴とする半導体構造。

明細書 本発明は半導体構造、特に高電圧半導体デバイ
スに係る。

高電圧デイスクリートデバイス及び集積回路の
降状電圧は、最上部表面絶縁層上又は絶縁層内
に、電荷（通常はイオン性）が存在することによ
り、低下する。絶縁層中のクラツク又はピンホー
ルは、絶縁層中又は最上部に電荷が漏れ、最初の
点から広がるのを可能にする。もしこの漏れ電荷
により生ずる電位が、下のシリコンのそれと異る
ならば、電界の集中が起り、降状電圧は減少しう
る。この効果を制御するための技術は、抵抗性電
界シールドを用いることにより、絶縁層（複数の
場合もある）上の電界の効果から、デバイスのシ
リコン表面をシールドすることである。抵抗性シ
ールドはデバイスの表面に接触し、表面上のある
距離にあり、表面上の導電体と電気的接触を作
る。半絶縁性ポリシリコン（SIPOS）層を、そ
のようなシールドとして用いてもよい。SIPOS
シールド層を用いることにより生じる一つの問題
は、ある種の用途では許容しうる以上の漏れ電流
を誘発する。

余分に発生した漏れを比較的低レベルに保つた
まま、高電圧デバイスの降状電圧を保つことが望
ましい。

本発明に従うと、主表面を有する半導体基体、
第１の伝導形のバルク部分、相対する伝導形で主
表面上にその一部分を有する局部的な半導体領
域、主表面の部分に結合した電極、比較的高い抵
抗率を有する抵抗層及び主表面から抵抗層を分離
する誘電体層を含み、抵抗層はその中に開口又は
窓を有するようパターン形成され、開口又は窓の
寸法及び形状は、抵抗層に結合された電極間の抵
抗層の抵抗が、全体的に同じ寸法であるが開口又
は窓のない抵抗層より高く、しかし抵抗層下の半
導体基体表面は、抵抗層上の構造の部分中にある
電荷による電界から、効果的に遮蔽するような半
導体デバイスが実現される。

構造は高電圧集積回路又は個別デバイスでよ
い。パターン化された又は部分に別けられた抵抗
層は、下の半導体を電荷の影響からシールドする
働きをする。この電荷は誘電体層上に蓄積する可
能性があり、抵抗層が存在しなければ、下の半導
体上又はその中の降状電圧を下る可能性がある。
高抵抗層の部分があると、完全なシート型層によ
り、接触電極間の抵抗が本質的に高くなり、従つ
て電極間にはほとんど漏れが加わらなくなる。

図を参照して本発明の実施例を以下に説明す
る。

第１図は本発明の一実施例に従う構造を示す
図、 第２図は本発明の別の実施例に従う構造を示す
図である。

第１図を参照すると、本発明に従う半導体構造
１０の一部を断面で示す透視図が描かれている。
構造１０は第１の伝導形で、主表面１８を有する
半導体基板を含む。第１の伝導形であるが基板１
２より不純物濃度の高い局在した半導体領域１４
が、基板１２の一部分中に存在し、表面１８の一
部を含む部分を有する。相対する伝導形で、基板
１２より不純物濃度の高い局在した半導体領域１
６が、基板１２の一部分中に存在し、表面１８の
一部を含む部分を有する。電極２０及び２２は表
面１８の部分に沿つて、それぞれ領域１４及び１
６との接触を作つている。誘電体層２４が表面１
８の最上部上に存在する。部分毎に別けられた抵
抗層２６は層２４及び接触電極２０及び２２上に
存在する。誘電体層２８は抵抗層２６、層２４の
露出した部分及び電極２０及び２２の部分を被覆
する。

層２６は層２８に到達する電荷が、半導体基板
１２又は領域１４及び１６に、本質的に影響を及
ぼすのを制限する。従つて、層２６は層２８上又
はその中の電荷が、下のシリコン中の降状電圧に
影響を及ぼすのを制限する。層２６の部分は電極
２０及び２２のようなそれに結合した電極間の抵
抗を非常に高く保ち、従つて層２６を貫くそれら
の間の漏れを制限する働きをする。

典型的な一実施において、基板１２及び領域１
４及び１６は、それぞれｐ、p⁺及びn⁺伝導形で
ある。これらの伝導形が与えられたとすると、構
造１０は本質的にｐ−ｉ−ｎダイオードとして機
能し、電極２０及び２２はそれぞれアノード及び
カソードとして働く。層２４は典型的な場合二酸
化シリコンで、層２８は二酸化シリコン又は窒化
シリコンである。層２６は典型的な場合半絶縁性
ポリシリコン（SIPOS）で、電極２０及び２２
はアルミニウムである。電荷はアノード電極２０
から層２８上に漏れ、ｐ形基板１２とn⁺形カソ
ード領域１６の界面に存在する半導体接合上に、
その通路を見出す可能性がある。この接合上の電
荷は、接合の降状電位を下げ、従つて構造１０動
作特性を劣化させることがある。

抵抗層２６は層２８中又はその上の電荷が、下
のシリコンに影響を及ぼさないように、分離す
る。層２８中の窓又は開口は、開口又は窓を規定
する層２６の部分に隣接して生じる電界が、開口
又は窓をほとんど完全にカバーするように、形状
と寸法が設計される。イオン性電荷の電界は、実
効的に抵抗層中で、本質的に終端し、下のシリコ
ンには到達しないか、あるいは影響を及ぼさな
い。

長さ80ミクロン、幅290ミクロン、厚さ0.5ミク
ロン抵抗率約１×10⁷Ω−cmを有するSIPOSの固
体層は約５×10¹⁰Ωの抵抗を有する。もし、その
ような層を第１図の層２６としてパターン形成
し、すべての部分の幅が６ミクロンで、すべての
開口又は窓が６ミクロンの幅を有するならば、抵
抗は約3.5×10¹³オームである。このことは、約
３桁抵抗が増すことを意味する。電極２０及び２
２間に600ボルトを印加すると、SIPOS層２６を
貫く漏れは、約17×10−¹²アンペアである。も
し、SIPOS層２６の部分の幅及びすべての窓又
は開口の幅を３ミクロンに減し、他のすべてを同
じにするならば、抵抗は約1.8×10¹⁴オームに増
加する。

第２図は第１図と同様の構造の一部分を上面図
で表したもので、電極２０及び２２、層２６を示
す。必要に応じて用いる分離された導電体３０，
３２，３４，３６及び３８も、層２６中の各開口
又は窓をカバーするように示されている。これら
の導電体は絶縁層２８により、層２６から分離さ
れ、各種の位置で層２８中の開口（電極窓）３０
ａ，３０ｂ，３２ａ，３４ａ，３４ｂ，３６ａ，
３８ａ及び３８ｂを貫き、導電体３０，３２，３
４，３６及び３８へ、電気的に層２６の各種の位
置で、接続されている。これらの導電体はイオン
性電荷による電界が終端し、シリコンに到達しな
いように、より確実に保障する。これにより、下
のシリコンに影響を及ぼす層２８上又は中の電荷
に対し、保護が加わる。これらの導電体は典型的
な場合アルミニウムであるが、ポリシリコン又は
他の導電体でもよい。

導電体３０，３２，３４，３６及び３８は、層
２６を貫く電極間の抵抗が、導電体３０，３２，
３４，３６及び３８を用いた場合に比べ、わずか
だけ低下するような位置で、層２６に結合され
る。

開口及び窓を含むSIPOS層に比べ、中断のな
いSIPOS層の遮蔽能力を、計算機解析したとこ
ろ、第１図に示されるように、開口又は窓の幅
が、下の誘電体層（すなわち層２４）の厚さにほ
ぼ等しいこと、開口及び窓を有する層の遮蔽効果
は、中断のない層の約75パーセントであることが
わかつた。SIPOS層中の窓又は開口を被覆する
ような導電体であるならば、より広い開口又は窓
を用いることができる。

本発明に関連した当業者には、ここで述べた実
施例の各種修正が明らかであろう。たとえば、誘
電的に分離されたゲートダイオード・スイツチ又
は他のシリコン構造を、ｐ−ｉ−ｎダイオード半
導体構造の代りに、置きかえることができる。分
割された層２６はなお下のシリコン内の降状電圧
を保護する働きをする。更に、SIPOSはシリコ
ン過剰のシリコン窒化物のような他の高抵抗材料
で、置きかえられる。