JPH0471340B2 - - Google Patents

Info

Publication number
JPH0471340B2
JPH0471340B2 JP59222181A JP22218184A JPH0471340B2 JP H0471340 B2 JPH0471340 B2 JP H0471340B2 JP 59222181 A JP59222181 A JP 59222181A JP 22218184 A JP22218184 A JP 22218184A JP H0471340 B2 JPH0471340 B2 JP H0471340B2
Authority
JP
Japan
Prior art keywords
lead
pitch
leads
lead frame
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59222181A
Other languages
Japanese (ja)
Other versions
JPS61101062A (en
Inventor
Shinya Funayama
Akira Suzuki
Hajime Murakami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Yonezawa Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Yonezawa Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP22218184A priority Critical patent/JPS61101062A/en
Publication of JPS61101062A publication Critical patent/JPS61101062A/en
Publication of JPH0471340B2 publication Critical patent/JPH0471340B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、電子部品の製造技術に関し、特に樹
脂封止されてなる半導体装置の製造に利用して有
効な技術に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a technology for manufacturing electronic components, and particularly to a technology that is effective when used in manufacturing semiconductor devices sealed with resin.

〔背景技術〕[Background technology]

半導体の外形寸法について定めてある規格とし
て、Mechanical standardization of
semiconductor devicees（規定元：
INTERNATIONAL ELECTROTECHNICAL
COMMISSION，1976年発行）がある。 Mechanical standardization of semiconductors
semiconductor devices (specified by:
INTERNATIONAL ELECTROTECHNICAL
COMMISSION, published in 1976).

その規格の中に、リード間ピツチが規定されて
いる。 The lead-to-lead pitch is defined in that standard.

そこで本発明者は、規定に沿つて製造されたリ
ードフレームを用い半導体装置の製造を行なつた
ところ以下に示すような問題があることを見い出
した。 Therefore, the inventor of the present invention discovered the following problems when manufacturing a semiconductor device using a lead frame manufactured in accordance with the regulations.

すなわち、第１２図に示されるように、半導体
装置１のパツケージ２から突出するリード３のタ
イバー連結部４（図中斜線で示されている部分）
に、切れ込み５が生じ、外観不良を生じるという
問題である。 That is, as shown in FIG. 12, the tie bar connecting portion 4 of the lead 3 protruding from the package 2 of the semiconductor device 1 (the portion shown with diagonal lines in the figure)
However, there is a problem in that notches 5 are formed, resulting in poor appearance.

また、第１３図に示されるように、基板１６に
設けられたソケツト７に対して半導体装置１のリ
ード３がうまく合わず、基板に実装しにくい、あ
るいは実装できない（以下実装不良とする）等と
いうことも見い出された。 Furthermore, as shown in FIG. 13, the leads 3 of the semiconductor device 1 do not fit well with the sockets 7 provided on the board 16, making it difficult or impossible to mount the semiconductor device on the board (hereinafter referred to as a mounting defect). It was also discovered that.

本発明者が上述した問題について種々検討した
ところ、以下に示すようなことを明らかにした。 The present inventor has made various studies regarding the above-mentioned problems and has clarified the following.

素子（ペレツト）を載置し、そのペレツトの端
子とリードを結線したリードフレームの、封止す
べき部分（以下主要部とする）を、樹脂（以下レ
ジンとする）により封止（以下モールドとする）
する。その後、レジン及びリードフレームが、常
温まで冷やされていく過程において、レジンの収
縮に伴なつて、リードがパツケージ中心方向に変
形される。すると、リード間ピツチが縮んだ状態
になり、規格値通りに製造されたリードフレーム
の、切断すべき部分を切断するように設定された
切断型を用いて切断すると、第１２図に示される
リード３のタイバー連結部４に切れ込み５を生じ
てしまうということが明らかにされた。 The part to be sealed (hereinafter referred to as the main part) of the lead frame on which the element (pellet) is placed and the terminals of the pellet and the leads are connected is sealed with resin (hereinafter referred to as resin) (hereinafter referred to as mold). do)
do. Thereafter, in the process of cooling the resin and lead frame to room temperature, the leads are deformed toward the center of the package as the resin contracts. As a result, the pitch between the leads shrinks, and when the lead frame manufactured according to the standard values is cut using a cutting die set to cut the part to be cut, the leads shown in Fig. 12 are cut. It has been revealed that a notch 5 is formed in the tie bar connecting portion 4 of No. 3.

上述したリード間ピツチの縮みについて以下に
詳細に説明する。 The above-mentioned shrinkage of the lead-to-lead pitch will be explained in detail below.

レジンの熱収縮率とリードフレームの熱収縮率
を比較すると、レジンの熱収縮率は、リードフレ
ームの熱収縮率の数倍程度になつている。それゆ
え、モールド後、レジンとリードフレームが常温
まで冷える際、レジンの収縮量がリードフレーム
の収縮量よりも数倍程度大きく、レジンは、レジ
ン中に介在するリードをパツケージ中心方向へ変
形させようとしながら収縮する。そして、レジン
の絶対的な収縮量は、パツケージ長手方向が大き
いので、パツケージ側面からパツケージ長手方向
に対して直交する方向に突出するリードは、パツ
ケージ長手方向に、大きく変形される。すると、
リード間ピツチが縮んだ状態となる。 Comparing the heat shrinkage rate of the resin and that of the lead frame, the heat shrinkage rate of the resin is approximately several times that of the lead frame. Therefore, when the resin and lead frame cool down to room temperature after molding, the amount of resin contraction is several times greater than the amount of contraction of the lead frame, and the resin tends to deform the leads interposed in the resin toward the center of the package. It contracts while doing so. Since the absolute shrinkage amount of the resin is large in the longitudinal direction of the package, the leads protruding from the side surface of the package in a direction perpendicular to the longitudinal direction of the package are greatly deformed in the longitudinal direction of the package. Then,
The pitch between the leads is in a shortened state.

また、第１２図ないし第１３図において、パツ
ケージ２の長手方向中心から、大きく離れた位置
にあるリード３ほど、そのタイパー連結部４への
切込み５が大きくなつているが、これは、レジン
収縮がパツケージ２中心方向へ行なわれるため、
パツケージ２中心から大きく離れた位置にあるリ
ード３は、レジンの累積された収縮量によつて、
パツケージ２中心付近のリード３に比べ大きく変
形され、タイパー連結部４の切込５が大きくなる
ものである。 In addition, in FIGS. 12 and 13, the farther the lead 3 is from the longitudinal center of the package 2, the larger the cut 5 into the tieper connection part 4 becomes. This is due to resin shrinkage. is performed toward the center of package 2, so
The lead 3 located far away from the center of the package 2 is caused by the accumulated shrinkage of the resin.
The lead 3 near the center of the package 2 is deformed to a greater extent than the lead 3, and the cut 5 of the tieper connecting portion 4 becomes larger.

それゆえ、各リード間ピツチの縮み自体は小さ
いものの、その縮みが累積される部分、つまりパ
ツケージ中心から大きく離れた位置にあるリード
ほど、規定の位置よりも大きくずれてしまう。 Therefore, although the shrinkage itself of the pitch between each lead is small, the part where the shrinkage is accumulated, that is, the leads located at a position farther from the center of the package, will deviate more from the specified position.

そして、上述したようにリード間ピツチが縮ん
だ場合には、タイバー連結部の、パツケージ長手
方向中心側（内側）のみに切れ込みが生じるとい
う特徴がある。 When the pitch between the leads is shortened as described above, there is a characteristic that a notch is formed only on the center side (inner side) in the longitudinal direction of the package in the tie bar connecting portion.

しかしながら、切断時の精度によつては、リー
ド間ピツチが縮んだものであつても、常にタイバ
ー連結部の、パツケージ長手方向中心側のみに切
れ込みが生ずるとは、かぎらない。 However, depending on the precision at the time of cutting, even if the pitch between the leads is shortened, a cut may not always be made only on the center side in the longitudinal direction of the package in the tie bar connecting portion.

ところで、本発明者による種々の実験から、リ
ードの本数が40本程度のものから、前述した問題
が顕著にあらわれるということもあきらかにさ
れ、つまり、パツケージ寸法が大きくなる程、問
題も大きくなることがわかつた。 By the way, various experiments conducted by the present inventor have revealed that the above-mentioned problem becomes more noticeable when the number of leads is around 40. In other words, the larger the package size, the more serious the problem becomes. I understood.

また、第１３図に示されるように、リード間ピ
ツチが縮んだ半導体装置１を、基板６に設けられ
たソケツト７に挿入しようとしても、ソケツト７
は、規格で規定されているリード間ピツチｅのと
おりの間隔で配置されているため、規格値よりも
リード間ピツチが縮んだリードを有するものは、
ソケツト７に挿入しにくくなつたり、実装不良と
なつてしまう。この場合にも、パツケージ寸法が
大きくなる程実装不良が多くなる。 Furthermore, as shown in FIG. 13, even if an attempt is made to insert a semiconductor device 1 with a reduced pitch between the leads into a socket 7 provided on a substrate 6, the socket 7 will not fit.
are arranged at the spacing between the leads as specified by the standard, so those with leads whose inter-lead pitch is smaller than the standard value are
This may make it difficult to insert into the socket 7 or result in poor mounting. In this case as well, the larger the package size, the more mounting defects occur.

ここで、リードフレーム切断の際の、リードへ
の切込みを低減させるため、切断型の切断刃を、
予めリードの変形を考慮して設けることが考えら
れるが、リードのタイバー連結部への切込みは低
減できるものの、実装不良の低減をも計り得るこ
とは困難である。 Here, in order to reduce the amount of cuts into the lead when cutting the lead frame, the cutting blade of the cutting type is used.
It is conceivable to take the deformation of the leads into consideration beforehand, but although it is possible to reduce the amount of leads cutting into the tie bar connecting portions, it is difficult to reduce the number of mounting defects.

また、本発明者は、パツケージ側面から四辺に
リードが突出するフラツトパツケージタイプの
IC（以下FPタイプICとする）についても、ヨール
ド後のレジン収縮によつてリード間ピツチが縮
み、以下に示すような問題があることを見い出し
た。 The inventor has also developed a flat package type in which leads protrude from the side of the package on all sides.
It was also found that for ICs (hereinafter referred to as FP type ICs), the pitch between the leads shrinks due to the resin shrinkage after yolding, causing the following problems.

すなわち、実装時に、実装すべく基板に実装し
にくい、あるいは実装できない等ということであ
る。これは、FPタイプICのリードに対応し、FP
タイプICを載置するために基板に設けられた配
線パターンと、モールド後のレジン収縮によつて
リード間ピツチが縮んだFPタイプICのリードと
がうまく合わないためである。 That is, during mounting, it is difficult or impossible to mount it on the board. It corresponds to FP type IC leads and FP
This is because the wiring pattern provided on the board for mounting the type IC does not match well with the leads of the FP type IC whose pitch between the leads has shrunk due to resin contraction after molding.

そこで本発明者は、規格に適う半導体装置を得
ることが、リードのタイパー連結部への切込み
や、実装不良を低減できるものと考え、種々検討
を行なつた結果本発明にいたつた。 Therefore, the inventor of the present invention believed that obtaining a semiconductor device that complies with the standards would reduce the occurrence of notches in the lead tieper connection portion and mounting defects, and as a result of various studies, the present invention was arrived at.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、規格に適つた半導体装置を得
ることにある。 An object of the present invention is to obtain a semiconductor device that meets standards.

本発明の他の目的は、リードのタイバー連結部
に切込みが生ずることのない、半導体製造技術を
提供することにある。 Another object of the present invention is to provide a semiconductor manufacturing technique that does not cause cuts in the tie bar connecting portions of leads.

本発明の他の目的は、実装不良を低減でき得る
半導体製造技術を提供することにある。 Another object of the present invention is to provide a semiconductor manufacturing technique that can reduce mounting defects.

本発明の前記ならびにその他の目的と新規な特
徴は、本明細書の記述および添付図面からあきら
かになるであろう。 The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔発明の概要〕[Summary of the invention]

本願において開示される発明のうち代表的なも
のの概要を簡単に説明すれば下記のとおりであ
る。 A brief overview of typical inventions disclosed in this application is as follows.

すなわち、規格値のとおりのリード間ピツチ
に、レジンの収縮によるリード間ピツチの縮み分
をプラスしたリードフレームを作成し、そのリー
ドフレームを用いて半導体装置を製造することに
より、レジンの収縮によつてリード間ピツチが縮
んでも、予めプラスして設けられた縮み分が縮む
ことになるため、規格に適つた半導体装置が得ら
れるものである。 In other words, by creating a lead frame that has the standard value plus the shrinkage of the lead pitch due to resin shrinkage, and manufacturing a semiconductor device using that lead frame, the shrinkage of the resin will be reduced. Even if the lead-to-lead pitch shrinks, it will shrink by the amount of shrinkage that has been added in advance, so that a semiconductor device that meets the standards can be obtained.

実施例 １ 本発明者は、前述した問題が生じた半導体装置
の、トータル的なリードの縮みを各リードについ
て測定し、その縮み量を予めリード間ピツチにプ
ラスしておき、そのリードフレームを用いて半導
体装置を製造しようと考えた。Example 1 The present inventor measured the total shrinkage of each lead in a semiconductor device in which the above-mentioned problem occurred, added the amount of shrinkage in advance to the pitch between the leads, and used the lead frame. The idea was to manufacture semiconductor devices.

そこで、リードフレームの、リード間ピツチ
を、規格値である2.54に対して、2.545にするこ
とを考えたが、リードフレームの製造における加
工精度上、リード間ピツチを2.545にすることは
難しいことを知り、第１図に示されるようなリー
ドフレームを考えた。 Therefore, we considered changing the pitch between the leads of the lead frame to 2.545, compared to the standard value of 2.54, but we realized that it would be difficult to set the pitch between the leads to 2.545 due to the processing accuracy in manufacturing the lead frame. Knowing this, I came up with a lead frame as shown in Figure 1.

第１図は、本発明の一実施例であるリードフレ
ームの一部を示す平面図である。 FIG. 1 is a plan view showing a part of a lead frame which is an embodiment of the present invention.

第２図は、第１図におけるリードフレームのＡ
部拡大図である。 Figure 2 shows the A of the lead frame in Figure 1.
It is an enlarged view of the part.

第３図は、モールド機構を示す概略断面図であ
る。 FIG. 3 is a schematic sectional view showing the mold mechanism.

第４図は、モールド後のリードフレームを示す
平面図である。 FIG. 4 is a plan view showing the lead frame after molding.

第５図は、切断型を示す概略断面図である。 FIG. 5 is a schematic cross-sectional view showing the cutting die.

第６図は、リード連結部切断後の半導体装置を
示す平面図である。 FIG. 6 is a plan view showing the semiconductor device after the lead connection portion is cut.

第７図および第８図は、本発明の一実施例によ
つて得られた半導体装置のリードの、タイバー連
結部を示す拡大図である。 FIGS. 7 and 8 are enlarged views showing the tie bar connecting portions of the leads of a semiconductor device obtained according to an embodiment of the present invention.

第９図は、本発明の一実施例によつて得られた
半導体装置を、実装した状態を示す側面図であ
る。 FIG. 9 is a side view showing a mounted state of a semiconductor device obtained according to an embodiment of the present invention.

第１図において、８はリードフレームを示す。
９は、互いに平行する外枠フレームである。１０
は、タブであり、前記外枠フレーム９の間に、外
枠フレーム９の長手方向に対して複数個等間隔に
配置され、素子（以下ペレツトとする）を載置す
るためのものである。１１は、タブ吊りリードで
あり、前記外枠フレーム９に連結され、前記タブ
１０を支持し得るものである。１２は、リードで
あり、複数本配置され、一端は、前記タブ１０に
近接し、他端は前記外枠フレーム９長手方向とほ
ぼ平行する。前記リード１２の他端は、規格によ
つて定められているリード間ピツチ寸法2.54mm
（e1）と、その寸法よりも大きなリード間ピツチ
寸法2.55mm（e2）を交互にとつたかたちで配置さ
れている。１３は、第１のタイバーであり、モー
ルド時に、不所望な部分へのレジン流出を防ぎ、
後述するパツケージの形状を所望通りに得るため
のものである。１４は、タイバー連結部である。
１５は、第２のタイバーであり前記リード１２
の、前記タブ１０に近接する一端とは異なる他端
に連結され、前記リード１２の前記他端を保護し
得るものである。 In FIG. 1, 8 indicates a lead frame.
Reference numeral 9 indicates outer frames that are parallel to each other. 10
A plurality of tabs are arranged between the outer frames 9 at equal intervals in the longitudinal direction of the outer frame 9, and are used to place elements (hereinafter referred to as pellets). Reference numeral 11 denotes a tab suspension lead, which is connected to the outer frame 9 and can support the tab 10. Reference numeral 12 denotes a plurality of leads, one end of which is close to the tab 10, and the other end of which is substantially parallel to the longitudinal direction of the outer frame 9. The other end of the lead 12 has an inter-lead pitch of 2.54 mm as determined by the standard.
(e 1 ) and an inter-lead pitch dimension of 2.55 mm (e 2 ), which is larger than that dimension, alternately. 13 is a first tie bar, which prevents resin from flowing out to undesired areas during molding;
This is to obtain the desired shape of the package, which will be described later. 14 is a tie bar connecting portion.
15 is a second tie bar which connects the lead 12
, which is different from the one end close to the tab 10, and can protect the other end of the lead 12.

第２図は、第１図におけるリードフレーム８の
Ａ部拡大で、リード１２が、e1またはe2のリード
間ピツチをもつて交互に配置されていることがわ
かる。 FIG. 2 is an enlarged view of part A of the lead frame 8 in FIG. 1, and it can be seen that the leads 12 are arranged alternately with an inter-lead pitch of e 1 or e 2 .

第３図において、１６は、モールド型を示す。
１７は、上型であり、後述する下型とで、モール
ド型１６を構成する。上型１７には、半導体装置
のパツケージの上半分を形成するための凹部１８
が複数個設けられている。上型１７は、図示しな
い機構により上下動でき得るようになつている。
上型１７の中央付近には、後述するタブレツトを
挿入するための円形の開口１９が設けられてい
る。２０は、下型であり、前記上型１７とで、モ
ールド型１６を構成する。下型２０には、半導体
装置のパツケージの下半分を形成するための凹部
２１が、前記上型１７の凹部１８に対応して設け
られている。下型２０は、タブにペレツト２２を
接着しかつペレツト２２の端子（図示せず）とリ
ードとを導電性ワイヤ２３で結線した状態のリー
ドフレーム８を複数連載置でき得るようになつて
いる。 In FIG. 3, 16 indicates a mold.
Reference numeral 17 denotes an upper mold, which together with a lower mold described later constitutes the mold 16. The upper mold 17 has a recess 18 for forming the upper half of the package of the semiconductor device.
There are several. The upper die 17 can be moved up and down by a mechanism not shown.
A circular opening 19 is provided near the center of the upper mold 17 for inserting a tablet to be described later. 20 is a lower mold, which together with the upper mold 17 constitutes a mold 16. The lower mold 20 is provided with a recess 21 corresponding to the recess 18 of the upper mold 17 for forming the lower half of the package of the semiconductor device. The lower die 20 is configured such that a plurality of lead frames 8 having pellets 22 adhered to the tabs and terminals (not shown) of the pellets 22 and leads connected with conductive wires 23 can be placed in series.

なお、前記上型１７と前記下型２０とが合わせ
れ、凹部１８と凹部２１によつて形成された空間
を、キヤビテイ２４とする。 Note that the space formed by the recess 18 and the recess 21 when the upper mold 17 and the lower mold 20 are combined is defined as a cavity 24.

２５は、ランナーであり、後述するレジンを、
前記キヤビテイ２４内に導入するためのものであ
る。２６は、タブレツトであり、レジンを錠剤状
に成形したものである。２７は、プランジヤーで
あり、前記タブレツト２６を、前記上型１７の開
口１９を介して、前記モールド型１６内に加圧挿
入するためのものである。 25 is a runner, which contains the resin described later.
It is for introducing into the cavity 24. 26 is a tablet, which is made of resin molded into a tablet shape. 27 is a plunger for inserting the tablet 26 into the mold 16 through the opening 19 of the upper mold 17 under pressure.

第４図において２８は、パツケージである。 In FIG. 4, 28 is a package.

第５図において、２９は、切断型を示す。３０
は、切断型の上型であり、リードフレーム８の、
切断すべき部分、すなわち、外枠フレーム、第１
のタイバー１３、第２のタイバー１５（以下総称
してリード連結部とする）を切断するための切断
刃３１が、上型３０内を上下動自在に設けられて
いる。３２は、パツケージ２８の上半分に対応し
て設けられた凹部であり、パツケージ２８の上半
分を収納でき得るようになつている。３３は、切
断型の下型であり、前記上型３０の切断刃３１に
対応した複数の開口３４が設けられている。３５
は、パツケージ２８の下半分に対応して設けられ
た凹部であり、パツケージ２８の下半分を収納で
き得るようになつている。 In FIG. 5, 29 indicates a cutting die. 30
is the upper die of the cutting die, and the lead frame 8 is
The part to be cut, i.e. the outer frame, the first
A cutting blade 31 for cutting the tie bar 13 and the second tie bar 15 (hereinafter collectively referred to as a lead connecting portion) is provided to be movable up and down within the upper die 30. A recess 32 is provided corresponding to the upper half of the package 28, and is designed to accommodate the upper half of the package 28. 33 is a lower die of the cutting die, and a plurality of openings 34 corresponding to the cutting blades 31 of the upper die 30 are provided. 35
is a recess provided corresponding to the lower half of the package 28, and is adapted to accommodate the lower half of the package 28.

なお、切断刃３１は、規格値のとおりのリード
フレームを切断するようなつている。 Note that the cutting blade 31 is designed to cut a lead frame according to standard values.

第６図において、３６は、半導体装置を示す。
３７は、タイバー連結部を示す。 In FIG. 6, 36 indicates a semiconductor device.
37 indicates a tie bar connection portion.

第９図において、３８は基板である。３９は、
ソケツトであり、規格通りのピツチで、基板３８
に設けられている。 In FIG. 9, 38 is a substrate. 39 is
It is a socket, and the pitch is according to the standard, and the board 38
It is set in.

以下、本発明の一実施例である半導体装置の製
造技術について説明する。 Hereinafter, a technique for manufacturing a semiconductor device, which is an embodiment of the present invention, will be described.

第１図に示される、リードフレーム８は、リー
ド間ピツチとして、規格値である2.54mm（e1）
と、規格値よりも大きい2.55mm（e2）とを交互に
とつている。 The lead frame 8 shown in FIG. 1 has a standard value of 2.54 mm (e 1 ) as the lead-to-lead pitch.
and 2.55mm (e 2 ), which is larger than the standard value, are taken alternately.

これは、個々のリード間でみると、レジン収縮
によるリード間ピツチの縮みは小さく、その縮み
をほとんど無視でき得るほどであるが、個々のリ
ード間ピツチの縮みが累積されることによる影響
が大きく、それゆえ前述したリードフレームの、
縮みを見込んだリード間ピツチのプラス分のトー
タルが、個々のリード間ピツチの縮み量のトータ
ルと近似していれば、リード間ピツチが縮んでも
規格に適つた半導体装置が得られ、本発明の目的
を達成でき得るという考えに基づくものである。 This is because when looking at individual leads, the shrinkage of the pitch between the leads due to resin shrinkage is small and can be almost ignored, but the cumulative effect of the shrinkage of the pitch between the individual leads is large. , Therefore, of the lead frame mentioned above,
If the total positive amount of the lead-to-lead pitch considering the shrinkage is approximate to the total amount of shrinkage of the individual lead-to-lead pitches, a semiconductor device that meets the standards can be obtained even if the lead-to-lead pitch shrinks, and the present invention can be applied. It is based on the idea that a goal can be achieved.

先ず、リードフレーム８の、タブ１０にAu−
Si共晶合金法や、Agペースト等を用い、ペレツ
ト（図示せず）が接着される。次いで、前記ペレ
ツトの端子と、リードフレーム８のリード１２
が、Au線等の導電性ワイヤ（図示せず）により
結線され、ペレツトとリード１２との導通がとら
れる。その後第３図に示されるように、予め百数
十度程度に加熱されたモールド型１６の下型２０
所定位置に、リードフレーム８が、複数連載置さ
れる。このとき、リードフレーム８の外枠フレー
ム９に設けられた位置決め用穴（図示せず）が前
記下型２０に設けられた位置決め用ピン（図示せ
ず）に合わされ、前記リードフレーム８は、前記
下型２０所定位置に載置される。上型１７が、下
型２０に合わされると、百度程度に予熱されたタ
ブレツト２６が、プランジヤ２７により、上型１
７の開口１９内に挿入される。すると、タブレツ
ト２６が加熱溶融し、レジンがランナー２５を通
つて、キヤビテイ２４内に注入され、レジンが硬
化する。 First, Au- is applied to the tab 10 of the lead frame 8.
Pellets (not shown) are bonded using a Si eutectic alloy method, Ag paste, or the like. Next, the terminal of the pellet and the lead 12 of the lead frame 8 are connected.
are connected by conductive wires (not shown) such as Au wires to establish electrical continuity between the pellet and the lead 12. Thereafter, as shown in FIG.
A plurality of lead frames 8 are placed in series at a predetermined position. At this time, positioning holes (not shown) provided in the outer frame 9 of the lead frame 8 are aligned with positioning pins (not shown) provided in the lower die 20, and the lead frame 8 The lower mold 20 is placed in a predetermined position. When the upper mold 17 is fitted to the lower mold 20, the tablet 26, which has been preheated to about 100 degrees, is moved by the plunger 27 to the upper mold 1.
7 is inserted into the opening 19. Then, the tablet 26 is heated and melted, the resin is injected into the cavity 24 through the runner 25, and the resin is hardened.

予め、リードフレームのリード間ピツチに縮み
代をプラスしてあり、その縮み代のトータルと、
レジン収縮に伴なうリード間ピツチの実際の縮み
のトータルが近似していることにより、レジン硬
化によつてレジンが収縮しても、リード間ピツチ
の縮みが累積されることを低減して、リード間ピ
ツチが規格に適つたものが得られる。 A shrinkage allowance is added to the pitch between the leads of the lead frame in advance, and the total shrinkage allowance is
Since the total actual shrinkage of the pitch between the leads due to resin shrinkage is similar, even if the resin shrinks due to resin curing, the cumulative shrinkage of the pitch between the leads can be reduced. The lead-to-lead pitch meets the standard.

モールド後のリードフレーム（第４図に示す）
は、第５図に示される切断型２９によつて、リー
ド連結部を切断される。リードフレーム８は、そ
の外枠フレーム、第１のタイバー、第２のタイバ
ーが、下型３３の開口３４にそれぞれ対応され、
下型３３に載置される。上型３０が下動し、リー
ドフレーム８のリード１２を、下型３３との間に
おさえ、その後切断刃３１が下動し、リードフレ
ーム８のリード連結部、つまり、外枠フレーム、
第１のタイバー、第２のタイバーが切断される。
すると、リード間ピツチは、規格に適うようにな
つているので、規格のとおりのリードフレームの
リード連結部を切断するように設定された切断型
の切断により、第６図に示される半導体装置３６
が得られる。つまり、タイバー連結部３７に切れ
込みが生ずることを低減された半導体装置３６が
得られる。 Lead frame after molding (shown in Figure 4)
The lead connecting portion is cut by a cutting die 29 shown in FIG. The lead frame 8 has an outer frame, a first tie bar, and a second tie bar each corresponding to the opening 34 of the lower mold 33,
It is placed on the lower mold 33. The upper mold 30 moves downward and holds the leads 12 of the lead frame 8 between it and the lower mold 33, and then the cutting blade 31 moves downward and cuts the lead connecting portion of the lead frame 8, that is, the outer frame,
The first tie bar and the second tie bar are cut.
Then, since the pitch between the leads conforms to the standard, the semiconductor device 36 shown in FIG.
is obtained. In other words, the semiconductor device 36 is obtained in which the occurrence of notches in the tie bar connecting portions 37 is reduced.

タイバー連結部を拡大したものが、第７図、第
８図に示されているが、前述したリード連結部を
切断する際、切断型２９の切断刃３１の精度、あ
るいは、下型３３へのリードフレーム８載置の際
の精度が、高ければ、第７図にその一部を示すよ
うに、タイバー連結部３７の布が、すべてのリー
ド１２にわたつて、それぞれのリード巾中心に対
して左右にほぼ均一となる。 An enlarged view of the tie bar connection part is shown in FIGS. 7 and 8, but when cutting the lead connection part mentioned above, the accuracy of the cutting blade 31 of the cutting die 29 or the cutting edge of the lower die 33 is If the accuracy when placing the lead frame 8 is high, the fabric of the tie bar connecting portion 37 will be aligned with the center of each lead width across all the leads 12, as shown in part in FIG. Almost uniform on both sides.

しかしながら、前記下型３３へのリードフレー
ム８載置の際の精度が低い場合、第８図に、その
一部を示すように、タイバー連結部３７の巾とし
ては、リード巾中心に対して左右いずれか一方が
大きくなり、これは、パツケージ同一面から突出
するリードについて、すべて一定方向が大きくな
る。 However, if the precision in placing the lead frame 8 on the lower die 33 is low, the width of the tie bar connecting portion 37 may be adjusted to the left or right with respect to the center of the lead width, as partially shown in FIG. Either one becomes larger, and this means that all the leads protruding from the same surface of the package become larger in a certain direction.

つまり、リード間ピツチに、縮みが考慮されて
いるリードフレームを用いて半導体装置を製造し
た場合、すべてのリードのタイバー連結部の巾
が、リード巾中心に対して左右にほぼ均一である
か、パツケージ同一面から突出するリードのタイ
バー連結部の巾が、リード巾中心に対してすべて
左右いずれか一定方向に大きくなるという特徴が
ある。 In other words, if a semiconductor device is manufactured using a lead frame in which shrinkage is taken into consideration in the pitch between leads, the width of the tie bar connecting portions of all leads is approximately uniform from side to side with respect to the center of the lead width. A characteristic feature is that the width of the tie bar connecting portions of the leads that protrude from the same surface of the package cage increases in either the left or right direction with respect to the center of the lead width.

なお、リードの本数が少ないもの、例えば14
本、16本等の場合にも、上述したタイバー連結部
と同様なタイバー連結部を有するが、これは、リ
ード間ピツチの縮みの累積が、40本程度のリード
のものより少ないためで、リード間ピツチはそれ
ほど大きく変わらないからである。 In addition, those with a small number of leads, for example 14
In the case of a book, 16 leads, etc., there is a tie bar connection part similar to the tie bar connection part described above, but this is because the cumulative shrinkage of the pitch between the leads is less than that of about 40 leads. This is because the spacing does not change that much.

第９図は、規格値のとおりピツチ（2.54mm）で
配置されたソケツトに、本発明の一実施例によつ
て得られた半導体装置を実装した状態を示してい
るが、半導体装置３６は、規格に適つたリード間
ピツチを有するのでソケツト３９への半導体装置
の実装性は、良好である。 FIG. 9 shows a state in which a semiconductor device obtained according to an embodiment of the present invention is mounted in a socket arranged at a pitch (2.54 mm) according to the standard value. Since the lead-to-lead pitch conforms to the standard, the semiconductor device can be easily mounted in the socket 39.

なお、リード連結部切断の際のリードフレーム
の位置ずれがない限り、リード連結部への切込み
は、低減されるので、外観不良の低減につなが
る。 Note that as long as there is no displacement of the lead frame when cutting the lead connecting portion, the amount of cutting into the lead connecting portion is reduced, leading to a reduction in appearance defects.

本実施例では、そのリード間ピツチを、規格値
のもの（2.54mm、以下e1とする）と、規格値より
も大きいもの（2.55mm、以下e2とする）を交互に
配置したかたちになつているが、リードフレーム
製造の精度が向上すれば、全てのリード間ピツチ
を2.545mmとしても良い。 In this example, the pitch between the leads is arranged in such a way that those with the standard value (2.54 mm, hereinafter referred to as e 1 ) and those larger than the standard value (2.55 mm, hereinafter referred to as e 2 ) are arranged alternately. However, if the precision of lead frame manufacturing improves, the pitch between all leads may be set to 2.545 mm.

また、パツケージ中心付近のリードのリード間
ピツチを、e1とし、パツケージ中心から離れた位
置にあるもののリード間ピツチを、e2とすること
もできる。 Further, the pitch between the leads near the center of the package can be set to e1 , and the pitch between the leads at a position far from the center of the package can be set to e2 .

リード間ピツチを、e1とe2の組合せに限らず、
2.56mmのものも組合わせる等、種々考えられる。 The pitch between the leads is not limited to the combination of e 1 and e 2 ,
Various options are possible, such as combining 2.56mm ones.

つまり、モールド後のリード間ピツチの縮み量
のトータルと、各リードの縮み代のトータルが近
似するような、リードフレームであれば、規格に
適つた半導体装置を得ることができる。 In other words, if the lead frame has a lead frame in which the total amount of shrinkage of the inter-lead pitch after molding is similar to the total amount of shrinkage of each lead, a semiconductor device that meets the standards can be obtained.

しかしながら、ごく少数のリードのリード間ピ
ツチだけを大きくするよりも、できるだけ多くの
リードのリード間ピツチに、その縮み代のトータ
ルを分散させたかたちにしたほうが、より規格に
適つた、寸法精度の良好な半導体装置を得ること
ができる。 However, rather than increasing only the lead-to-lead pitch of a very small number of leads, it is better to distribute the total shrinkage margin to the lead-to-lead pitch of as many leads as possible, which will meet the standards and achieve dimensional accuracy. A good semiconductor device can be obtained.

また、リードフレームの製造精度が向上すれ
ば、パツケージ中心から離れるリード間ほど、そ
のピツチを徐々に大きくすることもでき、さらに
寸法精度の良好な半導体装置を得ることができ
る。 Furthermore, if the manufacturing accuracy of the lead frame is improved, the pitch between the leads can be gradually increased as the distance from the center of the package increases, and a semiconductor device with even better dimensional accuracy can be obtained.

さらに、本実施例では、リード数が40本である
ものに、本発明を適用したが、リード本数が多
く、パツケージ寸法が大きいもの程、リード間ピ
ツチの縮みが累積される量が大きいので、パツケ
ージ寸法が大きいものに本発明を適用すれば、そ
の効果は顕著にあらわれる。 Furthermore, in this example, the present invention was applied to a package with 40 leads, but the larger the number of leads and the larger the package size, the greater the amount of cumulative shrinkage of the inter-lead pitch. If the present invention is applied to a package with a large size, the effect will be noticeable.

実施例 ２ 第１０図は、本発明の他の実施例として、半導
体装置の一種であるFPタイプIC製造に用いられ
るリードフレームを示す平面図である。Embodiment 2 FIG. 10 is a plan view showing a lead frame used for manufacturing an FP type IC, which is a type of semiconductor device, as another embodiment of the present invention.

第１１図は、FPタイプICを、基板に実装した
状態を示す平面図である。 FIG. 11 is a plan view showing the state in which the FP type IC is mounted on a board.

第１０図において４０は、リードフレームを示
す。４１は、互いに平行する外枠フレームであ
る。（なお、外枠フレーム４０長手方向をＸ方向
とし、長手方向と直交する方向をＹ方向とする）
４２は、タブであり、前記外枠フレーム４１の間
に、外枠フレーム４１の長手方向に対して複数個
等間隔に配置され、ペレツトを載置し得るもので
ある。４３は、タブ吊りリードであり、後述する
第１のタイバーに接続され、前記タブ４２を支持
し得るものである。４４は、リードであり、一端
は前記タブ４２に近接し、外枠は、Ｘ方向、Ｙ方
向に伸びる。ここで、Ｘ方向にその長手方向があ
るリードをＸ方向リードとし、Ｙ方向にその長手
方向があるリードをＹ方向リードとすると、Ｘ方
向リード４４の、前記タブ４２と近接する一端と
は異なる他端は、後述する第２のタイバーに連結
されている。そして、Ｙ方向リード４４の、前記
タブ４２と近接する一端とは異なる他端は、前記
外枠フレーム４１に連結される。Ｙ方向リード４
４は、そのリード間ピツチを、タブ吊り４３と第
１のタイバー４４が連結される部分から一番離れ
た位置にあるリード間ピツチをe2（1.01mm）とし、
他の部分はe1（1.00mm）のリード間ピツチとして
いる。これは、パツケージのＸ方向寸法がそれ程
大きくないので、Ｘ方向へのレジンの絶対的な収
縮量が小さいと考えたためである。一方Ｘ方向リ
ード４４は、第２のタイバー４６長手方向中心か
ら離れた位置にあるリード間ピツチを、e2とe1と
が交互になるようにしている。つまり、実施例１
と同様に、レジン収縮によるリード間ピツチの縮
み量のトータルと、リード間ピツチの縮みを見込
んで設けられたリード間ピツチのプラス分のトー
タルが合うようになつている。４５は、第１のタ
イバーであり、前記タブ４２をとり囲むようにし
て、前記リード４４を連結している。この第１の
タイバーは、モールド時に、不所望な部分のレジ
ンが流出するのを防ぐ役目をもつ。４６は、第２
のタイバーであり、前記外枠フレーム４１に連結
され、前記Ｘ方向リード４４の、前記タブ４２に
近接する一端とは異なる他端を保護し得るもので
ある。 In FIG. 10, 40 indicates a lead frame. Reference numeral 41 indicates outer frames that are parallel to each other. (Note that the longitudinal direction of the outer frame 40 is the X direction, and the direction perpendicular to the longitudinal direction is the Y direction.)
Reference numeral 42 denotes a plurality of tabs arranged between the outer frames 41 at equal intervals in the longitudinal direction of the outer frames 41, on which pellets can be placed. Reference numeral 43 denotes a tab suspension lead, which is connected to a first tie bar to be described later and is capable of supporting the tab 42. 44 is a lead, one end of which is close to the tab 42, and an outer frame extending in the X and Y directions. Here, if a lead whose longitudinal direction is in the X direction is called an X-direction lead, and a lead whose longitudinal direction is in the Y direction is called a Y-direction lead, one end of the The other end is connected to a second tie bar, which will be described later. The other end of the Y-direction lead 44, which is different from the one end adjacent to the tab 42, is connected to the outer frame 41. Y direction lead 4
4, the pitch between the leads is e 2 (1.01 mm) at the farthest position from the part where the tab hanging 43 and the first tie bar 44 are connected;
The other parts have a lead-to-lead pitch of e 1 (1.00mm). This is because the size of the package in the X direction is not so large, so it was thought that the absolute amount of shrinkage of the resin in the X direction would be small. On the other hand, the X-direction leads 44 have inter-lead pitches located away from the longitudinal center of the second tie bar 46 such that pitches e 2 and e 1 alternate. That is, Example 1
Similarly, the total amount of shrinkage of the pitch between the leads due to resin contraction matches the total amount of the positive amount of the pitch between the leads, which is provided in anticipation of the shrinkage of the pitch between the leads. A first tie bar 45 surrounds the tab 42 and connects the leads 44. This first tie bar serves to prevent resin from flowing out in undesired areas during molding. 46 is the second
This tie bar is connected to the outer frame 41 and can protect the other end of the X-direction lead 44 that is different from the one end that is close to the tab 42 .

第１１図において４７は、FPタイプICを示す。
４８は、パツケージを示す。４９は、基板であ
り、FPタイプIC４７のリード４４に対応した、
配線パターン５０が設けられ、FPタイプIC４７
を載置し得るようになつている。 In FIG. 11, 47 indicates an FP type IC.
48 indicates a package. 49 is a board, which corresponds to lead 44 of FP type IC47.
Wiring pattern 50 is provided, FP type IC47
It is now possible to place .

以下に、その製造技術を説明するが、製造工程
等については実施例１に類似するものであり、実
施例１と同様な部分については、その説明を簡略
化する。 The manufacturing technology will be described below, but the manufacturing process etc. are similar to Example 1, and the description of the same parts as Example 1 will be simplified.

リードフレーム４０のタブ４２に、Au−Si共
晶合金法等によりペレツト（図示せず）が接着さ
れる。次いで、前記ペレツトの端子と、リードフ
レーム４０のリード４４が、Au線等のワイヤに
より結線され（図示せず）、ペレツトとリードと
の導通がとられる。その後、第５図に示されるモ
ールド機構と同様に構成されたモールド機構によ
り、モールドすべき部分がモールドされる。この
際、リードフレームのリード間ピツチに縮み代を
プラスしてあり、その縮み代にトータルと、レジ
ン収縮によるリード間ピツチの実際の縮みのトー
タルが近似しているので、レジン硬化によつてレ
ジンが収縮しても、リード間ピツチが規格に適つ
たものが得られる。その後、モールド後のリード
フレームは、第７図に示される切断型と同様に構
成された切断型によつて、切断すべき部分が切断
される。すると、前記切断の精度が高い場合には
実施例１と同様に、リードの、タイバー連結部
（第１のタイバーを連結していた部分）の巾が、
すべてのリードにわたつて、左右にほぼ均一とな
り、前記切断の精度が低い場合には、タイバー連
結部の巾としては、リード巾中心に対して左右い
ずれか一方が大きくなり、これはパツケージ同一
面から突出するリードについて、すべて一定方向
が大きくなる。 A pellet (not shown) is bonded to the tab 42 of the lead frame 40 by Au--Si eutectic alloy method or the like. Next, the terminals of the pellet and the leads 44 of the lead frame 40 are connected with wires such as Au wires (not shown) to establish electrical continuity between the pellets and the leads. Thereafter, the portion to be molded is molded by a molding mechanism configured similarly to the molding mechanism shown in FIG. At this time, a shrinkage allowance is added to the pitch between the leads of the lead frame, and the total shrinkage approximates the actual total shrinkage of the pitch between the leads due to resin contraction. Even if the wire shrinks, the pitch between the leads can still meet the standard. Thereafter, the portion of the molded lead frame to be cut is cut by a cutting die configured similarly to the cutting die shown in FIG. Then, when the precision of the cutting is high, as in Example 1, the width of the tie bar connecting part (the part that connected the first tie bar) of the lead is
If the width of the tie bar connecting part is almost uniform on the left and right sides of all leads and the cutting accuracy is low, the width of the tie bar connection part will be larger on either the left or right side with respect to the center of the lead width, and this means that the width of the tie bar connection part will be larger on either the left or right side with respect to the center of the lead width. Regarding the leads that protrude from the surface, they all become larger in a certain direction.

また、FPタイプICの場合リード間ピツチが１
mm程度であるため、レジン収縮に伴なうリード間
ピツチの縮みを考慮したことによる影響は大きい
といえる。 Also, in the case of FP type IC, the pitch between the leads is 1
Since it is about mm, it can be said that the effect of considering the shrinkage of the pitch between the leads due to resin shrinkage is large.

なお、リード間ピツチの縮み代のとり方につい
ては、実施例１と同様に、種々考えられる。 Note that, as in the first embodiment, various methods can be considered for determining the shrinkage allowance for the pitch between the leads.

〔効果〕〔effect〕

(1) レジン収縮によるリード間ピツチの縮み代を
含んだリードフレームを用いて、半導体装置を
製造することにより、モールド後のレジン収縮
によつてリード間ピツチが縮んでも、予め設け
られていた、縮み代が縮むことになるため、規
格に適つた半導体装置が得られるという効果が
得られる。 (1) By manufacturing a semiconductor device using a lead frame that includes a shrinkage allowance for the pitch between the leads due to resin shrinkage, even if the pitch between the leads shrinks due to resin shrinkage after molding, the lead-to-lead pitch can be pre-provided. Since the shrinkage margin is reduced, it is possible to obtain a semiconductor device that meets the standards.

(2) 規格により定められているリード間ピツチ
と、規格よりも大きい値のリード間ピツチを交
互に配置したリードフレームを用いることによ
り、リードフレームの製造精度向上を要求する
ことなく、規格に適つた半導体装置を得ること
ができるという効果が得られる。(2) By using a lead frame in which the lead-to-lead pitch specified by the standard and the lead-to-lead pitch which is larger than the standard are arranged alternately, it is possible to meet the standard without requiring improved lead frame manufacturing accuracy. The effect is that a semiconductor device with high quality can be obtained.

(3) モールド後のレジン収縮によつても、リード
間ピツチは、規格寸法に適つたものが得られる
ことにより、リード連結部切断による、リード
のタイバー連結部への切込みを低減できるとい
う効果が得られる。(3) Even if the resin shrinks after molding, the pitch between the leads can be made to meet the standard dimensions, which has the effect of reducing the amount of cuts into the tie bar connecting parts of the leads due to cutting of the lead connecting parts. can get.

(4) リードのタイバー連結部への切込みが低減で
きることにより、タイバー連結部に切込みが生
じたものに比べ、その部分の機械的強度が増す
という効果が得られる。(4) By reducing the cut in the tie bar connecting portion of the lead, the mechanical strength of that portion can be increased compared to a case where a cut occurs in the tie bar connecting portion.

(5) リードのタイバー連結部への切込みが低減で
きることにより、外観不良が低減できるという
効果が得られる。(5) By reducing the amount of cuts in the tie bar connecting portions of the leads, it is possible to reduce appearance defects.

(6) モールド後のレジン収縮によつても、リード
間ピツチは、規格寸法に適つたものが得られる
ので、実装性が向上するという効果が得られ
る。(6) Even with resin shrinkage after molding, the pitch between the leads can be made to meet the standard dimensions, resulting in improved mounting performance.

以上本発明者によつてなされた発明を実施例に
もとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでも
ない。 Although the invention made by the present inventor has been specifically explained based on the examples above, the present invention is not limited to the above examples, and it is understood that various changes can be made without departing from the gist of the invention. Needless to say.

〔利用分野〕[Application field]

以上の説明では、主として本発明者によつてな
された発明を、その背景となつた利用分野である
半導体装置の製造技術に適用した場合について説
明したが、それに限定されるものでなく、樹脂に
より封止されてなる電子部品の製造技術に適用で
きる。 In the above explanation, the invention made by the present inventor was mainly applied to the manufacturing technology of semiconductor devices, which is the background field of application, but the invention is not limited to this, and It can be applied to manufacturing technology for sealed electronic components.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は、本発明の一実施例であるリードフレ
ームの一部を示す平面図、第２図は、第１図にお
けるＡ部拡大図、第３図はモールド機構を示す概
略断面図、第４図は、モールド後のリードフレー
ムを示す平面図、第５図は、切断型を示す概略断
面図、第６図は、リード連結部切断後の半導体装
置を示す平面図、第７図及び第８図は、本発明の
一実施例によつて得られた半導体装置のリード
の、タイバー連結部を示す拡大図、第９図は、本
発明の一実施例によつて得られた半導体装置を実
装した状態を示す側面図、第１０図は、FPタイ
プIC製造に用いられるリードフレームを示す平
面図、第１１図は、FPタイプICを基板に実装し
た状態を示す平面図、第１２図は、本発明者によ
つて見い出された問題点を説明するための、半導
体装置の平面図、第１３図は、本発明者によつて
見い出された問題点を説明するための、半導体装
置、およびソケツトを示す側面図である。 １，３６……半導体装置、２，２８……パツケ
ージ、３，１２，４４……リード、４，１４，３
７……タイバー連結部、５……切込み、６，３
９，４９……基板、７，３９……ソケツト、８，
４０……リードフレーム、９，４１……外枠フレ
ーム、１０，４２……タブ、１１，４３……タブ
吊りリード、１３，４５……第１のタイバー、１
５，４６……第２のタイバー、１６……モールド
型、１７，３０……上型、１８，２１，３２，３
５……凹部、１９，３６……開口、２０，３３…
…下型、２２……ペレツト、２３……導電性ワイ
ヤ、２４……キヤビテイ、２５……ランナー、２
６……タブレツト、２７……プランジヤー、２９
……切断型、３１……切断刃、４７……FPタイ
プIC、５０……配線パターン。 FIG. 1 is a plan view showing a part of a lead frame which is an embodiment of the present invention, FIG. 2 is an enlarged view of part A in FIG. 1, and FIG. 3 is a schematic sectional view showing the mold mechanism. 4 is a plan view showing the lead frame after molding, FIG. 5 is a schematic sectional view showing the cutting die, FIG. 6 is a plan view showing the semiconductor device after cutting the lead connecting portion, and FIGS. FIG. 8 is an enlarged view showing the tie bar connection portion of the leads of a semiconductor device obtained according to an embodiment of the present invention, and FIG. 9 is an enlarged view of a semiconductor device obtained according to an embodiment of the present invention. Fig. 10 is a side view showing the mounted state, Fig. 10 is a plan view showing the lead frame used for manufacturing FP type IC, Fig. 11 is a plan view showing the state in which the FP type IC is mounted on the board, and Fig. 12 is FIG. 13 is a plan view of a semiconductor device for explaining the problems discovered by the present inventor, and FIG. FIG. 3 is a side view showing the socket. 1, 36... Semiconductor device, 2, 28... Package, 3, 12, 44... Lead, 4, 14, 3
7...Tie bar connection part, 5...Notch, 6,3
9,49... Board, 7,39... Socket, 8,
40... Lead frame, 9, 41... Outer frame, 10, 42... Tab, 11, 43... Tab suspension lead, 13, 45... First tie bar, 1
5, 46... Second tie bar, 16... Mold mold, 17, 30... Upper mold, 18, 21, 32, 3
5... recess, 19, 36... opening, 20, 33...
... lower mold, 22 ... pellet, 23 ... conductive wire, 24 ... cavity, 25 ... runner, 2
6...Tablet, 27...Plunger, 29
... Cutting type, 31 ... Cutting blade, 47 ... FP type IC, 50 ... Wiring pattern.

Claims (1)

【特許請求の範囲】 １ (a) 半導体の封止に用いられる樹脂の硬化に
伴つてリード間ピツチが収縮する分、少なくと
も一部のリードにおけるリード間ピツチが所定
の規格値より大きめに設定されているリードフ
レームを用意し、上記リードフレームにペレツ
トを搭載するとともに、ペレツトとリードを電
気的に接続する第１の工程、 (b) 上記第１の工程を経た上記リードフレームを
モールド型内に載置し、樹脂を上記モールド型
に注入することにより上記リードフレームの一
部を樹脂により封止する第２の工程、 (c) 上記樹脂及び上記樹脂により封止されたリー
ドフレームのリード間ピツチが上記樹脂の硬化
にともなつて収縮する第３の工程、 (d) 上記樹脂封止されたリードフレームのリード
連結部を切断型により切断し、リード間ピツチ
が所定の規格値に適合したリード間ピツチを有
する半導体装置を得る第４の工程、 からなることを特徴とする半導体装置の製造方
法。 ２ 上記半導体の封止に用いられる樹脂の硬化に
伴つてリード間ピツチが収縮する分、所定の規格
値より大きめに設定されたリード間ピツチを有す
るようにされた上記リードフレームは、リード間
ピツチが所定の規格値より大きめのリード間ピツ
チと所定の規格値のリード間ピツチとが交互に設
定されて成るものであることを特徴とする特許請
求の範囲第１項記載の半導体装置の製造方法。 ３ 上記半導体の封止に用いられる樹脂の硬化に
伴つてリード間ピツチが収縮する分、所定の規格
値より大きめに設定されたリード間ピツチを有す
るようにされた上記リードフレームは、多数のリ
ードが設けられた辺の中央部付近に設けられるリ
ード間ピツチが所定の規格値とされ、上記中央部
から離れるほどリード間ピツチが上記所定の規格
値より大きくされてなることを特徴とする特許請
求の範囲第１項記載の半導体装置の製造方法。 ４ 上記リードフレームは、樹脂封止されかつ四
方向からリードが突出するようされた長方形の外
形の半導体装置を製造するために供されるもので
あつて、リードが設けられる長辺方向のリード間
ピツチが、上記半導体の封止に用いられる樹脂の
硬化に伴つてリード間ピツチが収縮する分、所定
の規格値より大きめに設定されてなることを特徴
とする特許請求の範囲第１項記載の半導体装置の
製造方法。[Claims] 1 (a) The pitch between the leads of at least some of the leads is set to be larger than a predetermined standard value to account for the shrinkage of the pitch between the leads as the resin used for encapsulating the semiconductor hardens. (b) A first step of preparing a lead frame, mounting pellets on the lead frame, and electrically connecting the pellets and the leads; (b) placing the lead frame that has undergone the first step in a mold; a second step of sealing a part of the lead frame with a resin by injecting the resin into the mold; (c) the resin and the pitch between the leads of the lead frame sealed with the resin; (d) Cutting the lead connecting portion of the resin-sealed lead frame with a cutting die to produce a lead whose inter-lead pitch conforms to a predetermined standard value. A method for manufacturing a semiconductor device, comprising: a fourth step of obtaining a semiconductor device having a pitch. 2. The lead frame has a lead-to-lead pitch that is set larger than a predetermined standard value to compensate for the shrinkage of the lead-to-lead pitch as the resin used for encapsulating the semiconductor hardens. A method for manufacturing a semiconductor device according to claim 1, wherein a pitch between leads that is larger than a predetermined standard value and an inter-lead pitch that is a predetermined standard value are set alternately. . 3. The lead frame has a lead-to-lead pitch that is set larger than a predetermined standard value to compensate for the shrinkage of the lead-to-lead pitch as the resin used for encapsulating the semiconductor hardens. A patent claim characterized in that the lead-to-lead pitch provided near the center of the side provided with is a predetermined standard value, and the farther from the center the lead-to-lead pitch becomes larger than the predetermined standard value. A method for manufacturing a semiconductor device according to item 1. 4 The above lead frame is used for manufacturing a semiconductor device that is resin-sealed and has a rectangular external shape with leads protruding from four directions, and the lead frame has a width between the leads in the long side direction where the leads are provided. Claim 1, wherein the pitch is set to be larger than a predetermined standard value to account for the shrinkage of the pitch between the leads as the resin used for encapsulating the semiconductor hardens. A method for manufacturing a semiconductor device.
JP22218184A 1984-10-24 1984-10-24 Manufacture of semiconductor device utilizing lead frame Granted JPS61101062A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22218184A JPS61101062A (en) 1984-10-24 1984-10-24 Manufacture of semiconductor device utilizing lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22218184A JPS61101062A (en) 1984-10-24 1984-10-24 Manufacture of semiconductor device utilizing lead frame

Publications (2)

Publication Number Publication Date
JPS61101062A JPS61101062A (en) 1986-05-19
JPH0471340B2 true JPH0471340B2 (en) 1992-11-13

Family

ID=16778426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22218184A Granted JPS61101062A (en) 1984-10-24 1984-10-24 Manufacture of semiconductor device utilizing lead frame

Country Status (1)

Country Link
JP (1) JPS61101062A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS625652U (en) * 1985-06-26 1987-01-14

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5756532U (en) * 1980-09-22 1982-04-02

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5756532U (en) * 1980-09-22 1982-04-02

Also Published As

Publication number Publication date
JPS61101062A (en) 1986-05-19

Similar Documents

Publication Publication Date Title
US5637914A (en) Lead frame and semiconductor device encapsulated by resin
EP3440697B1 (en) Flat no-leads package with improved contact leads
JPH0774195A (en) Manufacture of resin-sealed semiconductor device
EP0069390A2 (en) Lead frame for plastic encapsulated semiconductor device
JP2003282809A (en) Semiconductor device and its manufacturing method
JP2001196532A (en) Semiconductor device
JP2006019767A (en) Method of manufacturing semiconductor device
JPH0471340B2 (en)
US7084003B2 (en) Method for manufacturing semiconductor device packages
JPH0254665B2 (en)
JPH088375A (en) Semiconductor device, lead frame and mold for manufacturing semiconductor device
JP2898694B2 (en) Method for manufacturing semiconductor device
CN218101253U (en) Pre-molded lead frame for semiconductor device and semiconductor device
CA1292326C (en) Alignment of leads for ceramic integrated circuit packages
JP4747188B2 (en) Manufacturing method of semiconductor device
KR19980073905A (en) Lead Frame with Synthetic Resin Dam Bar and Manufacturing Method Thereof
JPH1154685A (en) Semiconductor device and lead frame used in the same
JP3127104B2 (en) Mold for sealing resin-encapsulated semiconductor device and manufacturing method using the same
JP2714002B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JPH10144821A (en) Resin packaged semiconductor device and manufacturing method thereof
JPH0472389B2 (en)
KR0152577B1 (en) Under cut preventing method of outer lead using array pin
JPH04192351A (en) Semiconductor device and its formation
JP2000114447A (en) Lead frame for manufacturing semiconductor device and semiconductor device manufactured with it
JPH1027870A (en) Semiconductor device and manufacture thereof