JPH0471202A - 厚膜抵抗素子 - Google Patents
厚膜抵抗素子Info
- Publication number
- JPH0471202A JPH0471202A JP2186326A JP18632690A JPH0471202A JP H0471202 A JPH0471202 A JP H0471202A JP 2186326 A JP2186326 A JP 2186326A JP 18632690 A JP18632690 A JP 18632690A JP H0471202 A JPH0471202 A JP H0471202A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- voltage
- film resistor
- terminal
- resistor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 210000003296 saliva Anatomy 0.000 description 1
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、厚膜抵抗素子に保り、特にそれを用いた回
路に関するものである。
路に関するものである。
第7図に従来の厚膜抵抗素子を用いた回路を示す。図に
おいて、二つの厚膜抵抗素子(la)。
おいて、二つの厚膜抵抗素子(la)。
(lb)H直列に接続されている。一方の厚膜抵抗素子
(la)は、電極(21を介して電圧固定直流電源61
1C接続され、電圧が印加されている。他方の厚膜抵抗
素子(xb)は、電極(4(ヲ介して接地されている。
(la)は、電極(21を介して電圧固定直流電源61
1C接続され、電圧が印加されている。他方の厚膜抵抗
素子(xb)は、電極(4(ヲ介して接地されている。
−fた。二つの厚膜抵抗素子臼a)、(lb)間の電極
13には端子(6)が設けられている。
13には端子(6)が設けられている。
48図は、第7図に示す厚膜抵抗素子を用いた回路の等
価回路図である。
価回路図である。
ここで、厚膜抵抗素子(ia)、(lb)それぞれの抵
抗噴をRla(o)ulb(:n) 、電圧固定直流電
源(6)の起電力をに5(v)端子16)に取り出され
る電圧をv6(V)とすると、 なる関係式が成立する。
抗噴をRla(o)ulb(:n) 、電圧固定直流電
源(6)の起電力をに5(v)端子16)に取り出され
る電圧をv6(V)とすると、 なる関係式が成立する。
い1、第9図のようvcI!X膜抵抗素子fla)に切
り込み(7a)iいれることで、厚膜抵抗素子(la)
の抵抗値は大きく出来るが信頼性上の問題から、切り込
み(7a)のない場合の抵抗値R1a(Ω〕のε倍程度
箇でであることが望ましい。そこで厚膜抵抗素子(la
)の抵抗(a f: 2 R1a(n 〕とすれば、端
子+61 K取り出される電圧va(V)は に示され、■式の唾より小さく出来る◎同様に第1θ図
のように厚膜抵抗素子(11);Iに切り込み(Wb)
1kzれることで抵抗値2 gR1bcΩ〕とすれば、
端子(6)に取り出される電圧V6(v)はに示され、
■式の須より大きく出来る。
り込み(7a)iいれることで、厚膜抵抗素子(la)
の抵抗値は大きく出来るが信頼性上の問題から、切り込
み(7a)のない場合の抵抗値R1a(Ω〕のε倍程度
箇でであることが望ましい。そこで厚膜抵抗素子(la
)の抵抗(a f: 2 R1a(n 〕とすれば、端
子+61 K取り出される電圧va(V)は に示され、■式の唾より小さく出来る◎同様に第1θ図
のように厚膜抵抗素子(11);Iに切り込み(Wb)
1kzれることで抵抗値2 gR1bcΩ〕とすれば、
端子(6)に取り出される電圧V6(v)はに示され、
■式の須より大きく出来る。
上記従来の技術によれば、端子+61の電圧v6(V)
は、厚膜抵抗素子(la)、(Ib)に切り込み(7a
)。
は、厚膜抵抗素子(la)、(Ib)に切り込み(7a
)。
ゴ(7bJ k
入れることで可変出来るが、信頼性上の問題から切り込
み(7a)、(7b)を大きくするには限界があり、■
式、■式よりVa(v)の可変範囲はに制限される。
み(7a)、(7b)を大きくするには限界があり、■
式、■式よりVa(v)の可変範囲はに制限される。
また、厚膜抵抗素子(la)、41b)への切り込み(
7a)、(Wb)が大きくなると、切り込み量が少し変
わるだけでも抵抗値は大きく変化するためVa(V)を
目的の値に正確に合わせることが困難になるなどの問題
点があった。
7a)、(Wb)が大きくなると、切り込み量が少し変
わるだけでも抵抗値は大きく変化するためVa(V)を
目的の値に正確に合わせることが困難になるなどの問題
点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、端子(6)に取り出される電圧V6(V)
の可変範囲を大きくすると共に、電圧を正確に設定出来
るようにすることを目的とする。
れたもので、端子(6)に取り出される電圧V6(V)
の可変範囲を大きくすると共に、電圧を正確に設定出来
るようにすることを目的とする。
上記の目的を達成するために、この発明による厚膜抵抗
素子は、三つの厚膜抵抗素子を直列に接続し、全体に電
圧を印加しておきあらかじめ、中央の厚膜抵抗素子の両
電極を導体で結び短絡しておく。
素子は、三つの厚膜抵抗素子を直列に接続し、全体に電
圧を印加しておきあらかじめ、中央の厚膜抵抗素子の両
電極を導体で結び短絡しておく。
そして、その導体に設ける切断部の位1fを変えること
で、中央の厚膜抵抗素子の両電極にいずれに電圧取り出
し用の端子分接続するかを変える。
で、中央の厚膜抵抗素子の両電極にいずれに電圧取り出
し用の端子分接続するかを変える。
この発明の厚膜抵抗素子は、中央の厚膜抵抗素子の両電
極のいずれに電圧取り出し用端子を接続するかにより、
端子の電圧が可変できる。
極のいずれに電圧取り出し用端子を接続するかにより、
端子の電圧が可変できる。
さらに厚膜抵抗素子に切り込みを入れ、端子の電圧を可
変する。
変する。
これにより、可変範囲を広げられる。
この発明の実施−」を図面全参照して説明する。
第1図において、(la)、(lb)、(lc)は厚膜
抵抗素子で、各抵抗1tR1a(Ω)、Rlb(Ω)、
Rlc[”o)とし、それぞれ直列接゛続されている。
抵抗素子で、各抵抗1tR1a(Ω)、Rlb(Ω)、
Rlc[”o)とし、それぞれ直列接゛続されている。
上部の厚膜抵抗素子(la)H′tM極(21に−介し
起電力がP5(V)の電圧固定直流電([u51に接続
され、電圧が印加されている。下部の厚膜抵抗素子(1
に+)は電極(41?介し接地されている。中央部の厚
膜抵抗素子(lc)ld電極(3)で短絡されている。
起電力がP5(V)の電圧固定直流電([u51に接続
され、電圧が印加されている。下部の厚膜抵抗素子(1
に+)は電極(41?介し接地されている。中央部の厚
膜抵抗素子(lc)ld電極(3)で短絡されている。
また、電極(31には端子(6)が設けられていて、を
圧V6(V)がとり出される。第2図は第1図に示す厚
膜抵抗素子を用いた回路の等価回路図である。この時、
厚膜抵抗素子r1a)、rib) K切り込みを入れる
ことで、端子(6)に取り出される電圧Va(v〕の可
変範囲は、従来技術と同一で となる。
圧V6(V)がとり出される。第2図は第1図に示す厚
膜抵抗素子を用いた回路の等価回路図である。この時、
厚膜抵抗素子r1a)、rib) K切り込みを入れる
ことで、端子(6)に取り出される電圧Va(v〕の可
変範囲は、従来技術と同一で となる。
第8図は、第1図で電極+BI K切断部(8a)を設
け、厚膜抵抗素子(la)IC切り込みを入れ、抵抗値
を2R1a(Ω〕にした場合である。第4図は第8図の
等価回路図である。この時端子(6)に取り出される電
圧v6(v)は となり、従来技術の場合の最小端子電圧より小である。
け、厚膜抵抗素子(la)IC切り込みを入れ、抵抗値
を2R1a(Ω〕にした場合である。第4図は第8図の
等価回路図である。この時端子(6)に取り出される電
圧v6(v)は となり、従来技術の場合の最小端子電圧より小である。
第5図は、第1図で電極+314C切断部(8b)を設
け、厚膜抵抗素子(lb)に切り込み?入れ、抵抗値を
2R1b(Ω〕にした場合である。第8図は、第5図の
等価回路図である。この時、端子(6)に取り出される
電圧V5(v)は と摩り、従来技術の場合の最大端子電圧より大である。
け、厚膜抵抗素子(lb)に切り込み?入れ、抵抗値を
2R1b(Ω〕にした場合である。第8図は、第5図の
等価回路図である。この時、端子(6)に取り出される
電圧V5(v)は と摩り、従来技術の場合の最大端子電圧より大である。
ここで、端子(6)に取り出される電圧V6(V:lの
可変範囲は■、■式より となる。
可変範囲は■、■式より となる。
なお、上記実施列では、上下二つの厚膜抵抗素子(la
)、(lb)の中央部に厚膜抵抗素子(1c )、を一
つ直列に挿入した場合?示したが、二つ以上の厚膜抵抗
素子を直列あるいは並列に挿入することもできる。
)、(lb)の中央部に厚膜抵抗素子(1c )、を一
つ直列に挿入した場合?示したが、二つ以上の厚膜抵抗
素子を直列あるいは並列に挿入することもできる。
また、上記実施列では、中央部の厚膜抵抗素子(lc)
Kは切り込みt入れなかったが、これにも切り込みを入
れることでVa(4)の可変範囲はさらに広く出来る。
Kは切り込みt入れなかったが、これにも切り込みを入
れることでVa(4)の可変範囲はさらに広く出来る。
さらに、上記実施列では電圧固定直流電源(61に対し
て説明したが、電圧i丁変直流電源、!圧固定町変交流
電流に対しても応用できる。
て説明したが、電圧i丁変直流電源、!圧固定町変交流
電流に対しても応用できる。
この発明は以上のように構成されているので、端子に取
り出される電圧の可変範囲を広くできる。
り出される電圧の可変範囲を広くできる。
捷た、同一の端子電圧を取り出す場合、従来の技術に比
べ厚膜抵抗素子への切り込み蓋を小さく出来るため、信
頼性が向上出来る。さらに、1LFEの設定が行い易く
なり正確になる。
べ厚膜抵抗素子への切り込み蓋を小さく出来るため、信
頼性が向上出来る。さらに、1LFEの設定が行い易く
なり正確になる。
第1図はこの発明による厚膜抵抗素子の一実施例の構造
を示す平面図、第2図は第1図の厚膜抵抗素子の電気的
等価回路図、第8図、第5図に第1図のv14!I−後
実廊例の構造を示す平面図、第4図、第6図は第8図、
第5図の電気的等価回路図、第7図は従来技術による厚
膜抵抗素子の構造を示す平面図、第8図は第7図の電気
的等価回路図、第9図、第1θ図は第7図の調整後の構
造を示す平面図である。 (la)、(lb)、(lc)i厚膜抵抗素子、 12
1 、 Ill 、 +41は電極、15)は電圧固定
直流電源、(6)は端子、(7a)(7b)は切り込み
、(8a)、(8Qn切断部である。 なお、図中、同一符号は1目j−または相当部分?示す
。
を示す平面図、第2図は第1図の厚膜抵抗素子の電気的
等価回路図、第8図、第5図に第1図のv14!I−後
実廊例の構造を示す平面図、第4図、第6図は第8図、
第5図の電気的等価回路図、第7図は従来技術による厚
膜抵抗素子の構造を示す平面図、第8図は第7図の電気
的等価回路図、第9図、第1θ図は第7図の調整後の構
造を示す平面図である。 (la)、(lb)、(lc)i厚膜抵抗素子、 12
1 、 Ill 、 +41は電極、15)は電圧固定
直流電源、(6)は端子、(7a)(7b)は切り込み
、(8a)、(8Qn切断部である。 なお、図中、同一符号は1目j−または相当部分?示す
。
Claims (1)
- 三つ以上の厚膜抵抗素子を直列に接続し、全体に電圧
を印加しておき中央部の厚膜抵抗素子は導体で接続して
短絡しておく。そして、その導体に電圧とり出し用端子
を設け、導体に設ける切断部の位置を変えることで端子
の電圧を可変できるようにしたことを特徴とする厚膜抵
抗素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2186326A JPH0471202A (ja) | 1990-07-11 | 1990-07-11 | 厚膜抵抗素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2186326A JPH0471202A (ja) | 1990-07-11 | 1990-07-11 | 厚膜抵抗素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0471202A true JPH0471202A (ja) | 1992-03-05 |
Family
ID=16186388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2186326A Pending JPH0471202A (ja) | 1990-07-11 | 1990-07-11 | 厚膜抵抗素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0471202A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999018656A1 (fr) * | 1997-10-02 | 1999-04-15 | Mitsubishi Denki Kabushiki Kaisha | Dispositif regulateur de tension |
US10133253B2 (en) | 2012-10-31 | 2018-11-20 | Jtekt Corporation | Operation limiting device for machine tool |
JP2019195073A (ja) * | 2012-01-27 | 2019-11-07 | ローム株式会社 | チップ抵抗器 |
-
1990
- 1990-07-11 JP JP2186326A patent/JPH0471202A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999018656A1 (fr) * | 1997-10-02 | 1999-04-15 | Mitsubishi Denki Kabushiki Kaisha | Dispositif regulateur de tension |
JP2019195073A (ja) * | 2012-01-27 | 2019-11-07 | ローム株式会社 | チップ抵抗器 |
US10133253B2 (en) | 2012-10-31 | 2018-11-20 | Jtekt Corporation | Operation limiting device for machine tool |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0223616A3 (en) | Semiconductor memory device and manufacturing method | |
JPH0212929A (ja) | 半導体集積回路 | |
TR201911129T4 (tr) | Elektrikle kontrol edilen işlevsel bir elemanlı lamine cam. | |
JPH0471202A (ja) | 厚膜抵抗素子 | |
JPH0622190B2 (ja) | 厚膜コンデンサ | |
JPS63291478A (ja) | 光センサ | |
EP0232117B1 (en) | Semiconductor variable capacitance element | |
EP0484558A4 (en) | High frequency coil and method of manufacturing the same | |
JPH02291184A (ja) | 積層形アクチュエータ | |
JPH036053A (ja) | トリミング抵抗およびその抵抗値の調整方法 | |
JPH071866B2 (ja) | 抵抗結合型ジョセフソン論理回路 | |
JPS628577A (ja) | 半導体装置 | |
JPS6435905A (en) | Method of mounting capacitor to circuit board | |
JPH05304249A (ja) | トリミング方法 | |
SU800908A1 (ru) | Устройство дл определени поврежденногопРОВОдА элЕКТРОдЕТОНАТОРА | |
JPS6036124B2 (ja) | 並列帰還型マイクロ波発振器 | |
JPH1012489A (ja) | トリマブルコンデンサ | |
JPH02280308A (ja) | 可変容量コンデンサ | |
JPH0371660U (ja) | ||
JPH0821624B2 (ja) | 半導体装置 | |
JPH0286111A (ja) | 単一面に端子引き出し可能なコンデンサ | |
JPS6373501A (ja) | 抵抗器 | |
JPS62154679A (ja) | 積層圧電変位素子 | |
JPS6367764A (ja) | 厚膜混成集積回路 | |
JPH04181630A (ja) | 蛍光表示パネルの製造方法 |