JPH0468860B2 - - Google Patents
Info
- Publication number
- JPH0468860B2 JPH0468860B2 JP59141479A JP14147984A JPH0468860B2 JP H0468860 B2 JPH0468860 B2 JP H0468860B2 JP 59141479 A JP59141479 A JP 59141479A JP 14147984 A JP14147984 A JP 14147984A JP H0468860 B2 JPH0468860 B2 JP H0468860B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- voltage
- circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004907 flux Effects 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
技術分野
本発明は直流電源回路、とくに入力直流電圧を
所定の出力直流電圧に変換する直流電源回路に関
する。
所定の出力直流電圧に変換する直流電源回路に関
する。
背景技術
広範囲の値をとり得る入力直流電圧を所定の出
力直流電圧に変換する直流電源回路には従来、変
圧器を使用したフオワード型のものがある。これ
には、変圧器の１次巻線にトランジスタを直列に
接続し、このトランジスタを回路の出力電圧に応
じてたとえばパルス幅変調（PWM）にて導通制
御し、これによつて入力直流電圧の如何によらず
所定の直流出力電圧を２次巻線側に得るものがあ
る。これは、入力電圧のステツプアツプおよびス
テツプダウンの両機能を単一の、しかも比較的単
純な構成の回路で実現できる点が長所である。し
かし半面、変圧器からの漏洩磁束が周囲の電子回
路に雑音障害を発生させたり、また入出力間の電
源変換効率が低いなどの問題がある。
力直流電圧に変換する直流電源回路には従来、変
圧器を使用したフオワード型のものがある。これ
には、変圧器の１次巻線にトランジスタを直列に
接続し、このトランジスタを回路の出力電圧に応
じてたとえばパルス幅変調（PWM）にて導通制
御し、これによつて入力直流電圧の如何によらず
所定の直流出力電圧を２次巻線側に得るものがあ
る。これは、入力電圧のステツプアツプおよびス
テツプダウンの両機能を単一の、しかも比較的単
純な構成の回路で実現できる点が長所である。し
かし半面、変圧器からの漏洩磁束が周囲の電子回
路に雑音障害を発生させたり、また入出力間の電
源変換効率が低いなどの問題がある。
この問題を解決するために、変圧器の代りにチ
ヨークコイルを使用した直流電源回路が多く使用
されている。これは、チヨークコイルと直列にト
ランジスタを接続し、このトランジスタを出力電
圧に応じてPWM駆動し、これによつて入力電圧
のステツプアツプまたはステツプダウンを行なう
ものである。これは、チヨークコイルのフライバ
ツク特性を利用しているが、電源変換効率が高
く、漏洩磁束が少ない長所がある。
ヨークコイルを使用した直流電源回路が多く使用
されている。これは、チヨークコイルと直列にト
ランジスタを接続し、このトランジスタを出力電
圧に応じてPWM駆動し、これによつて入力電圧
のステツプアツプまたはステツプダウンを行なう
ものである。これは、チヨークコイルのフライバ
ツク特性を利用しているが、電源変換効率が高
く、漏洩磁束が少ない長所がある。
そのようなチヨークコイルを用いた直流電源回
路として従来、たとえば第２図に示すものがあ
る。これは、PWM回路１０の出力１２に発生す
るPWM信号に応動してトランジスタＱ１および
Ｑ２を交互にオンオフさせ、これによつてチヨー
クコイルＬに流れる電流をトランジスタＱ３で断
続させ、コイルＬのフライバツク特性を利用して
出力電圧のステツプアツプを行なうものである。
回路の出力電圧は、抵抗Ｒ６およびＲ７を介して
比較器１４でモニタされる。比較器１４は、基準
電圧との差に応じた出力１６を発生し、これによ
つてPWM回路１０の発生するPWM信号１２の
パルス幅が制御される。たとえば４〜8.5ボルト
程度の入力電圧から９ボルト程度の出力電圧を得
るものがある。
路として従来、たとえば第２図に示すものがあ
る。これは、PWM回路１０の出力１２に発生す
るPWM信号に応動してトランジスタＱ１および
Ｑ２を交互にオンオフさせ、これによつてチヨー
クコイルＬに流れる電流をトランジスタＱ３で断
続させ、コイルＬのフライバツク特性を利用して
出力電圧のステツプアツプを行なうものである。
回路の出力電圧は、抵抗Ｒ６およびＲ７を介して
比較器１４でモニタされる。比較器１４は、基準
電圧との差に応じた出力１６を発生し、これによ
つてPWM回路１０の発生するPWM信号１２の
パルス幅が制御される。たとえば４〜8.5ボルト
程度の入力電圧から９ボルト程度の出力電圧を得
るものがある。
しかし、このようにトランジスタＱ１およびＱ
２を交互にオンオフさせるには、それらのベース
電流バイアス用の抵抗Ｒ１，Ｒ２およびＲ５の許
容範囲が非常に狭くなる欠点がある。たとえば信
号線１２のPWM信号が高レベルのときに、トラ
ンジスタＱ１を導通させないためには、抵抗Ｒ１
を小さくすればよい。しかし、PWM信号が低レ
ベルのときにトランジスタＱ１とともに同Ｑ２も
導通させるためには、抵抗Ｒ２も小さくしなけれ
ばならない。
２を交互にオンオフさせるには、それらのベース
電流バイアス用の抵抗Ｒ１，Ｒ２およびＲ５の許
容範囲が非常に狭くなる欠点がある。たとえば信
号線１２のPWM信号が高レベルのときに、トラ
ンジスタＱ１を導通させないためには、抵抗Ｒ１
を小さくすればよい。しかし、PWM信号が低レ
ベルのときにトランジスタＱ１とともに同Ｑ２も
導通させるためには、抵抗Ｒ２も小さくしなけれ
ばならない。
一方、これらのトランジスタのスイツチングに
よる損失は、回路素子の発熱となつて現われる。
したがつて、たとえばトランジスタＱ１が導通状
態から遮断状態に移行する際、そのコレクタ電流
がだらだらと尾を引くことは好ましくない。そこ
でコレクタ電流を鋭く立ち下らせるために、抵抗
Ｒ２は抵抗Ｒ５に対して十分に大きな値に選定し
なければならない。
よる損失は、回路素子の発熱となつて現われる。
したがつて、たとえばトランジスタＱ１が導通状
態から遮断状態に移行する際、そのコレクタ電流
がだらだらと尾を引くことは好ましくない。そこ
でコレクタ電流を鋭く立ち下らせるために、抵抗
Ｒ２は抵抗Ｒ５に対して十分に大きな値に選定し
なければならない。
これらの背反する条件を満足させるように各抵
抗の値を選定することは、設計上の余裕度を狭く
することになる。しかも実際の回路装置では、そ
れらの素子のばらつきを補償できるように、精度
の高い素子を使用しなければならない。このよう
な状況は、入力電圧が出力電圧に対して相対的に
広い範囲にわたつて変化する場合、たとえば前述
の例では４〜12ボルトにわたつて変化する場合な
どにとくに厳しくなり、事実上、このような回路
を使用することは困難になる。
抗の値を選定することは、設計上の余裕度を狭く
することになる。しかも実際の回路装置では、そ
れらの素子のばらつきを補償できるように、精度
の高い素子を使用しなければならない。このよう
な状況は、入力電圧が出力電圧に対して相対的に
広い範囲にわたつて変化する場合、たとえば前述
の例では４〜12ボルトにわたつて変化する場合な
どにとくに厳しくなり、事実上、このような回路
を使用することは困難になる。
目 的
本発明はこのような従来技術の欠点を解消し、
回路設計の余裕度が広く、したがつて精度の許容
範囲が広い回路素子を使用できる簡略な構成の直
流電源回路を提供することを目的とする。
回路設計の余裕度が広く、したがつて精度の許容
範囲が広い回路素子を使用できる簡略な構成の直
流電源回路を提供することを目的とする。
発明の開示
本発明によれば、入力端子に与えられる入力直
流電圧を所定の出力直流電圧に変換して出力端子
に出力する直流電源回路は、入力端子と出力端子
の間に接続されたインダクタンス素子と、インダ
クタンス素子の出力側に接続されインダクタンス
素子の出力をスイツチングする第１のトランジス
タと、インダクタンス素子の入力側と第１の基準
電位との間に接続され第１のトランジスタのベー
ス電流を制御する第２および第３のトランジスタ
とを有し、第２および第３のトランジスタのコレ
クタ・エミツタ路は互いに直列に接続され、本回
路はさらに、出力直流電圧を第２の基準電位と比
較し、その比較結果に応じて第２のトランジスタ
のベースを駆動する駆動手段と、第３のトランジ
スタのベースにインダクタンス素子の入力側から
バイアス電流を供給するバイアス手段とを有する
ものである。
流電圧を所定の出力直流電圧に変換して出力端子
に出力する直流電源回路は、入力端子と出力端子
の間に接続されたインダクタンス素子と、インダ
クタンス素子の出力側に接続されインダクタンス
素子の出力をスイツチングする第１のトランジス
タと、インダクタンス素子の入力側と第１の基準
電位との間に接続され第１のトランジスタのベー
ス電流を制御する第２および第３のトランジスタ
とを有し、第２および第３のトランジスタのコレ
クタ・エミツタ路は互いに直列に接続され、本回
路はさらに、出力直流電圧を第２の基準電位と比
較し、その比較結果に応じて第２のトランジスタ
のベースを駆動する駆動手段と、第３のトランジ
スタのベースにインダクタンス素子の入力側から
バイアス電流を供給するバイアス手段とを有する
ものである。
実施例の説明
次に添付図面を参照して本発明による直流電源
回路の実施例を詳細に説明する。
回路の実施例を詳細に説明する。
第１図を参照すると、入力電圧VINを供給す
る、たとえば乾電池などの直流電源２０が接続さ
れる入力端子２２と、抵抗RLなどの他の利用回
路に出力電圧VOUTを提供する出力端子２４との
間に、この例ではチヨークコイルＬおよびダイオ
ードＤが直列に、図示の極性で接続されている。
チヨークコイルＬとダイオードＤの接続点２６
は、NPNトランジスタＱ３のエミツタ・コレク
タ路を介して接地されている。
る、たとえば乾電池などの直流電源２０が接続さ
れる入力端子２２と、抵抗RLなどの他の利用回
路に出力電圧VOUTを提供する出力端子２４との
間に、この例ではチヨークコイルＬおよびダイオ
ードＤが直列に、図示の極性で接続されている。
チヨークコイルＬとダイオードＤの接続点２６
は、NPNトランジスタＱ３のエミツタ・コレク
タ路を介して接地されている。
入力端子２２はまた、抵抗Ｒ４，PNPトラン
ジスタＱ１のエミツタ・コレクタ路、および
NPNトランジスタＱ２のエミツタ・コレクタ路
を通して図示のように接地されている。トランジ
スタＱ１のエミツタは、抵抗Ｒ５を通してそのベ
ースに接続され、ベースには、パルス幅変調回路
（PWM）回路１０の出力端子１２が接続されて
いる。
ジスタＱ１のエミツタ・コレクタ路、および
NPNトランジスタＱ２のエミツタ・コレクタ路
を通して図示のように接地されている。トランジ
スタＱ１のエミツタは、抵抗Ｒ５を通してそのベ
ースに接続され、ベースには、パルス幅変調回路
（PWM）回路１０の出力端子１２が接続されて
いる。
本実施例では、トランジスタＱ１のエミツタが
抵抗Ｒ２およびコンデンサＣ１１の並列接続を通
してトランジスタＱ２のベースに接続されてい
る。このベースはまた、抵抗Ｒ３を通して接地さ
れている。
抵抗Ｒ２およびコンデンサＣ１１の並列接続を通
してトランジスタＱ２のベースに接続されてい
る。このベースはまた、抵抗Ｒ３を通して接地さ
れている。
パルス幅変調回路１０は、所定の繰返し周期の
矩形パルスを出力１２に出力し、そのパルス幅は
制御入力端子１６に印加される電圧に依存する。
つまり、制御入力１６の電圧が正であれば出力１
２のパルス幅が広くなる。負であれば狭くなる。
矩形パルスを出力１２に出力し、そのパルス幅は
制御入力端子１６に印加される電圧に依存する。
つまり、制御入力１６の電圧が正であれば出力１
２のパルス幅が広くなる。負であれば狭くなる。
制御端子１６は比較器１４の出力に接続され、
この比較器１４の反転入力（−）には、本装置の
出力端子２４に接続された抵抗Ｒ６およびＲ７か
らなる分圧器４０の中点２８が接続されている。
また、比較器１４の非反転入力（＋）には基準電
圧VREFが供給されている。
この比較器１４の反転入力（−）には、本装置の
出力端子２４に接続された抵抗Ｒ６およびＲ７か
らなる分圧器４０の中点２８が接続されている。
また、比較器１４の非反転入力（＋）には基準電
圧VREFが供給されている。
比較器１４は、これら２つの入力端子の電圧を
比較し、反転入力（−）の電圧が非反転入力
（＋）の電圧より低いとき、すなわち本装置の出
力端子２４に接続された分圧器４０の中点２８の
電圧が基準電圧VREFより低いときは、本実施例で
はその出力１６に正の電圧を出力する。また、中
点２８の電圧が基準電圧VREFより高いときは、そ
の出力１６に負の電圧を出力する。したがつて、
変調器１０の出力１２から出力される矩形パルス
の幅は、前者の場合は拡大し、後者の場合は減少
することになる。
比較し、反転入力（−）の電圧が非反転入力
（＋）の電圧より低いとき、すなわち本装置の出
力端子２４に接続された分圧器４０の中点２８の
電圧が基準電圧VREFより低いときは、本実施例で
はその出力１６に正の電圧を出力する。また、中
点２８の電圧が基準電圧VREFより高いときは、そ
の出力１６に負の電圧を出力する。したがつて、
変調器１０の出力１２から出力される矩形パルス
の幅は、前者の場合は拡大し、後者の場合は減少
することになる。
本実施例では使用状態において、たとえば、入
力端子に定格出力電圧４ボルトの乾電池が電源２
０として接続可能であり、その場合に出力端子２
４には定格電源電圧として９ボルトを必要とする
利用装置が接続される。
力端子に定格出力電圧４ボルトの乾電池が電源２
０として接続可能であり、その場合に出力端子２
４には定格電源電圧として９ボルトを必要とする
利用装置が接続される。
第２図に示す従来の回路構成と比較すればわか
るように、本実施例では、トランジスタＱ２のベ
ース電流がトランジスタＱ１のエミツタ側から、
トランジスタＱ１のベース電流とは独立に供給さ
れる。つまり、トランジスタＱ１のエミツタ３０
から抵抗Ｒ２を通して供給される電流が、抵抗Ｒ
３とトランジスタＱ２のベースとの間で分流され
る。したがつて、トランジスタＱ２のベースのバ
イアス電流は、抵抗Ｒ２およびＲ３の値を選択す
ることによつて抵抗Ｒ５とは独立に決定できる。
また、トランジスタＱ１のベース電流バイアスも
抵抗Ｒ５を選択することによつて、他の要素とは
独立に決定できる。
るように、本実施例では、トランジスタＱ２のベ
ース電流がトランジスタＱ１のエミツタ側から、
トランジスタＱ１のベース電流とは独立に供給さ
れる。つまり、トランジスタＱ１のエミツタ３０
から抵抗Ｒ２を通して供給される電流が、抵抗Ｒ
３とトランジスタＱ２のベースとの間で分流され
る。したがつて、トランジスタＱ２のベースのバ
イアス電流は、抵抗Ｒ２およびＲ３の値を選択す
ることによつて抵抗Ｒ５とは独立に決定できる。
また、トランジスタＱ１のベース電流バイアスも
抵抗Ｒ５を選択することによつて、他の要素とは
独立に決定できる。
たとえば、変調回路１０の出力１２が低レベル
のときに、トランジスタＱ１を十分に導通させる
ためには、抵抗Ｒ５の値を大きくすればよい。出
力１２が高レベルのとき、トランジスタＱ２を十
分に導通させるためには、抵抗Ｒ２の値を抵抗Ｒ
３に比べて低く設定するのが有利である。本実施
例ではこれらの抵抗値の設定は、トランジスタＱ
１およびＱ２についてそれぞれ独立に決定でき
る。
のときに、トランジスタＱ１を十分に導通させる
ためには、抵抗Ｒ５の値を大きくすればよい。出
力１２が高レベルのとき、トランジスタＱ２を十
分に導通させるためには、抵抗Ｒ２の値を抵抗Ｒ
３に比べて低く設定するのが有利である。本実施
例ではこれらの抵抗値の設定は、トランジスタＱ
１およびＱ２についてそれぞれ独立に決定でき
る。
前述のように、これらのトランジスタのスイツ
チングによる損失は、回路素子の発熱となつて現
われるが、たとえばトランジスタＱ１が導通状態
から遮断状態に移行する際、そのコレクタ電流の
立下りを鋭くするのが有利である。そのために
は、抵抗Ｒ２の値を抵抗Ｒ５に対して十分に大き
く設定する。しかし、本実施例では、前述のよう
に第２図に示す従来回路と異なり、トランジスタ
Ｑ２のベース電流を抵抗Ｒ２およびＲ３によつて
独立に決めることができるので、このような抵抗
Ｒ２の値を抵抗Ｒ５に対して十分に大きく設定す
る条件を十分な許容範囲をもつて満足させること
ができる。
チングによる損失は、回路素子の発熱となつて現
われるが、たとえばトランジスタＱ１が導通状態
から遮断状態に移行する際、そのコレクタ電流の
立下りを鋭くするのが有利である。そのために
は、抵抗Ｒ２の値を抵抗Ｒ５に対して十分に大き
く設定する。しかし、本実施例では、前述のよう
に第２図に示す従来回路と異なり、トランジスタ
Ｑ２のベース電流を抵抗Ｒ２およびＲ３によつて
独立に決めることができるので、このような抵抗
Ｒ２の値を抵抗Ｒ５に対して十分に大きく設定す
る条件を十分な許容範囲をもつて満足させること
ができる。
動作状態では、変調回路１０の出力１２が低レ
ベルになると、トランジスタＱ１が導通する。こ
れによつてトランジスタＱ３のベースに電流が供
給され、トランジスタＱ３を導通させるととも
に、トランジスタＱ１のエミツタ電位を低下させ
る。このエミツタ電位の低下は、トランジスタＱ
２のベース電流を減少させ、トランジスタＱ２の
ベースバイアス電流が減少する。したがつてトラ
ンジスタＱ２が非導通となる。
ベルになると、トランジスタＱ１が導通する。こ
れによつてトランジスタＱ３のベースに電流が供
給され、トランジスタＱ３を導通させるととも
に、トランジスタＱ１のエミツタ電位を低下させ
る。このエミツタ電位の低下は、トランジスタＱ
２のベース電流を減少させ、トランジスタＱ２の
ベースバイアス電流が減少する。したがつてトラ
ンジスタＱ２が非導通となる。
変調回路１０の出力１２が高レベルになると、
トランジスタＱ１が遮断する。これによつてトラ
ンジスタＱ３のベース電流が絶たれ、トランジス
タＱ３を非導通にするとともに、トランジスタＱ
１のエミツタ電位を上昇させる。このエミツタ電
位の上昇は、トランジスタＱ２のベース電流を増
大させ、トランジスタＱ２のベースには十分なバ
イアス電流が供給される。したがつてトランジス
タＱ２が導通する。このようにして、トランジス
タＱ１およびＱ２が交互に導通し、これに応動し
てトランジスタＱ３がオンオフを繰り返し、チヨ
ークコイルＬによる入力電圧のステツプアツプが
行なわれる。
トランジスタＱ１が遮断する。これによつてトラ
ンジスタＱ３のベース電流が絶たれ、トランジス
タＱ３を非導通にするとともに、トランジスタＱ
１のエミツタ電位を上昇させる。このエミツタ電
位の上昇は、トランジスタＱ２のベース電流を増
大させ、トランジスタＱ２のベースには十分なバ
イアス電流が供給される。したがつてトランジス
タＱ２が導通する。このようにして、トランジス
タＱ１およびＱ２が交互に導通し、これに応動し
てトランジスタＱ３がオンオフを繰り返し、チヨ
ークコイルＬによる入力電圧のステツプアツプが
行なわれる。
なお上述の実施例では、トランジスタＱ１およ
びＱ２をパルス幅変調（PWM）で駆動していた
が、本発明は必ずしもこれに限られるものではな
く、たとえばパルス数変調、あるいは周波数変調
なども有利に適用される。
びＱ２をパルス幅変調（PWM）で駆動していた
が、本発明は必ずしもこれに限られるものではな
く、たとえばパルス数変調、あるいは周波数変調
なども有利に適用される。
効 果
このような本発明による直流電源回路は、変圧
器を使用していないので漏洩磁束によつて周囲の
回路１０に障害を与えることがない。しかも、回
路設計の余裕度が広く、したがつて精度の許容範
囲が広い回路素子を使用でき、構成が簡略であ
る。この場合、駆動手段にて第２のトランジスタ
をオフとして第１のトランジスタをオフとした際
に、バイアス手段にて第３のトランジスタをオン
として第１のトランジスタのベースに蓄積された
電荷を引き抜くので、第１のトランジスタのコレ
クタ電流を急速に遮断させることができ、この第
１のトランジスタに残留して流れるコレクタ電流
による損失を少なくすることができる。この結
果、回路素子の発熱を防止させて効率の高い回路
を構成することができる。また、この場合、比較
手段からの比較電圧を受けた駆動手段が第２のト
ランジスタのみを駆動すればよいので、駆動手段
を簡略な構成で実現することができ、さらに、第
３のトランジスタのオン／オフ制御が駆動手段の
駆動電位によらず第２のトランジスタのエミツタ
を介してバイアス手段にて駆動されるので、第２
のトランジスタがオフとなつた場合に第３のトラ
ンジスタを確実にオンとして第１のトランジスタ
の電荷の引き抜きを的確に行うことができる。さ
らに、この場合、第２のトランジスタと第３のト
ランジスタが独立して駆動されるので、第２のト
ランジスタと第３のトランジスタの特性にばらつ
きがあつてもバイアス手段の定数を変更すること
ができるので、精度の許容範囲が広い回路素子を
両トランジスタに用いることができる。
器を使用していないので漏洩磁束によつて周囲の
回路１０に障害を与えることがない。しかも、回
路設計の余裕度が広く、したがつて精度の許容範
囲が広い回路素子を使用でき、構成が簡略であ
る。この場合、駆動手段にて第２のトランジスタ
をオフとして第１のトランジスタをオフとした際
に、バイアス手段にて第３のトランジスタをオン
として第１のトランジスタのベースに蓄積された
電荷を引き抜くので、第１のトランジスタのコレ
クタ電流を急速に遮断させることができ、この第
１のトランジスタに残留して流れるコレクタ電流
による損失を少なくすることができる。この結
果、回路素子の発熱を防止させて効率の高い回路
を構成することができる。また、この場合、比較
手段からの比較電圧を受けた駆動手段が第２のト
ランジスタのみを駆動すればよいので、駆動手段
を簡略な構成で実現することができ、さらに、第
３のトランジスタのオン／オフ制御が駆動手段の
駆動電位によらず第２のトランジスタのエミツタ
を介してバイアス手段にて駆動されるので、第２
のトランジスタがオフとなつた場合に第３のトラ
ンジスタを確実にオンとして第１のトランジスタ
の電荷の引き抜きを的確に行うことができる。さ
らに、この場合、第２のトランジスタと第３のト
ランジスタが独立して駆動されるので、第２のト
ランジスタと第３のトランジスタの特性にばらつ
きがあつてもバイアス手段の定数を変更すること
ができるので、精度の許容範囲が広い回路素子を
両トランジスタに用いることができる。
第１図は本発明による直流電源回路の実施例を
示す回路図、第２図は従来技術による直流電源回
路の例を示す回路図である。 主要部分の符号の説明、１０……パルス幅変調
回路、１４……比較器、Ｌ……チヨークコイル、
Ｑ１〜Ｑ３……トランジスタ、Ｒ２〜Ｒ７……抵
抗。
示す回路図、第２図は従来技術による直流電源回
路の例を示す回路図である。 主要部分の符号の説明、１０……パルス幅変調
回路、１４……比較器、Ｌ……チヨークコイル、
Ｑ１〜Ｑ３……トランジスタ、Ｒ２〜Ｒ７……抵
抗。
Claims (1)
- 【特許請求の範囲】 １ 入力端子に与えられる入力直流電圧を所定の
出力直流電圧に変換して出力端子に出力する直流
電源回路において、該回路は、 前記入力端子と出力端子との間に接続されたイ
ンダクタンス素子と、 該インダクタンス素子の出力側に接続され、該
インダクタンス素子の出力をスイツチングする第
１のトランジスタと、 前記インダクタンス素子の入力側と前記第１の
トランジスタのベースとの間に接続されて該第１
のトランジスタのオン／オフ制御を行う第２のト
ランジスタと、 該第２のトランジスタと第１の基準電位との間
に接続され、第２のトランジスタとの間の接続点
が前記第１のトランジスタのベースに接続され
て、該第１のトランジスタのオフ時にベース電流
を第１の基準電位側に引き抜く第３のトランジス
タとを有し、該回路はさらに、 前記出力直流電圧を第２の基準電位と比較し、
その比較結果に応じて比較電圧を出力する比較手
段と、 前記比較電圧に基づいて前記第２のトランジス
タを駆動して、該第２のトランジスタに前記第１
のトランジスタのオン／オフ制御を行わせる駆動
手段と、 前記インダクタンス素子の入力側から前記第２
のトランジスタのエミツタを介して前記第３のト
ランジスタのベースに接続され、前記第２のトラ
ンジスタがオフとなつて前記第１のトランジスタ
をオフとしている際に、前記第３のトランジスタ
を駆動させるように設定されたバイアス手段とを
有することを特徴とする直流電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14147984A JPS6122756A (ja) | 1984-07-10 | 1984-07-10 | 直流電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14147984A JPS6122756A (ja) | 1984-07-10 | 1984-07-10 | 直流電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6122756A JPS6122756A (ja) | 1986-01-31 |
| JPH0468860B2 true JPH0468860B2 (ja) | 1992-11-04 |
Family
ID=15292844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14147984A Granted JPS6122756A (ja) | 1984-07-10 | 1984-07-10 | 直流電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6122756A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI85633C (fi) * | 1989-05-08 | 1992-05-11 | Telenokia Oy | Spaenningsfoerhoejningsregulator. |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59201678A (ja) * | 1983-04-30 | 1984-11-15 | Sharp Corp | スイツチングレギユレ−タ |
-
1984
- 1984-07-10 JP JP14147984A patent/JPS6122756A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59201678A (ja) * | 1983-04-30 | 1984-11-15 | Sharp Corp | スイツチングレギユレ−タ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6122756A (ja) | 1986-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4618812A (en) | Direct current power control on selectable voltage step-up and step-down | |
| US4945465A (en) | Switched-mode power supply circuit | |
| US5517397A (en) | Flyback power converter with spike compensator circuit | |
| US4521726A (en) | Control circuitry for a pulse-width-modulated switching power supply | |
| US4449175A (en) | Switching regulator | |
| JPH1042553A (ja) | 電源装置 | |
| JP3527636B2 (ja) | 自励型ｄｃ−ｄｃコンバータ | |
| US5519307A (en) | DC/DC converter for outputting multiple signals | |
| JP2737069B2 (ja) | スイッチング電源 | |
| JPH0468860B2 (ja) | ||
| JP3344479B2 (ja) | チョッパ型スイッチング電源 | |
| JPH02254969A (ja) | スイッチトモード電源回路 | |
| JPH0315423B2 (ja) | ||
| JPS5843431Y2 (ja) | スイツチングレギユレ−タ回路 | |
| JPH0237273Y2 (ja) | ||
| SU1457114A1 (ru) | Однотактный преобразователь посто нного напр жени | |
| JP2563188B2 (ja) | 過電流保護機能付自励形コンバータ | |
| US4603307A (en) | Inverter using current steering saturable inductors or diodes | |
| SU1737429A2 (ru) | Импульсный стабилизатор напр жени | |
| US20010040478A1 (en) | High frequency bipolar switching transistor | |
| JP3499659B2 (ja) | 自励式スイッチング電源回路 | |
| JP4109505B2 (ja) | 降圧型チョッパーレギュレータ回路 | |
| JP3063825B2 (ja) | スイッチング電源装置 | |
| JPH0318430B2 (ja) | ||
| JP2000184702A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |