JPH0468526A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0468526A
JPH0468526A JP18173290A JP18173290A JPH0468526A JP H0468526 A JPH0468526 A JP H0468526A JP 18173290 A JP18173290 A JP 18173290A JP 18173290 A JP18173290 A JP 18173290A JP H0468526 A JPH0468526 A JP H0468526A
Authority
JP
Japan
Prior art keywords
furnace
hydrogen
substrate
atmosphere
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18173290A
Other languages
English (en)
Inventor
Toshihiko Usu
薄 敏彦
Keiko Watanabe
渡辺 慶子
Tatsuzo Kawaguchi
川口 達三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18173290A priority Critical patent/JPH0468526A/ja
Publication of JPH0468526A publication Critical patent/JPH0468526A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は半導体装置の製造方法に関わり、特に半導体
基板上に酸化膜、あるいはポリシリコン膜、あるいは各
種金属膜等の膜形成の前に行なわれる基板の洗浄工程の
改良に係わる。
(従来の技術) 従来、シリコン基板上に、熱酸化による酸化膜の形成や
、ポリシリコン膜あるいは各種金属膜の成膜を行う場合
、その前段として化学薬品を含む水溶液による基板の洗
浄が行なわれる。この洗浄は、シリコン基板表面にそれ
まで行なっていた工程、あるいは基板周辺の環境等によ
って付着するパーティクルや金属不純物等の除去をその
目的とする。パーティクルや金属不純物等が基板に付着
したまま成膜を行うと、これらが成長すべき膜中に取り
込まれたり、あるいは基板内に拡散したり、あるいは膜
の成長を阻害したりする。そして、これらのうちいずれ
かても成膜中に発生すると、成長すべき膜の不完全性、
あるいは基板中における結晶欠陥の発生、あるいは酸化
膜にあっては耐圧の劣化等引き起こし、基板に形成され
る素子の不安定性や信頼性の低下を引き起こす。したが
って、酸化や膜形成工程を行なう際には、できる限り金
属不純物やパーティクル等を除去しておく必要かある。
従来の洗浄の方法は、例えば塩酸(HCI)と過酸化水
素(H202)とを含む水溶液にシリコン基板を浸す。
しかしながら、上述のような化学薬品を含む水溶液に浸
す方法では、金属不純物等を完全に除去することは困難
であり、略完全に清浄な状態にて酸化や膜堆積工程を行
うことはできなかった。
即ち、水溶液中に溶は込んでいる不純物の量とシリコン
基板表面に付着している不純物の量とは、互いに平衡状
態で安定するのでシリコン基板上には、ある程度の不純
物か残留する。
又、水溶液、即ち、洗浄剤は、それ自体不純物を含んで
おり、シリコン基板上に元来存在していなかった不純物
を新たに付着させ、所謂“逆汚染′引き起こす。
又、洗浄工程後、乾燥工程から酸化や膜形成工程までの
ハンドリングの間(ウェーハの移動/搬送の間)に金属
不純物が付着することもある。
(発明か解決しようとする課題) 以上のように、従来の化学薬品を含む水溶液に浸す洗浄
方法では、シリコン基板上から完全に不純物を除去する
ことか不可能であるばかりでなく、新たな汚染種等の付
着を招くといった問題があった。
又、その洗浄方法上、シリコン基板を洗浄槽から酸化炉
、CVD装置等といった各種工程装置へハンドリングさ
せる必要があり、このハンドリングの開において、シリ
コン基板に金属不純物か付着するといった問題もある。
この発明は上述のような点に鑑み為されたもので、その
目的は、半導体基板の表面において、超高度な清浄化を
実現し、金属不純物やパーティクル等が極めて少ない状
態の半導体基板表面に、速やかに酸化膜やポリシリコン
膜、各種金属膜等の成膜を行うことができる半導体装置
の製造方法を提供することある。
[発明の構成] (課題を解決するための手段) この発明の半導体装置の製造方法の第1の態様は、半導
体基板上に所望の膜を形成する前に前記半導体基板を水
素を含む雰囲気にさらし、前記半導体基板を洗浄するこ
とを特徴とする。
又、第2の態様は、(a)、半導体基板を不活性雰囲気
で満たされた炉内に搬入する工程、(b)、前記炉内に
水素を導入し前記半導体基板を水素を含む雰囲気にさら
す工程、 (c)、前記水素の導入を停止して前記炉内に不活性ガ
スを導入し前記水素を含む雰囲気を不活性雰囲気に置換
する工程、 (d)、前記炉内に所望の膜の成長を促す反応ガスを導
入して前記不活性雰囲気を所望の膜成長雰囲気に置換し
、前記半導体基板上に所望の膜を形成する工程、を具備
することを特徴とする。
前記第2の態様において、さらに前記(c)、工程の後
、(e)、前記半導体基板を前記炉内と該炉とは異なる
第2の炉内とに連通し、前記炉及び第2の炉と同じ不活
性雰囲気で満たされた隊道状管内に配設された搬送手段
を使用して前記第2の炉内に搬入する工程、 (f)、前記第2の炉内で前記半導体基板上に所望の膜
を形成する工程、を具備することを特徴とする。
さらに前記(a)、工程の後、(g)、前記炉内を減圧
する工程、を具備することを特徴とする。
さらに前記(a)、工程の後、(h)、前記炉内を減圧
する工程、 前記(c)工程の後、(j)、前記炉内を減圧する工程
、を、具備することを特徴とする。
さらに前記(a)、工程の後、(、+)、前記炉内を減
圧する工程、 前記(c)、工程の後、(k)、前記半導体基板を前記
炉内と該炉とは異なる第2の炉内とに連通し、前記炉及
び第2の炉と同じ不活性雰囲気で満たされた隊道状管内
に配設された搬送手段を使用して前記第2の炉内に搬入
する工程、 (1)、前記第2の炉内で前記半導体基板上に所望の膜
を形成する工程、を具備することを特徴とする。
さらに前記(b)、工程で前記炉内の温度を昇温するこ
とを特徴とする。
さらに前記水素は水素イオンを含む水素活性種であるこ
とを特徴とする。
(作 用) 上記のような第1、及び第2の態様の半導体装置の製造
方法によれば、水素によって半導体基板を洗浄すること
により、基板表面に付着している金属不純物やパーティ
クル等の除去がいっそう促進され、基板表面において、
超高度な清浄化が実現される。
さらに、水素による洗浄を膜形成用の炉内で行なうこと
により、超高度な清浄化が実現された基板表面に速やか
に膜が形成される。
又、水素による洗浄が行なわれた炉がらその他の炉へ基
板を搬送するにあたり、前記炉及びその他の炉と同じ不
活性雰囲気で満たされた隊道状管内に配設された搬送手
段を使用することにより、上記のような水素の洗浄を膜
形成用の炉内で行なうことに略匹敵するような環境か得
られ、搬送時における不純物付着か防止される。
さらに、水素を水素イオンを含む水素活性種とすること
により、金属不純物やパーティクル等の除去か化学反応
的に促進され、基板表面において、いっそう超高度な清
浄化が実現される。
さらに、水素による基板洗浄時に高い温度を与えること
により、洗浄時間が短縮される。
(実施例) 以下、図面を参照してこの発明を実施例により説明する
第1図は、この発明の第1の実施例に係わる半導体装置
の製造方法による熱酸化膜の形成フローの概要を示した
フローチャートである。第2図(a)乃至第2図(f)
は、第1図に示すフロチャートに対応した処理の状態を
模式的に示す図である。
第1図及び第2図(a)に示すように、工程1において
、シリコン基板100を、例えば適切な化学薬品を含む
水溶液102に浸して基板100に付着しているパーテ
ィクルや金属不純物等を可能な限り除去する。
次いで、工程2において、シリコン基板100を、基板
表面にシリコン酸化膜が成長しないような不活性ガス、
例えば窒素(N2)で満たされた酸化炉104内に搬入
する(第2図(b))。
次いで、工程3において、酸化炉104内に水素(N2
)ガスを導入し、例えば炉内雰囲気を水素で完全に置換
する。そして、この水素で満たされた炉104内にシリ
コン基板104を所定時間放置し、水素による基板の洗
浄を行なう(第2図(c))。
又、この時、工程4において、シリコン基板100を炉
104内に放置するだけではなく、炉104内の温度を
昇温させると洗浄効果をより促進させることができ、洗
浄時間を短縮できる。この点については後述するが、炉
内温度の具体例としては、炉内温度を大体400〜11
00℃程度に設定されることが好ましい。
次いて、工程5において、例えば洗浄に要する所定時間
か経過した後、水素の導入を停止する・次いで、工程6
において、酸化炉104内に水素と反応しない不活性ガ
ス、例えば窒素(N2)ガスを導入し、炉内雰囲気を窒
素で完全に置換する。これは、水素という危険な気体が
炉外に飛出すこと、あるいは水素と他の活性ガスとの反
応を抑制するためにも行なわれる(第2図(d))。
次いで、工程7において、酸化炉104内に酸素(02
)ガスを導入し、炉内雰囲気を酸化雰囲気に置換する(
第2図(e))。
次いで、工程8において、所定の酸化条件を与えること
により、シリコン基板100上に所定の熱酸化膜106
を形成する(第2図(f))。
以上の工程により、第1の実施例に係わる半導体装置の
製造方法による熱酸化膜の形成が終了する。
このような製造方法であると、水素(気体)による乾式
の洗浄であるため、従来の化学薬品を含む水溶液のよう
な湿式の洗浄に比較し、洗浄剤の純度をはるかに高く設
定できる。これにより、洗浄剤による基板の逆汚染とい
った問題が略解決される。しかもこのような基板の洗浄
を、熱酸化膜形成直前に同一の炉内にて行なうことかで
きる。
これにより、従来のように洗浄槽から酸化炉へとウェー
ハをハンドリングさせる必要がなく、ハンドリングの間
における金属不純物等の付着といった問題も略解決され
る。
従って、第1の実施例に係わる製造方法では、シリコン
基板表面において、超高度な清浄化を達成でき、しかも
超高度な清浄化が達成された基板表面に、速やかに熱酸
化膜を形成することができる。
第3図は、この発明の第2の実施例に係わる半導体装置
の製造方法によるポリシリコン膜の形成フローの概要を
示したフローチャートである。
同図に示すように、上述の第1の実施例と同様な方法に
よって工程6まて進んた後、工程7において、シリコン
基板を酸化炉から出し、LPGVD装置に搬送する。
この時のシリコン基板の搬送は、第4図のブロック図に
示す構成の搬送システムで行なうことか望ましい。
同図に示すように、クリーンルーム10内に設置された
酸化炉12とLPCVD装置14との相互間には、これ
らの相互間をシリコン基板が自在に往来できるように搬
送装置16が設けられている。酸化炉12から搬送装置
16へのシリコン基板100を移送、若しくは搬送装置
16からLPCVD装置14への移送は、例えばインタ
ーフェース部18を介して行っても良い。
インターフェース部18を含む搬送装置1Bの周囲はロ
ードロック20により完全に囲まれており、このロード
ロック20の内部空間は、酸化炉12の炉内13やLP
CVD装置14の反応室15内等と連通ずるように構成
されている。これにより、クリーンルーム10内の雰囲
気Aと、炉内13、反応室内15及びロードロック20
内の雰囲気Bとは完全に遮蔽され、互いの雰囲気は独立
する。このため、同図に示すような搬送システムは基板
100を炉から出すことのない環境に略匹敵する。又、
炉内13等の雰囲気Bの清浄度はクリーンルーム10内
の雰囲気Aの清浄度より数段階高いのが一般的であり、
つ工−ハをクリーンルーム10内にて搬送する場合より
、ハンドリングの間における金属不純物の基板への付着
は少なく、略皆無とすることかできる。
次いで、工程8において、例えば上記のような搬送シス
テムを使用してシリコン基板をLPGVD装置に搬入す
る。
次いて、工程9において、LPGVD装置の反応室内に
、例えばシラン(SiH4)、あるいはジシラン(S1
2H6)を導入し、シリコン基板上に所望のポリシリコ
ン膜(cVD膜)を形成する。
以上の工程により、第2の実施例に係わる半導体装置の
製造方法によるポリシリコン膜の形成が終了する。
第5図は、この発明の第3の実施例に係わる半導体装置
の製造方法によるチタン膜の形成フローを概要を示した
フローチャートである。
同図に示すように、上述の第2の実施例と同様な方法に
よって工程7まで進んだ後、工程8において、第4図に
示したような搬送システムを利用してシリコン基板をス
パッタ装置に搬入する。
次いで、工程9において、スパッタ装置の反応室内に、
例えばチタン・ターゲットを装着し、アルゴンイオンを
導入し、所定のスパッタ条件により、シリコン基板上に
所望のチタン膜(スパッタ膜)を形成する。
以上の工程により、第3の実施例に係わる半導体装置の
製造方法によるチタン膜の形成か終了する。
第6図は、従来の水溶液による基板の洗浄結果、及びこ
の発明に係わる水素にさらす同洗浄結果を示す図である
。同図中において、■は従来の水溶液による基板の洗浄
結果であり、■はこの発明に係わる水素にさらす同洗浄
結果である。
同図に示すように、例えば第1の実施例で説明したよう
な水素にさらす洗浄によれば、薬液のみによる洗浄に比
較して鉄(Fe)、クロム(cr)、ニッケル(Ni)
、銅(cu)、アルミニウム(Al)、ナトリウム(N
a)、カリウム(K)等の不純物か基板表面上から激減
する。
そして、同図中■に示すように、直径的0.3μm以上
のパルティクル(ダスト)も、同基板表面上から激減し
ており、これらの結果から、水素にさらす洗浄方法は、
基板表面の超高度な清浄化を実現できることが理解でき
る。
第7図は、この発明の第4の実施例に係わる半導体装置
の製造方法による熱酸化膜の形成フロの概要を示したフ
ローチャートである。
同図に示すように、工程1において、シリコン基板を、
例えば適切な化学薬品を含む水溶液に浸して基板に付着
しているパーティクルや金属不純物等を可能な限り除去
し洗浄する。
次いで、工程2において、シリコン基板を、基板表面に
シリコン酸化膜が成長しないような不活性ガスで満たさ
れた反応炉内に搬入する。
次いて、工程3において、シリコン基板を反応炉内に内
在させたまま、反応炉内を減圧する。
炉内圧力か、例えば数十Torr程度になったところで
反応炉内に水素ガスを、例えば数百cc/1n程度の流
量で導入する。次いて、水素ガスの導入により、炉内圧
力が数百Torrて安定したところで、炉内に水素活性
種(ラジカル)を導入する。導入する水素活性種として
は、水素イオンや水素プラズマ等が良い。
この時、反応炉は、第8図のブロック図に示す構成の反
応炉を用いることが望ましい。
同図に示すように反応炉40は管形状をなしており、そ
の炉内にシリコン基板100を搭載する基板ボート42
を内在させることかできる。反応炉4Qの周囲にはヒー
タ41が取り付けられており、該炉内温度を昇温させる
ことができる。又、反応炉41の一端は真空ポンプ44
に接続されており、該炉内を減圧させることができる。
反応炉40の他端には、該炉内とプラズマ発生装置46
の放電管内とを互いに連通させる連絡パイプ48が取り
付けられており、放電管内で発生させたプラズマを、連
絡パイプ48を使用して上記炉内に導入することができ
る。プラズマ発生装置46には高周波発生源50が接続
されており、高周波電力を、例えば放電管内に取り付け
られた図示せぬ電極板等に供給してプラズマを発生させ
る。又、プラズマ発生装置46には、これの放電管内に
反応ガスを供給するための供給パイプ52の一端が接続
されている。供給パイプ52の他端にはバルブ54が取
り付けられており、該バルブ54の開閉により、例えば
図示するように窒素(N2)、酸素(02)及び水素(
H2)等を選択して供給パイプ52内に導入できるもの
となっている。
上記構成の反応炉を用いることで、シリコン基板100
を該炉内に内在させたまま、水素活性種による洗浄が可
能となる。
又、この時、工程5において、シリコン基板を炉内に放
置するだけてはなく、炉内の温度を上げると水素活性種
の反応性がより高まり、洗浄時間を短縮できるばかりで
なく、洗浄効果をより促進させられる。
次いで、工程6において、例えば洗浄に要する所定時間
か経過した後、水素活性種の導入を停止する。
次いで、工程7において、反応炉内に水素と反応しない
不活性ガス、例えば窒素ガスを導入し、炉内雰囲気を窒
素で完全に置換する。これは、水素という危険な気体か
炉外に飛出すこと、あるいは水素と他の活性ガスとの反
応を抑制するためにも行なわれる。
次いで、工程8において、不活性ガスの導入により炉内
圧力が略大気圧程度になったところで炉内に酸素ガスを
導入し、炉内雰囲気を酸化雰囲気に置換する。
次いで、工程9において、所定の酸化条件を与えること
により、シリコン基板上に所定の熱酸化膜を形成する。
以上の工程により、第4の実施例に係わる半導体装置の
製造方法による熱酸化膜の形成か終了する。
このような方法でも、第1乃至第3の実施例と同様なシ
リコン基板の洗浄効果かある。
尚、反応炉は、第7図に示す反応炉構成の他、例えばプ
ラズマCVD装置のように反応室内部に電極を備え、反
応室内部でプラズマを発生できるもの、あるいは反応室
周囲に電極を形成し、該電極に対して高周波電力を与え
、やはり反応室内部でプラズマを発生できるもの等を用
いても良い。
上記のような洗浄は、シリコン基板表面に到達した水素
活性種と基板表面の不純物とが反応しあい、該不純物が
揮発性反応物となって炉外に排出されることによって行
なわれているものと推測される。
第9図は、この発明の第5の実施例に係わる半導体装置
の製造方法によるポリシリコン膜の形成フローの概要を
示したフローチャートである。
同図に示すように、上述の第4の実施例と同様な方法に
よって工程7まで進んだ後、工程8において、反応炉内
を再度減圧する。炉内圧力か所定圧力になったところで
、工程9において、反応炉内に、例えばシラン(SiH
2)、あるいはジシラン(Si2H6)を導入し、工程
10に示すように、シリコン基板上に所望のポリシリコ
ン膜(cVD膜)を形成する。
以上の工程により、第5の実施例に係わる半導体装置の
製造方法によるポリシリコン膜の形成か終了する。
第10図は、この発明の第6の実施例に係わる半導体装
置の製造方法によるチタン膜の形成フローの概要を示し
たフローチャートである。
同図に示すように、上述の第4の実施例と同様な方法に
よって工程7まで進んだ後、工程8において、第4図に
示したような搬送システムを利用してシリコン基板を搬
送し、工程9において、シリコン基板をスパッタ装置に
搬入する。
次いで、工程10において、スパッタ装置の反応室内に
、例えばチタン・ターゲットを装着してアルゴンイオン
を導入し、所定のスパッタ条件ニヨリ、シリコン基板上
に所望のチタン膜(スバツタ膜)を形成する。
以上の工程により、第6の実施例に係わる半導体装置の
製造方法によるチタン膜の形成が終了する。
第11図は、従来の水溶液による基板の洗浄結果、及び
この発明に係わる水素活性種にさらす同洗浄結果を示す
図である。同図中において、■は従来の方法の洗浄結果
であり、■はこの発明に係わる方法の洗浄結果である。
同図に示すように、例えば第4の実施例で説明したよう
な水素活性種にさらす洗浄によれば、水溶液による洗浄
に比較して鉄(Fe)、クロム(cr)、ニッケル(N
i)、銅(cu)、アルミニウム(AI)、ナトリウム
(Na)、カリウム(K)等の不純物が基板表面上から
激減する。
又、水素活性種にさらす洗浄では、シリコン基板の主表
面(素子形成面)のみの洗浄効果の観測も併せて行なっ
た、これによると、 鉄が従来の洗浄方法で27X 1010[atoms/
 cdコあったものが観測装置の検出限界0.33X 
1010[atoms/ c♂]以下となり観測不可能
になっていた。
同様にクロムが同6.3 X 10”[atoms/ 
c−コあったものが観測装置の検出限界0.27X 1
010[atollls/ cdコ以下に、ニッケルが
同2.2 X 1010[atoms/cj]あったも
のが観測装置の検出限界1.5 Xl010[atol
!ls/ c4]以下に、銅は従来も検出限界9.5×
1010[atqIIS/Cz]以下てあったか引き続
き検出限界以下となる結果か得られた。
次に、第12図乃至第14図を参照し、従来の洗浄方法
の後、形成された酸化膜の耐圧と、この発明に係わる洗
浄方法の後、形成された酸化膜の耐圧との比較実験の結
果について説明する。
第12図乃至第14図は、横軸に酸化膜にかかる電界の
区間、縦軸に耐圧不良発生の観測回数をとった耐圧不良
発生の分布を表すヒストグラムである。そして、第12
図は従来方法、第13図は第1の実施例による方法、及
び第14図は第4の実施例による方法のものを夫々示し
ている。
第12図に示すように、従来の洗浄方法の後、形成され
た熱酸化膜であると、酸化膜にかかる電界が5[MV/
cm]を越えると耐圧不良か発生し始める。
しかし、第13図及び第14図に示すように、この発明
に係わる洗浄方法の後、形成された熱酸化膜であると、
酸化膜にかかる電界か大体8[M V / c m ]
以上になって始めて耐圧不良が発生し始める。
このように、この発明に係わる洗浄方法を用いてから酸
化膜を形成すれば、高耐圧、即ち信頼性の高い酸化膜が
得られることが判明する。
又、この発明に係わる洗浄方法は、炉内温度、即ち熱処
理温度を高くすることによって洗浄効果を促進できる。
その傾向を、第15図及び第16図に示す。
第15図は、横軸に熱処理温度、縦軸にシリコン基板表
面に付着した鉄(Fe)原子数をとって熱処理温度と付
着鉄原子数との関係を示した図である。尚、熱処理時間
は30分てあり、用いた方法は第4の実施例である。
同図に示すように、熱処理温度が高まるにつれて付着鉄
原子数は減少し、熱処理温度によってその洗浄効果か促
進される傾向か判明する。
第16図は、横軸に熱処理時間、縦軸にシリコン基板表
面に付着した鉄(Fe)原子数をとって熱処理時間と付
着鉄原子数との関係を示した図である。尚、同図におい
て、・は熱処理温度600℃の場合を示し、口は同40
0℃の場合を示しており、用いた方法は第4の実施例で
ある。
同図に示すように、熱処理温度か高い場合には短時間の
熱処理にて付着鉄原子数を著しく減少できる。具体的に
は、熱処理温度400℃の場合、1平方センチメートル
当り、鉄原子数を1000[atoms ]  (個)
以下にするには、大体30分以上の熱処理時間を要する
か、同600℃の場合では、同1000 [atoms
コ以下にするのに大体5分程度の熱処理時間で済む。
ところで、熱処理温度を高めた場合、シリコン基板上に
形成されている酸化膜の減少か発生するといった現象も
新たに判明した。その傾向を第17図に示す。
第17図は、横軸に熱処理温度、縦軸にシリコン基板上
に形成された酸化膜減少量をとって熱処理温度と酸化膜
減少量との関係を示した図である。尚、熱処理時間は3
0分てあり、用いた方法は第1の実施例である。
同図に示すように、熱処理温度が高まるにつれ酸化膜減
少量が増加し、熱処理温度か高いと、酸化膜が基板上か
ら徐々に失なわれる傾向か判明する。
即ち、これらの熱処理温度によった洗浄効果向上と、酸
化膜減少とは互いに相反した関係にあって、この発明で
は両者とも最適となるような熱処理温度、ひいては熱処
理時間を適宜設定することか望ましい。
具体的には、同図に示すように酸化膜減少量が、大体1
100℃付近以上で著しく減少量が増加する。従って、
酸化膜減少の観点からは、熱処理温度を大体1100℃
以下に設定することが望ましい。
又、第15図に示すように付着鉄原子数が、大体400
℃付近以上で洗浄効果の向上が叡面に現れる。従って、
洗浄効果の観点からは、熱処理温度を大体400℃以上
に設定することか望ましい。
〔発明の効果] 以上説明したようにこの発明によれば、半導体基板表面
において、超高度な清浄化か実現され、金属不純物、パ
ーティクル等か極めて少ない状態の半導体基板表面に、
速やかに酸化膜やポリシリコン膜、各種金属膜等の成膜
を行なうことができる半導体装置の製造方法を提供でき
る。
【図面の簡単な説明】
第1図はこの発明の第1の実施例に係わる半導体装置の
製造方法の概要を示すフローチャート、第2図(a)乃
至第2図(f)は第1図に示すフローチャートに対応し
た処理の状態を模式的に示す図、第3図はこの発明の第
2の実施例に係わる半導体装置の製造方法の概要を示す
フローチャート、第4図はこの発明を実施するにあたり
好ましい搬送システムのブロック図、第5図はこの発明
の第3の実施例に係わる半導体装置の製造方法の概要を
示すフローチャート、第6図は従来の方法による基板の
洗浄結果とこの♀明に係わる方法による基板の洗浄結果
とを示す図、第7図はこの発明の第4の実施例に係わる
半導体装置の製造方法の概要を示すフローチャート、第
8図はこの発明を実施するにあたり好ましい反応炉構成
を示すブロック図、第9図はこの発明の第5の実施例に
係わる半導体装置の製造方法の概要を示すフローチャー
ト、第10図はこの発明の第6の実施例に係わる半導体
装置の製造方法の概要を示すフローチャート、第11図
は従来の方法による基板の洗浄結果とこの発明に係わる
方法による基板の洗浄結果とを示す図、第12図乃至第
14図は酸化膜にかかる電界と耐圧不良発生との関係を
説明するための図、第15図は熱処理温度と付着鉄原子
数との関係を示した図、第16図は熱処理時間と付着鉄
原子数との関係を示した図、第17図は熱処理温度と酸
化膜減少量との関係を示した図。 100・・・シリコン基板、104・・・酸化炉、10
6・・・酸化膜、N2・・・窒素ガス、H2・・・水素
ガス、02・・・酸素ガス。 出願人代理人 弁理士 鈴江武彦 第 図 第 図 第2図(a) 第2図(b) 第2 図(c) 第 図 第2図(d) 第2図(e) 第2 i!l(f) 第 図 第9 図 第10図 電 界 (MV/cm/div) 電 界(MV/cm/div) 第12図 第13図 電 界 (MV/cm/div) ・第14図

Claims (8)

    【特許請求の範囲】
  1. (1)半導体基板上に所望の膜を形成する前に前記半導
    体基板を水素を含む雰囲気にさらし、前記半導体基板を
    洗浄することを特徴とする半導体装置の製造方法。
  2. (2)(a)、半導体基板を不活性雰囲気で満たされた
    炉内に搬入する工程、 (b)、前記炉内に水素を導入し前記半導体基板を水素
    を含む雰囲気にさらす工程、 (c)、前記水素の導入を停止して前記炉内に不活性ガ
    スを導入し前記水素を含む雰囲気を不活性雰囲気に置換
    する工程、 (d)、前記炉内に所望の膜の成長を促す反応ガスを導
    入して前記不活性雰囲気を所望の膜成長雰囲気に置換し
    、前記半導体基板上に所望の膜を形成する工程、 を具備することを特徴とする半導体装置の製造方法。
  3. (3)前記(c)、工程の後、 (e)、前記半導体基板を前記炉内と該炉とは異なる第
    2の炉内とに連通し、前記炉及び第2の炉と同じ不活性
    雰囲気で満たされた隊道状管内に配設された搬送手段を
    使用して前記第2の炉内に搬入する工程、 (f)、前記第2の炉内で前記半導体基板上に所望の膜
    を形成する工程、 を、さらに具備することを特徴とする請求項(2)記載
    の半導体装置の製造方法。
  4. (4)前記(a)、工程の後、 (g)、前記炉内を減圧する工程、 を、さらに具備することを特徴とする請求項(2)記載
    の半導体装置の製造方法。
  5. (5)前記(a)、工程の後、 (h)、前記炉内を減圧する工程、 前記(c)工程の後、 (i)、前記炉内を減圧する工程、 を、さらに具備することを特徴とする請求項(2)記載
    の半導体装置の製造方法。
  6. (6)前記(a)、工程の後、 (j)、前記炉内を減圧する工程、 前記(c)、工程の後、 (k)、前記半導体基板を前記炉内と該炉とは異なる第
    2の炉内とに連通し、前記炉及び第2の炉と同じ不活性
    雰囲気で満たされた隊道状管内に配設された搬送手段を
    使用して前記第2の炉内に搬入する工程、 (l)、前記第2の炉内で前記半導体基板上に所望の膜
    を形成する工程、 を、さらに具備することを特徴とする請求項(2)記載
    の半導体装置の製造方法。
  7. (7)前記(b)、工程で前記炉内の温度を昇温するこ
    とを特徴とする請求項(2)記載の半導体装置の製造方
    法。
  8. (8)前記水素は水素イオンを含む水素活性種であるこ
    とを特徴とする請求項(4)乃至(6)いずれかに記載
    の半導体装置の製造方法。
JP18173290A 1990-07-10 1990-07-10 半導体装置の製造方法 Pending JPH0468526A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18173290A JPH0468526A (ja) 1990-07-10 1990-07-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18173290A JPH0468526A (ja) 1990-07-10 1990-07-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0468526A true JPH0468526A (ja) 1992-03-04

Family

ID=16105919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18173290A Pending JPH0468526A (ja) 1990-07-10 1990-07-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0468526A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786277A (en) * 1995-09-29 1998-07-28 Nec Corporation Method of manufacturing a semiconductor device having an oxide film of a high quality on a semiconductor substrate
US6258635B1 (en) 1997-10-31 2001-07-10 Nec Corporation Removal of metal contaminants from the surface of a silicon substrate by diffusion into the bulk

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786277A (en) * 1995-09-29 1998-07-28 Nec Corporation Method of manufacturing a semiconductor device having an oxide film of a high quality on a semiconductor substrate
CN1088259C (zh) * 1995-09-29 2002-07-24 日本电气株式会社 在半导体衬底上制造具有高质量氧化膜的半导体器件的方法
US6258635B1 (en) 1997-10-31 2001-07-10 Nec Corporation Removal of metal contaminants from the surface of a silicon substrate by diffusion into the bulk

Similar Documents

Publication Publication Date Title
JP5036849B2 (ja) 半導体装置の製造方法、クリーニング方法および基板処理装置
KR100453298B1 (ko) 반도체 처리 장치 및 그 클리닝 방법
TWI455194B (zh) 清潔基板表面之方法及設備
JP6980106B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法
JP5495847B2 (ja) 半導体装置の製造方法、基板処理装置および基板処理方法
JP4459329B2 (ja) 付着膜の除去方法及び除去装置
JPH1116858A (ja) 成膜装置のクリーニング方法及び処理方法
JP5805461B2 (ja) 基板処理装置および半導体装置の製造方法
JP2012049506A (ja) 成膜方法及び成膜装置
JP2001254178A (ja) 処理装置のクリーニング方法及び処理装置
JP3667038B2 (ja) Cvd成膜方法
JP4292872B2 (ja) シリコンエピタキシャルウェーハの製造方法
JPH0468526A (ja) 半導体装置の製造方法
JP2001185489A (ja) クリ−ニング方法
CN111463096B (zh) 基板处理装置的清洗方法和基板处理装置
JP2004288903A (ja) 半導体デバイスの製造方法
JP4540144B2 (ja) Cvd法及び真空処理装置
JP5568342B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理システム
JPH0331479A (ja) クリーニング方法
JP2007088166A (ja) 基板処理装置
JP2714576B2 (ja) 熱処理装置
JP2017212320A (ja) 酸化チタン膜の形成方法および形成システム、ならびにコンタクト構造の形成方法
JPH10223620A (ja) 半導体製造装置
JPH0786170A (ja) 枚葉式ホットウォール処理装置及びそのクリーニング方法
JP2006287153A (ja) 基板処理装置