JPH0468311A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0468311A JPH0468311A JP2181190A JP18119090A JPH0468311A JP H0468311 A JPH0468311 A JP H0468311A JP 2181190 A JP2181190 A JP 2181190A JP 18119090 A JP18119090 A JP 18119090A JP H0468311 A JPH0468311 A JP H0468311A
- Authority
- JP
- Japan
- Prior art keywords
- tft
- image information
- tfts
- pixel
- group selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 26
- 239000011159 matrix material Substances 0.000 claims description 7
- 206010034133 Pathogen resistance Diseases 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は液晶表示装置に係り、特に、中間調表示の可能
なアクティブマトリックス液晶デイスプレィに好適な液
晶表示装置に関するものである。
なアクティブマトリックス液晶デイスプレィに好適な液
晶表示装置に関するものである。
(従来の技術)
近年の液晶表示装置の画素用のスイッチング素子には、
高い信頼性が得られ、キャリアの移動度が大きく、液晶
駆動回路を同一基板上に集積可能であるなどの点から、
多結晶シリコンTFTが広く用いられている。
高い信頼性が得られ、キャリアの移動度が大きく、液晶
駆動回路を同一基板上に集積可能であるなどの点から、
多結晶シリコンTFTが広く用いられている。
第7図は多結晶シリコンTFTを用いた液晶表示装置の
構成図であり、各画素と対応するように設けられた画素
用TFTが形成されたガラス基板64上には、表示部6
5と共に走査側液晶駆動回路62および信号側液晶駆動
回路63が形成され、基板外には各液晶駆動回路62.
63を制御する制御回路61が設けられている。
構成図であり、各画素と対応するように設けられた画素
用TFTが形成されたガラス基板64上には、表示部6
5と共に走査側液晶駆動回路62および信号側液晶駆動
回路63が形成され、基板外には各液晶駆動回路62.
63を制御する制御回路61が設けられている。
また、このように液晶駆動回路62.63を同一基板上
に集積する場合には、基板上の信号側液晶駆動回路63
と基板外に設けられる制御回路61との接続ライン数や
回路素子数を減らして低コストおよび高信頼性を達成す
るために、各液晶駆動回路62.63には多重スイッチ
マトリックス方式が採用されることが多い。
に集積する場合には、基板上の信号側液晶駆動回路63
と基板外に設けられる制御回路61との接続ライン数や
回路素子数を減らして低コストおよび高信頼性を達成す
るために、各液晶駆動回路62.63には多重スイッチ
マトリックス方式が採用されることが多い。
この多重スイッチマトリックス方式に関しては、例えば
、1989年、ソサイエティー・フォー・インフォメー
ション・デイスプレィ シンポジウム89 ダイジェス
ト、第238頁から第241頁(SID89 DIG
EST pp、 238−241)において論じられて
いる。
、1989年、ソサイエティー・フォー・インフォメー
ション・デイスプレィ シンポジウム89 ダイジェス
ト、第238頁から第241頁(SID89 DIG
EST pp、 238−241)において論じられて
いる。
第5図は、前記信号側液晶駆動回路63に従来の多重ス
イッチマトリックス方式を適用した液晶表示装置の回路
図、第6図はそのタイミングチャートであり、特にここ
では、中間調表示の可能なi行×j列の液晶表示装置に
関して説明する。
イッチマトリックス方式を適用した液晶表示装置の回路
図、第6図はそのタイミングチャートであり、特にここ
では、中間調表示の可能なi行×j列の液晶表示装置に
関して説明する。
第5図において、信号側駆動回路部63のTFT−Q、
□〜Qnmは、各信号ライン11への画情報の供給を制
御するスイッチング用TFTであり、そのゲートには、
Q1□〜QnI、lを所定数(本実施例ではm個)ごと
に所定数(本実施例ではng:但し、mXn−j)の群
に群別して、同一群内のTFTのゲート電極を共通接続
するスイッチング用TFT群選択ライン13−1〜13
−わが接続されている。
□〜Qnmは、各信号ライン11への画情報の供給を制
御するスイッチング用TFTであり、そのゲートには、
Q1□〜QnI、lを所定数(本実施例ではm個)ごと
に所定数(本実施例ではng:但し、mXn−j)の群
に群別して、同一群内のTFTのゲート電極を共通接続
するスイッチング用TFT群選択ライン13−1〜13
−わが接続されている。
各選択ライン13−1〜13−nには、図示しないスイ
ッチング用TFT群選択手段から、それぞれスイッチン
グ用TFT群選択信号φ1〜φ。
ッチング用TFT群選択手段から、それぞれスイッチン
グ用TFT群選択信号φ1〜φ。
が入力される。
選択信号φ1.φ2.・・・、φ。は、第6図に示した
ように、各走査信号VT1.VT2゜・・・VT、がオ
ン電圧を1パルス出力する間にオン電圧を交互に1パル
スづつ順次出力する、互いに位相の異なったパルス信号
である。
ように、各走査信号VT1.VT2゜・・・VT、がオ
ン電圧を1パルス出力する間にオン電圧を交互に1パル
スづつ順次出力する、互いに位相の異なったパルス信号
である。
各T P T ’ Q 11〜Q□のソース/ドレイン
の一方には、各群内で互いに対応する同一位置のTFT
をそれぞれ共通接続する画像ライン12(12−1〜1
’2−m)が接続され、各画像ライン12−1〜12−
mには、それぞれ画情報Vs1〜Vs、が入力される。
の一方には、各群内で互いに対応する同一位置のTFT
をそれぞれ共通接続する画像ライン12(12−1〜1
’2−m)が接続され、各画像ライン12−1〜12−
mには、それぞれ画情報Vs1〜Vs、が入力される。
この画情報Vs 1−Vs 、は、第6図に示したよう
に、映像信号に同期した、中間調表示のためのアナログ
信号である。
に、映像信号に同期した、中間調表示のためのアナログ
信号である。
各Q11〜Qnlのソース/ドレインの他方には容量1
4 (14−1〜14−j)および各信号ライン11(
11−1〜1l−j)が接続され、表示部65では、各
信号ライン11−1〜11−Jと各走査ライン1O−1
−10−iとの交差部分に、各画素に対応した画素用T
FT−Trxyが接続される。
4 (14−1〜14−j)および各信号ライン11(
11−1〜1l−j)が接続され、表示部65では、各
信号ライン11−1〜11−Jと各走査ライン1O−1
−10−iとの交差部分に、各画素に対応した画素用T
FT−Trxyが接続される。
抵抗Rは、走査ライン10と信号ライン11y
との間のクロス抵抗を模式的に表したものである。
なお、同図では図を見易くするために一部のみにクロス
抵抗Rを付しである。
抵抗Rを付しである。
y
また、各画素用TFT−T r のソース/ドレy
インの一方に接続された容量Cx は、液晶容量を表し
ている。
ている。
このような構成において、例えば走査信号VT、がオン
電圧になると、その間にスイッチング用TFT群選択信
号φ1.φ2.・・・、φ□が順次オン電圧(選択電位
)となるが、例えば選択信号φ1がオン電圧のときには
、その他の選択信号φ2.φ3・・・、φ。はオフ電圧
となる。
電圧になると、その間にスイッチング用TFT群選択信
号φ1.φ2.・・・、φ□が順次オン電圧(選択電位
)となるが、例えば選択信号φ1がオン電圧のときには
、その他の選択信号φ2.φ3・・・、φ。はオフ電圧
となる。
したがって、TFT−Q11〜Q1−みがオン状態(選
択状態)となり、該Q1、〜Q1−ソース/ドレインに
接続されたm本の信号ライン11−1〜1l−rnのみ
が選択状態となる。
択状態)となり、該Q1、〜Q1−ソース/ドレインに
接続されたm本の信号ライン11−1〜1l−rnのみ
が選択状態となる。
この結果、画情報Vs1〜Vs、は信号ライン11−1
〜11−mに接続された容量14−1〜14−mに蓄積
されると共に、各信号ラインとオン状態にある走査ライ
ン10−1との交差部分のm個の画素用TFT ’ T
rll−T rl、に供給されて容1tcx −C
x1mに蓄積される。
〜11−mに接続された容量14−1〜14−mに蓄積
されると共に、各信号ラインとオン状態にある走査ライ
ン10−1との交差部分のm個の画素用TFT ’ T
rll−T rl、に供給されて容1tcx −C
x1mに蓄積される。
選択信号φ に代わって選択信号φ2がオン電圧となる
と、選択信号φ1はオフ状態となるので、前記供給され
た画情報は各容量14−1〜14−mおよび液晶容量C
x −Cx 1.によって保持される。
と、選択信号φ1はオフ状態となるので、前記供給され
た画情報は各容量14−1〜14−mおよび液晶容量C
x −Cx 1.によって保持される。
また、新たな画情報Vs1〜vSlは、前記と同様にし
て、容量14−(m+1)〜14−2mに蓄積されると
共に、TFT−021〜02mによって選択されたm本
の信号ライン11−(m+1)〜11−2mと走査ライ
ン10−1との交差部分のm個の画素用TF” ” ”
’ l(a++1) l(2m)〜Tr に、それぞれ供給される。
て、容量14−(m+1)〜14−2mに蓄積されると
共に、TFT−021〜02mによって選択されたm本
の信号ライン11−(m+1)〜11−2mと走査ライ
ン10−1との交差部分のm個の画素用TF” ” ”
’ l(a++1) l(2m)〜Tr に、それぞれ供給される。
このようにして1本の走査ラインへの画情報の蓄積が終
了すると、次の走査ライン10−2が選択されて走査信
号vT2がオン状態となり、以後、前記と同様にして画
情報の蓄積が繰り返される。
了すると、次の走査ライン10−2が選択されて走査信
号vT2がオン状態となり、以後、前記と同様にして画
情報の蓄積が繰り返される。
(発明が解決しようとする課題)
上記した従来技術は、次のような問題点を有していた。
すなわち、上記した構造の多重スイッチマトリックス方
式では、あるスイッチング用TFT群選択信号φ に代
わって選択信号φ(x+1)がオン電圧となっても、そ
のときの走査ラインに関する画情報の蓄積期間中は、該
走査ライン上の画素用TFTΦTrが常にオン状態とな
っている。
式では、あるスイッチング用TFT群選択信号φ に代
わって選択信号φ(x+1)がオン電圧となっても、そ
のときの走査ラインに関する画情報の蓄積期間中は、該
走査ライン上の画素用TFTΦTrが常にオン状態とな
っている。
その結果、スイッチング用TFT群選択信号φ に応じ
て供給された画情報は主に各容1114たけて保持され
ることになるが、画情報に応じて保持された電荷は、各
走査ライン10と信号ライン11とのクロス抵抗Rの総
和ΣRと各容量xy xy とで定まる時定数に応じて放電してしまう。
て供給された画情報は主に各容1114たけて保持され
ることになるが、画情報に応じて保持された電荷は、各
走査ライン10と信号ライン11とのクロス抵抗Rの総
和ΣRと各容量xy xy とで定まる時定数に応じて放電してしまう。
現行のTFTの製造技術では、全てのクロス抵抗Rを高
く保つことは困難であり、層間絶縁膜y の厚みの変化やピンホールの発生等によってクロス抵抗
Rxyが低くなってしまうと、前記放電によって電荷量
が変化してしまう。
く保つことは困難であり、層間絶縁膜y の厚みの変化やピンホールの発生等によってクロス抵抗
Rxyが低くなってしまうと、前記放電によって電荷量
が変化してしまう。
このような電荷量の変化は、特に中間調表示の液晶表示
装置においては中間調の変化として現れ、表示品質が低
下するといった問題が生じてしまう。
装置においては中間調の変化として現れ、表示品質が低
下するといった問題が生じてしまう。
本発明の目的は、以上に述べた問題点を解決し、表示品
質の優れた液晶表示装置を提供することである。
質の優れた液晶表示装置を提供することである。
(課題を解決するための手段)
上記した目的を達成するために、本発明では、行列方向
に配置された画素用TFTのソース/ドレインの一方を
各列ごとに共通接続し、これに画情報を供給する信号ラ
インと、各行の画素用TFTを所定数ごとに群別して同
一群内のTFTのゲート電極を共通接続し、同一行の画
素用TFT群に選択電位を順次出力するTFT群選択ラ
インとを設け、各TFT群選択ラインによる同一行での
選択電位の順次出力が、全行にわたって順次繰り返され
るようにした点に特徴がある。
に配置された画素用TFTのソース/ドレインの一方を
各列ごとに共通接続し、これに画情報を供給する信号ラ
インと、各行の画素用TFTを所定数ごとに群別して同
一群内のTFTのゲート電極を共通接続し、同一行の画
素用TFT群に選択電位を順次出力するTFT群選択ラ
インとを設け、各TFT群選択ラインによる同一行での
選択電位の順次出力が、全行にわたって順次繰り返され
るようにした点に特徴がある。
(作用)
上記した構成によれば、各画素用TFTは、同一群内の
画素用TFTへの画情報の供給期間中だけオン状態とな
り、同一行であっても他の群のTFTへの画情報の供給
期間中はオフ状態となる。
画素用TFTへの画情報の供給期間中だけオン状態とな
り、同一行であっても他の群のTFTへの画情報の供給
期間中はオフ状態となる。
すなわち、各画素用TFTは、自身への画情報の供給期
間外は常にオフ状態となるので、画情報に応じた電荷量
が、画素用TFTおよびクロス抵抗を介して放電してし
まうことはない。
間外は常にオフ状態となるので、画情報に応じた電荷量
が、画素用TFTおよびクロス抵抗を介して放電してし
まうことはない。
(実施例)
第1図は本発明の第1実施例の回路図、第2図はそのタ
イミングチャートであり、前記と同一の符号は同一また
は同等部分を表わしている。
イミングチャートであり、前記と同一の符号は同一また
は同等部分を表わしている。
本実施例では、各走査ライン16(1)〜16(1)を
それぞれn本の画素用TFT群選択ライン16 (x)
−1〜16 (x)−nに分割すると共に、表示部65
上で同一行に接続される画素用TFT・Tr をm個
づつn個の群に群別し、同一群内y のTr のゲート電極を、前記TFT群選択ライy ン16 (x)−1〜16 (x)−nで共通接続して
いる。
それぞれn本の画素用TFT群選択ライン16 (x)
−1〜16 (x)−nに分割すると共に、表示部65
上で同一行に接続される画素用TFT・Tr をm個
づつn個の群に群別し、同一群内y のTr のゲート電極を、前記TFT群選択ライy ン16 (x)−1〜16 (x)−nで共通接続して
いる。
そして、各行のTr に画情報を供給する場合Y
には、図示しない画素用TFT群選択手段が、各TFT
群選択ライン16 (x)−1〜16 (x)−nを順
次オン状態にして各群のTFTへの画情報の供給を順次
行い、このような各行への画情報の供給を、全行にわた
って順次繰り返すようにした。
群選択ライン16 (x)−1〜16 (x)−nを順
次オン状態にして各群のTFTへの画情報の供給を順次
行い、このような各行への画情報の供給を、全行にわた
って順次繰り返すようにした。
以下、本実施例の動作をさらに詳細に説明する。
画素用TFT群選択ライン16 (1)−1に供給され
るTFT群選択信号vT11がオン状態となると、T
r 11〜Tr11がオン状態になり、このときの画情
報■s1〜Vs、は、それぞれ信号ライン11−1〜1
1−mを介して前記T r 11−T r t 。
るTFT群選択信号vT11がオン状態となると、T
r 11〜Tr11がオン状態になり、このときの画情
報■s1〜Vs、は、それぞれ信号ライン11−1〜1
1−mを介して前記T r 11−T r t 。
に供給される。
続いて、選択信号” 12がオン状態になると、〜Tr
がオン状態にな 今度は’ Trl(m+1) I(2m)す、こ
のときの画情報vs1〜Vs、は、それぞれ前記T’
1(m+1) 1(2m)に供給される。
がオン状態にな 今度は’ Trl(m+1) I(2m)す、こ
のときの画情報vs1〜Vs、は、それぞれ前記T’
1(m+1) 1(2m)に供給される。
〜Tr
このようにして、第1行目の画素用TFTへの画情報の
供給が終了すると、今度は、第2行目の画素用TFTへ
画情報を供給するために、TFT群選択ライン1 B
(2)−1の選択信号” 21がオン状態となり、以後
、前記と同様にして第2行目の画素用TFTへの画情報
の供給が行われる。
供給が終了すると、今度は、第2行目の画素用TFTへ
画情報を供給するために、TFT群選択ライン1 B
(2)−1の選択信号” 21がオン状態となり、以後
、前記と同様にして第2行目の画素用TFTへの画情報
の供給が行われる。
本実施例によれば、各行の画素用TFTが所定数ごとに
群別され、同一群内のTFT−Tr は、y 該Tr へ画情報が供給される期間だけオン状態y となり、同一行の他のTFT群への画情報の供給期間中
はオフ状態となるので、前記クロス抵抗Rによる電荷の
放電を防止でき、さらには、スy イツチング用TFTも省略することができる。
群別され、同一群内のTFT−Tr は、y 該Tr へ画情報が供給される期間だけオン状態y となり、同一行の他のTFT群への画情報の供給期間中
はオフ状態となるので、前記クロス抵抗Rによる電荷の
放電を防止でき、さらには、スy イツチング用TFTも省略することができる。
しかも、本実施例によれば、画情報の供給が終了すると
直ちにTr、がオフ状態となるので、画情報を信号ライ
ン上に蓄えておく必要がない。したがって、従来技術で
は必要不可欠であった前記容jl14−1〜14−」を
省略することができる。
直ちにTr、がオフ状態となるので、画情報を信号ライ
ン上に蓄えておく必要がない。したがって、従来技術で
は必要不可欠であった前記容jl14−1〜14−」を
省略することができる。
第3図は本発明の第2実施例の回路図、第4図はそのタ
イミングチャートであり、前記と同一の符号は同一また
は同等部分を表わしている。
イミングチャートであり、前記と同一の符号は同一また
は同等部分を表わしている。
本実施例では、前記した従来技術と同様に、画情報の信
号ラインへの供給を制御するスイッチング用TFT−Q
11〜QoIlを設けている。
号ラインへの供給を制御するスイッチング用TFT−Q
11〜QoIlを設けている。
以下、本実施例の動作を詳細に説明する。
TFT群選択ライン16 (1)−1に供給されるTF
T群選択信号VT1□がオン状態となると、第4図に示
したように、これに同期してスイッチングmTFT群選
択信号φ1がオン状態になる。その結果、スイッチング
用TFT−Q11〜QIIllがオン状態となり、該Q
11〜Q1mのソース/ドレインに接続されたm本の信
号ライン11−1〜11−mのみが選択状態となる。
T群選択信号VT1□がオン状態となると、第4図に示
したように、これに同期してスイッチングmTFT群選
択信号φ1がオン状態になる。その結果、スイッチング
用TFT−Q11〜QIIllがオン状態となり、該Q
11〜Q1mのソース/ドレインに接続されたm本の信
号ライン11−1〜11−mのみが選択状態となる。
したがって、このときの画情報Vs 、 −Vs 。
は、信号ライン11−1〜11−mとTFT群選択ライ
ン16 (1)−1との交差部分の画素用TFT・Tr
−Tr、lに供給される。
ン16 (1)−1との交差部分の画素用TFT・Tr
−Tr、lに供給される。
続いて、TFT群選択信号” 12がオン状態となると
、これに同期してスイッチング用TFT群選択信号φ2
がオン状態になり、T P T ’ Q 21〜Q が
オン状態となるので、該Q21〜Q21の2■ ソース/ドレインに接続されたm本の信号ライン11−
(m+1) 〜11−2mが選択状態となる。
、これに同期してスイッチング用TFT群選択信号φ2
がオン状態になり、T P T ’ Q 21〜Q が
オン状態となるので、該Q21〜Q21の2■ ソース/ドレインに接続されたm本の信号ライン11−
(m+1) 〜11−2mが選択状態となる。
したがって、このときの画情報VS1〜VS。
は、信号ライン11−(m+1) 〜11−2mとTF
T群選択ライン16 (1)−1との交差部分の画素用
TFTeTr −Tr 1(s・1) 1(2m) ”供給される。
T群選択ライン16 (1)−1との交差部分の画素用
TFTeTr −Tr 1(s・1) 1(2m) ”供給される。
このようにして、−付置のTFTへの画情報の供給が終
了すると、今度は、TFT群選択信号VT2Iがオン状
態となり、以後、前記と同様にして第2行目の画素用T
FTへの画情報の供給が行われる。
了すると、今度は、TFT群選択信号VT2Iがオン状
態となり、以後、前記と同様にして第2行目の画素用T
FTへの画情報の供給が行われる。
明らかなように、本実施例によれば、スイッチング用T
FTを具備した点を除いて、前記した第1実施例と同等
の効果が得られる。
FTを具備した点を除いて、前記した第1実施例と同等
の効果が得られる。
(発明の効果)
以上の説明から明らかなように、本発明によれば、各画
素用TFTは、同一群内の画素用TFTへの画情報の供
給期間中だけオン状態となり、同一行であっても他の群
のTFTへの画情報の供給期間中はオフ状態となる。
素用TFTは、同一群内の画素用TFTへの画情報の供
給期間中だけオン状態となり、同一行であっても他の群
のTFTへの画情報の供給期間中はオフ状態となる。
すなわち、各画素用TFTは、自身への画情報の供給期
間外は常にオフ状態となるので、画情報に応じた電荷が
、TFTおよびクロス抵抗を介して放電してしまうこと
はないので、表示品質の優れた液晶表示装置を提供する
ことができる。
間外は常にオフ状態となるので、画情報に応じた電荷が
、TFTおよびクロス抵抗を介して放電してしまうこと
はないので、表示品質の優れた液晶表示装置を提供する
ことができる。
第1図は本発明の一実施例の回路図、第2図は第1図の
タイミングチャート、第3図は本発明の他の実施例の回
路図、第4図は第3図のタイミングチャート、第5図は
従来技術の回路図、第6図は第5図のタイミングチャー
ト、第7図はTFTを用いた液晶表示装置の構成図であ
る。 11・・・信号ライン、12・・・画像ライン、13・
・・スイッチング用TFT群選択ライン、16・・・画
素用TFT群選択ライン、R・・・クロス抵抗、Q・・
・スイッチング用TFT、Tr・・・画素用TFT。 Cx・・・液晶容量
タイミングチャート、第3図は本発明の他の実施例の回
路図、第4図は第3図のタイミングチャート、第5図は
従来技術の回路図、第6図は第5図のタイミングチャー
ト、第7図はTFTを用いた液晶表示装置の構成図であ
る。 11・・・信号ライン、12・・・画像ライン、13・
・・スイッチング用TFT群選択ライン、16・・・画
素用TFT群選択ライン、R・・・クロス抵抗、Q・・
・スイッチング用TFT、Tr・・・画素用TFT。 Cx・・・液晶容量
Claims (2)
- (1)行列方向に配置された各画素と対応するように設
けられた画素用TFTと、 画素用TFTのソース/ドレインの一方を各列ごとに共
通接続し、これに画情報を供給する信号ラインと、 各行の画素用TFTを所定数ごとに群別して同一群内の
TFTのゲート電極を共通接続する画素用TFT群選択
ラインと、 前記画素用TFT群選択ラインに選択電位を順次出力す
る画素用TFT群選択手段とを具備したことを特徴とす
る液晶表示装置。 - (2)各列ごとに設けられ、前記画情報の各供給ライン
への出力を制御するスイッチング用TFTと、スイッチ
ング用TFTを前記所定数ごとに群別して同一群内のス
イッチング用TFTのゲート電極を共通接続するスイッ
チング用TFT群選択ラインと、 前記スイッチング用TFT群に、前記画素用TFTの選
択電位の出力タイミングで選択電位を順次出力するスイ
ッチング用TFT群選択手段とを、さらに具備したこと
を特徴とする特許請求の範囲第1項記載の液晶表示装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2181190A JPH0468311A (ja) | 1990-07-09 | 1990-07-09 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2181190A JPH0468311A (ja) | 1990-07-09 | 1990-07-09 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0468311A true JPH0468311A (ja) | 1992-03-04 |
Family
ID=16096430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2181190A Pending JPH0468311A (ja) | 1990-07-09 | 1990-07-09 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0468311A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2356492A (en) * | 1999-06-18 | 2001-05-23 | Matsushita Electric Ind Co Ltd | Switch contact structure |
JP2008287978A (ja) * | 2007-05-16 | 2008-11-27 | Alps Electric Co Ltd | 固定接点パターンならびにそれを備えたスイッチ装置 |
-
1990
- 1990-07-09 JP JP2181190A patent/JPH0468311A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2356492A (en) * | 1999-06-18 | 2001-05-23 | Matsushita Electric Ind Co Ltd | Switch contact structure |
GB2356492B (en) * | 1999-06-18 | 2002-11-13 | Matsushita Electric Ind Co Ltd | Contact structure of switch |
US6573467B1 (en) | 1999-06-18 | 2003-06-03 | Matsushita Electric Industrial Co., Ltd. | Switch contact structure |
JP2008287978A (ja) * | 2007-05-16 | 2008-11-27 | Alps Electric Co Ltd | 固定接点パターンならびにそれを備えたスイッチ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0324204B1 (en) | Thin film active matrix and addressing circuitry therefor | |
KR890000649B1 (ko) | 2차원 어드레스 장치 | |
US4931787A (en) | Active matrix addressed display system | |
JP3133216B2 (ja) | 液晶表示装置及びその駆動方法 | |
US5021774A (en) | Method and circuit for scanning capacitive loads | |
EP0362948B1 (en) | Matrix display device | |
JPH0219457B2 (ja) | ||
US4736137A (en) | Matrix display device | |
US6081250A (en) | Active matrix display device and its driving method | |
JPS59169283A (ja) | 表示装置 | |
EP0715753A1 (en) | Display device | |
JP3129913B2 (ja) | アクティブマトリクス方式の表示装置 | |
CN109616482A (zh) | 阵列基板及其驱动方法、显示面板及显示装置 | |
JPH07199154A (ja) | 液晶表示装置 | |
US5448385A (en) | Active matrix liquid crystal display device with interdigitated counter electrodes | |
CN116027931B (zh) | 触控显示驱动电路、驱动方法及触控显示面板 | |
JP3202345B2 (ja) | 液晶表示装置 | |
JPH02214818A (ja) | 液晶表示装置及びその駆動方法 | |
JPH0468311A (ja) | 液晶表示装置 | |
JPH0535221A (ja) | 表示装置 | |
JP2913612B2 (ja) | 液晶表示装置 | |
JP2815102B2 (ja) | アクティブマトリクス型液晶表示装置 | |
WO2004040545A1 (ja) | 平面表示装置 | |
JPH10149141A (ja) | 液晶表示装置 | |
TW591598B (en) | Display device |