JPH0467776A - 共振形コンバータおよびその出力電圧抑制方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、軽負荷あるいは無負荷時における出力電圧の
上昇を抑制する機能をもつ共振形コンバータおよび出力
電圧抑制方法に関する。

〔従来の技術〕

共振コンバータの種類はいろいろあるが、第７図に示す
ような電圧半波共振形コンバータの場合には、その共振
形の特性により出力電圧の＄１ＩＯ１が不能になり、許
容範囲を越えてしまうことが多い。同図により先ず構成
について説明を行うと、ｌは１次巻線ＩＡと２次巻線Ｉ
Ｂを有すると共に、共振用インダクタンスとして作用す
る漏洩インダクタンスを有するトランス、２はその１次
巻線と直列接続されたＭＯＳＦＥＴのようなスイッチン
グ素子、３はスイッチング素子２に並列に接続された共
振用コンデンサ、４はスイッチング素子２のスイッチン
グ時間を制御する制御回路、５は制御回路４からのｔｉ
制御信号により動作して駆動信号をスイッチング素子２
に与える駆動回路、６はトランス１の２次巻線ＩＢの電
圧を半波整流する整流器、７はフィルタ用コンデンサ、
８は直流出力電圧の検出電圧と設定電圧との差に比例す
る大きさの信号を出力する通常の誤差増幅回路、１８は
トランジスタ１９とそのトランジスタを誤差増幅回路８
からの信号で制御する駆動回路２０などからなるアクテ
ィブダミー回路である。

このフライバック型の共振コンバータの全負荷時におけ
る共振動作は良く知られているから、説明を省略し、軽
負荷時又は無負荷時の動作について説明する。

軽負荷又は無負荷の状態に至って出力電圧が上昇すると
、誤差増幅回路８はその上昇に相当する大きさの誤差信
号を制御回路４に与え、！４御回路４はスイッチング素
子２のオフ期間を一定にしてそのオン時間の長さを制御
する。しかし、この回路構成では、スイッチング素子２
のオフ期間で、共振用コンデンサ３とトランスｌの漏洩
インダクタンスなどからなる回路定数で自由発振を行う
ので、スイッチング素子２がオフにもかかわらず電力が
トランス１の２次側に惜給され、出力電圧が上買してし
まうという欠点があった。このため、従来では出力側に
アクティブダミー回路１８を備え、誤差増幅回路８′か
ら駆動回路２０へ誤差増幅信号を与えて駆動回路２０に
よりトランジスタ１９を導通させ、出力電圧が一定にな
る様に入力側から供給された電力の一部分をアクティブ
ダミー回路１８で消費していた。なお、Ｔｉ、　Ｔｉ’
　は直流入力端子、Ｔｏ、　Ｔｏ’　は直流出力端子で
ある。

〔発明が解決しようとする問題点〕

しかし、このような従来の共振形コンバータにあっては
、軽負荷時または熾負荷時に出力電圧を抑制するために
出力側にアクティブダミー回路を設け、出力電圧の上昇
分に相当する電力をそのアクティブダミー回路に消費さ
せているので、軽負荷になるほど電力効率が低下し、電
源の発熱が大き（なるという欠点を有している。

〔問題点を解決するための手段〕

本発明ではこのような従来の共振形コンバータの問題点
を解決するために、出力電圧が第１の出力電圧設定値よ
り大きい第２の出力電圧設定値に達するとき対応する信
号を発生する誤差増幅回路からの信号の大きさににより
駆動されて、共振用コンデンサの電圧を低下させるスイ
ッチ手段を有するコンデンサ電圧抑制回路を入力側に備
えることを特徴としている。

〔作用〕

この発明によれば、軽負荷時又は無負荷時に、出力電圧
が第１の出力電圧設定値より大きい第２の出力電圧設定
値を超えるとき、誤差増幅回路が誤差増幅信号を発生し
、その誤差信号によりコンデンサ電圧抑制回路のスイッ
チングが駆動されて共振用コンデンサ、又は／および共
振用コンデンサと並列接続されたコンデンサの電荷の一
部分を入力電源側に放出するので、軽負荷時又は無負荷
時においても電力効率をほとんど低下させることなく、
出力電圧を第２の出力電圧設定値に保持できる。

〔実施例〕

先ず第１図および第３図により本発明の基本的な一実施
例について説明する。

第１図において、各部材を示す記号のうち第７図に示し
た記号と同一のものは相当する部材を示す。

誤差増幅回路８は、直流出力端子ＴＯとＴｏ’間の直流
出力電圧の検出電圧■。と予め決めた第１の出力電圧設
定値ｖｌとの差の電圧を求め、増幅してなる第１の誤差
信号Ｓ１を制御回路４に与える。また、誤差増幅回路８
は前記検出電圧■９と、第１の出力電圧設定値Ｖ、より
も高い第２の出力電圧設定値ｖ２とを比較し、これらの
差に比例する第２の誤差信号Ｓ２をアイソレージコン回
路９を介してコンデンサ電圧抑制回路１０に与える。ア
イソレージタン回路９はトランス１の１次側と２次側を
直流的に絶縁する通常のものである。コンデンサ電圧抑
制回路１０は、誤差増幅回路８からの第２の誤差信号Ｓ
２の大きさによって共振用コンデンサ３の電荷の一部分
を直流入力端子Ｔｉへ放出して直流入力電源に戻し、共
振用コンデンサ３の電圧を制御するものである。このよ
うな共振用コンデンサ３の電圧を、直流出力電圧と第２
の出力電圧設定値との差の大きさに対応する信号Ｓ２で
＄制御された電圧に制限することにより、軽負荷時又は
無負荷時の出力電圧を第２の出力電圧設定値に相応する
一定電圧に抑制することができる。

次に第２図により本発明のより具体的な一実施例につい
て説明する。

同図において、第１図および第７図に示した記号と同一
の記号は相当する部材を示すものとするアイソレーショ
ン回路９は発光素子９ａと受光素子９ｂとからなる通常
のホトカプラである。

コンデンサ電圧抑制回路ｌＯは、アイソレージ２ン回路
９が導通するときオンするトランジスタ１１、トランジ
スタ１１の保護用ダイオード１２、好ましくは共振用コ
ンデンサ３のキャパシタンスよりもかなり大きなキャパ
シタンスをもつコンデンサ１３、逆流阻止用ダイオード
１４、および抵抗１５．１６．１７からなる。ここで、
トランジスタ１１と抵抗１５〜１７は可変インピーダン
ススイッチ手段を構成する。

次に斯かる回路構成の軽負荷時又は無負荷時の動作説明
を行う。

軽負荷又は無負荷になり、直流出力端子Ｔ０．１０間の
電圧が第４図に示すように、第１の出力電圧設定値Ｖ、
より高い第２の出力電圧設定値Ｖ２を超えると、誤差増
幅回路８はそれら電圧の差に相当する信号Ｓ２をアイソ
レーション回路９を介してコンデンサ電圧抑制回路１０
に与える。このとき抵抗１６、ホトカブラの受光素子９
ｂおよび抵抗１７を介して流れる電流は誤差増幅回路８
からの誤差信号Ｓ２の大きさに比例し、その電流に比例
する抵抗７の電圧でトランジスタ１１は制御される。

一方、コンデンサ１３はダイオード１４を介して共振用
コンデンサ３に接続されており、また共振用コンデンサ
３の共振による電圧は入力端子Ｔｉ、Ｔｊ′間の入力電
圧より高くなるよう設定されているので、コンデンサ１
３は共振用コンデンサ３の電圧とほぼ同一の電圧に充電
されている。

トランジスタ１１の導通に伴い、コンデンサ１３および
共振用コンデンサ３の電荷は実質的に抵抗１５とトラン
ジスタ１１のインピーダンスにより制限されながら入力
端子Ｔｉ側に放電され、エネルギーとして入力電源に戻
される。このようにコンデンサＩ３の充電々圧を＄ＩＩ
御することにより、共振コンデンサ３の電圧の振幅を第
５図に示すように制限し、トランスｌの２次巻線に発生
する交流電圧の振幅を制限して出力電圧の上昇を抑制し
ている。

そして出力電圧が第２の設定電圧ｖ２よりも降下すると
、誤差増幅回路８は今までアイソレーション回Ｆａ９を
通してコンデンサ電圧抑制回路１０に与えていた信号Ｓ
２の供給を連続的に止めるので、トランジスタ１１を含
む可変インピーダンススイッチ手段は十分大きなインピ
ーダンスを呈し続けるようになる。これにより、可変イ
ンビーダンススインチ手段を通してのコンデンサＩ３お
よび３の放電は連続して止み、定常の共振動作が行われ
る。

次に第３図、第６図（Ａ）乃至（Ｄ）により本発明の他
の一実施例について説明するが、第１図および第２図に
示した記号と同一の記号は相当する部材を示すものとす
る。

１ｉｊｌ記実施例と同様に誤差増幅回路８は、出力端子
Ｔ０．７０Ｊ間の直流出力電圧が第２の設定電圧ｖ２を
超えるとき誤差増幅された第２の信号Ｓ２も生じる。こ
の信号Ｓ２は第１の信号Ｓ１と同様に制御回路４に入力
される。制御回路４は第２の信号Ｓ２により第２の制御
信号を第２の駆動回路５′に与え、この駆動回路５′は
駆動信号をコンデンサ電圧抑制回路ＩＯに与える。その
駆動信号によりコンデンサ電圧抑制回路１０のトランジ
スタ１１はターンオンし、共振用コンデンサ３の電荷は
ダイオード１４、トランジスタ１１および抵抗１５を介
して直流入力端子Ｔｉ側に放出される。このときの放電
々流は実質的に抵抗Ｉ５の抵抗値の大きさで制限される
。

さらに、この動作について第６図（Ａ）〜（Ｄ）を用い
て説明する。

時刻１．で同図（Ｂ）に示すようにスイッチング素子２
がターンオフすると、同図（Ａ）に示すように共振用コ
ンデンサ３の端子電圧が上昇を始める。時刻ｔ２で直流
出力電圧が第４図に示したように第２の設定電圧ｖ２を
超えると、前述のように誤差増幅回路８、制御回路４お
よび第２の駆動回路５′などが動作し、コンデンサ電圧
抑制回路ＩＯのトランジスタ１１が同図（Ｃ）に示すよ
うにターンオンする。これに伴いダイオード１４が導通
してトランス１−に蓄えられたエネルギーを入力電源側
に放出し、したがって、コンデンサ３の端子電圧は抵抗
１５の値などで決定される放電時定数で降下し、直流入
力端子Ｔｉ、　Ｔｉ’間の直流入力電圧Ｖｉにほぼ等し
い電圧となる。

このように軽負荷又は無負荷時に共振用コンデンサ３の
端子電圧を制限することにより、直流出力端子Ｔ０．７
　、１間の電圧を全負荷時の設定電圧ｖ１より高い第２
の設定電圧ｖ２に制限することができしかも入力電源側
にエネルギーを戻しているので電力効率が高い。

なｈ、以上の実施例においては共振用インダクタンスと
してトランスの漏洩インダクタンスを利用したが、別途
トランスの１次巻線と直列にインダクタを接続してもよ
い。またスイッチング素子をＦＥＴとして説明したが、
バイポーラトランジスタ或いはサイリスタ、又はＩＧＢ
Ｔなど他の半導体素子でも勿論よい。さらにまた、出力
電圧検出器を別途示しておらないが、これは誤差増幅回
路の入力回路の一部分に含まれている。

〔発明の効果〕

以上述べたように本発明によれば、軽負荷時又は無負荷
時に共振用コンデンサの電荷の一部分を入力電源側に戻
しているので、電力効率をほとんど低下させることなく
直流出力電圧を設定値に制限できる。

【図面の簡単な説明】

第１図乃至第３図はそれぞれ本発明に係る実施例を示す
図である。第４図乃至第６図は本発明を説明するための
図面であって第４図は出力電圧−出力電流特性を示し、
第５図は電圧ｆｉ１限を示し、第６図は各部の波形を示
す。第７図は従来例を説明するための回である。 １−トランス、　　２−スイッチング素子３−共振用コ
ンデンサ、　４−制御回路５．５′−駆動回路、　　８
−誤差増幅回路９−アイソレーション回路 １０−コンデンサ電圧抑制回路 特許出願人　　オリジン電気株式会社 コソテ゛ソ寸喘し圧」９体・１０了各 革 午 呪 竿 図 第 呪

Claims (3)

【特許請求の範囲】
1. （１）１次巻線と２次巻線を有するトランス、該トラン
   スの１次巻線と直列に接続される１個以上のスイッチン
   グ素子、該スイッチング素子を制御するための制御回路
   、共振用コンデンサ、共振用インダクタンス、および前
   記トランスの２次巻線に接続された整流器とからなる共
   振形コンバータにおいて、出力電圧が第１の出力電圧設
   定値よりも高い第２の出力電圧設定値に達するとき対応
   する出力信号を発生する誤差増幅回路を備えると共に、
   前記共振用コンデンサと並列にダイオードを介して接続
   されるコンデンサと、前記誤差増幅回路からの信号によ
   り動作して前記コンデンサの電荷を入力電源側に放電す
   る可変インピーダンススイッチ手段とからなるコンデン
   サ電圧抑制回路を入力側に備えたことを特徴とする共振
   形コンバータ。
2. （２）１次巻線と２次巻線を有するトランス、該トラン
   スの１次巻線と直列に接続される１個以上のスイッチン
   グ素子、該スイッチング素子を制御するための制御回路
   、共振形コンデンサ、共振用インダクタンス、および前
   記トランスの２次巻線に接続された整流器とからなる共
   振形コンバータにおいて、出力電圧が第１の出力電圧設
   定値よりも高い第２の出力電圧設定値に達するとき対応
   する出力信号を発生する誤差増幅回路を備えると共に、
   前記誤差増幅回路からの信号に応じて動作して前記共振
   用コンデンサの電荷を入力電源側に放電するスイッチ手
   段からなるコンデンサ電圧抑制回路を入力側に備えたこ
   とを特徴とする共振形コンバータ。
3. （３）電圧半波共振形コンバータにおいて、軽負荷時又
   は無負荷時に共振電力の一部分を入力電源に戻し、出力
   電圧の上昇を抑制することを特徴とする共振形コンバー
   タの出力電圧抑制方法。