JPH0467651A - 自動配線方式 - Google Patents

自動配線方式

Info

Publication number
JPH0467651A
JPH0467651A JP2179510A JP17951090A JPH0467651A JP H0467651 A JPH0467651 A JP H0467651A JP 2179510 A JP2179510 A JP 2179510A JP 17951090 A JP17951090 A JP 17951090A JP H0467651 A JPH0467651 A JP H0467651A
Authority
JP
Japan
Prior art keywords
wiring
rough
area
grids
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2179510A
Other languages
English (en)
Other versions
JP2885897B2 (ja
Inventor
Takaaki Aoki
孝哲 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2179510A priority Critical patent/JP2885897B2/ja
Priority to US07/727,431 priority patent/US5361214A/en
Publication of JPH0467651A publication Critical patent/JPH0467651A/ja
Application granted granted Critical
Publication of JP2885897B2 publication Critical patent/JP2885897B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、半導体集積回路の配線パターンの自動設計
を行う自動配線方式に関する。
(従来の技術) 半導体集積回路の配線パターンの自動設計には、汎用計
算機上で動作するレイアウトCADプログラムが用いら
れている。
このレイアウトCADプログラムによる配線パターンの
自動設計は、まず、配線領域を実配線グリッド(実際の
配線処理時に用いられる格子)よりも大きい間隔の格子
状に分割する。分割された複数の格子のうち、実配線が
通過する経路となる概略配線経路を求めた後、配線領域
を複数の格子を含むいくつかの小領域に分割する。さら
に、分割された小領域内の詳細配線(実配線)を行うよ
うになっている。
従来の自動配線方式では、小領域内の詳細配線を行う際
に、1台の汎用計算機によって小領域を1つづつ処理し
ていた。
一方、レイアウトCADプログラムが扱う問題は、近年
の半導体集積回路の集積度の向上に伴い、年々増加して
いる。レイアウトに必要な処理時間は、半導体に集積さ
れる部品数をNとするとN2のオーダで増加する。これ
により、レイアウトに必要な処理時間の増加の度合いは
、汎用計算機の実行速度の向上の度合いに比べてはるか
に大きい。
(発明が解決しようとする課題) このように、従来の自動配線方式では、1台の汎用計算
機によって小領域を1つづつ処理していた。このため、
現存する最高速の計算機を用いても、大規模に集積化し
た半導体集積回路のレイアウトを実用的な処理時間で行
うことは不可能になる恐れがある。
そこでこの発明は、このような従来の事情を鑑みてなさ
れたものであり、その目的とするところは、複数の小領
域内の配線処理を同時並列に行うことにより、レイアウ
ト処理時間を短縮することができる自動配線方式を提供
することにある。
[発明の構成] (課題を解決するための手段) 上記目的を達成させるため、この発明は、半導体集積回
路上の配線領域を格子状に分割し、分割された複数の格
子のうち実配線の概略配線経路となる格子を求めた後、
前記配線領域を、複数の小領域に分割し、これら複数の
小領域内の詳細配線を前記概略配線を基に同時並列に行
い、前記複数の小領域内の詳細配線経路を決定する際に
、お互いに隣接する前記小領域の小領域内の配線経路決
定を同時に行わず、1つの小領域の小領域内の配線経路
決定が終了した後、この1つの小領域に隣接する小領域
の小領域内の配線経路決定を行うように構成されている
(作用) 上記構成において、この発明は、クライアント計算機に
よって半導体集積回路上の配線領域を、実配線グリッド
より大きい間隔の格子状に分割する。複数の格子のうち
、実配線経路を近似する概略配線経路となる格子を求め
る。この後、格子状に分割した配線領域を、隣接する複
数の格子を含むいくつかの小領域に分割する。
そして、分割された複数の小領域内の詳細配線を、複数
台のサーバ計算機によって同時並列に行うようにしてい
る。
(実施例) 以下、図面を用いてこの発明の詳細な説明する。
第1図は、この発明の自動配線方式を実現するシステム
の一実施例を示す構成図である。
同図に示すシステムは、LAN (ローカル エリア 
ネットワーク)1によって構成されている。
このLANIには、1台のクライアント計算機(以下、
クライアントと略す。)3と、複数台のサーバ計算機(
以下、サーバと略す。)5とが接続されている。
クライアント3は、配置データの読み込み、配線領域の
格子状への分割、概略配線処理、配線領域の小領域への
分割などを行うものである。また、クライアント3は、
分割した小領域をサーバ5へ与え、サーバ5を制御する
機能も有している。
サーバ5は、クライアント3より与えられた小領域内の
詳細配線を行うところである。複数台のサーバ5により
、複数の小領域内の詳細配線を同時並列に行っている。
これらクライアント3とサーバ5は、LAN1を利用し
て通信やデータ101の転送を行っている。
このように、この発明の自動配線方式のシステムは構成
されており、次に、この発明による概略配線処理と詳細
配線処理とを説明する。
第2図(A)乃至第2図(F)は、局所的な配線処理を
説明するための配線領域および小領域の平面図である。
第2図(A)で示すように、クライアント3によって配
線領域7が格子状に分割され、複数の概略格子9が形成
される。この概略格子9は、実配線グリッド(実際の配
線処理時に用いられる格子)の間隔よりも大きい間隔の
格子である。概略格子9の大きさによってそこを通過す
ることができる実配線本数の上限値(容量)が定められ
ている。
複数の概略格子9のうち、実配線の通過経路となる概略
格子9が求められ、これらの概略格子9の繋がりが概略
配線経路11となる。このとき、概略格子9の容量を越
えないような概略配線経路11が求められる。なお、概
略格子9の一部に後述する配線禁止領域が被さっていて
も、実配線が通過可能であれば、この概略格子9は概略
配線経路11を構成する。図中、黒く塗り潰された概略
格子13は、この格子の中に実配線される端子が配置さ
れている格子である。
概略配線経路11が求められると、配線領域7はクライ
アント3により、第2図(B)中の太線で示すような、
いくつかの小領域15に分割される。小領域15には、
複数の概略格子9が含まれている。この小領域15の大
きさは、サーバ5の配線性能に合わせ、最も能力が出る
大きさに設定されている。従って、チップの大きさによ
って分割数は異なることになる。
分割された複数の小領域15の1つが、1台のサーバ5
に与えられる。サーバ5に与えられた小領域15は、第
2図(C)のように概略配線経路11が消去され、小領
域15の周辺の概略配線経路11が通過した位置には、
線状の仮端子19が配置される。この仮端子19の長辺
の長さは、概略端子9の幅と等しい。また、小領域15
には、実配線される端子21、および電気的な条件など
によって配線してはいけない配線禁止領域23が表され
ている。
小領域15は、サーバ5によって各仮端子19あるいは
端子21間の配線処理が行われ、第2図(D)に示すよ
うな詳細配線25が形成される。
詳細配線25の形成が終了すると、この小領域15はク
ライアント3に返還される。返還された小領域15は、
クライアント3によって第2図(E)のように配線領域
7内に登録される。
1つの小領域15が登録されると、次に、この小領域1
5に隣接する複数の小領域15が複数台のサーバ5に与
えられ、同時並列に処理される。
このとき、お互いに隣接する小領域15が、同時並列に
処理されないようにサーバ5に与えられる。
これは、隣接する小領域15にまたがる概略配線経路1
1があった場合、この概略配線経路11がら詳細配線2
5を形成したとき3、隣接する小領域15間の接合辺(
図中、太線)上で詳細配線25の経路が食い違うことが
あるからである。
第2図(F)は、並列処理される小領域15の1つを示
したものである。この小領域15は、概略配線経路11
が消去され、実配線される端子21が配置される。さら
に、登録された小領域15内の詳細配線25が到達した
位置には、点状の仮端子27が配置される。
このように、配線領域7全面の詳細配線25の形成が終
了するまで、複数台のサーバ5によって複数の小領域1
5が同時並列に処理される。
次に、概略配線経路11から詳細配線25が形成される
大局的な様子を、第3図(A)乃至第3図(F)を参照
に説明する。
第3図(A)に示すように、配線領域7は複数の概略格
子9に分割され、概略配線経路11a、11bが求めら
れる。
この後、第3図(B)のように、配線領域7はいくつか
の小領域15に分割される。これにより、各小領域15
の周辺の概略配線経路11a、11bが通過した位置に
は、図中aおよびbて示す仮端子19a、19bが配置
される。また、AあるいはBは、実配線される端子21
A、21Bを表している。
複数に分割された小領域15のうち、まず、中央の小領
域15の詳細配線25aが形成される。
第3図(C)中の網が掛けられた小領域29が、詳細配
線25aが形成された小領域である。
次に、第3図(D)に示すように、中央の小領域29に
隣接する4つの小領域29の詳細配線25a、25bが
、同時並列に形成される。
さらに、第3図(E)乃至第3図(F)から分かるよう
に、詳細配線25aあるいは25bが形成された小領域
29に隣接する複数の小領域29の詳細配線処理が、複
数のサーバ5によって同時並列に行われる。
このように、詳細配線処理が終了した小領域29に隣接
する小領域15の詳細配線処理を行うようにしたので、
隣接する小領域15にまたがる詳細配線25a、25b
を自然な形で延長することができる。これにより、不要
な配線経路の曲りを少なくし、ひいては配線の結線率を
向上させることができる。
第3図で示した並列処理では、種となる中央の1つの小
領域15を中心にして詳細配線処理が広がっているが、
種となる小領域15を複数設定することも可能である。
第4図(A)乃至第4図(B)に、種となる小領域15
を複数設定した場合の例を示す。
第4図(A)で示した配線領域7は、複数の小領域15
に分割されている。図中の黒く塗り潰された小領域31
は、種となる小領域である。第4図(B)は、第4図(
A)で示した種となる小領域31を中心に、詳細配線処
理が広がっている様子を示している。図中、黒く塗り潰
された小領域29は、詳細配線処理が終了した小領域で
ある。
なお、この種となる小領域31は、配線領域7の内側だ
けに限らず、配線領域7の周辺上に設定することも可能
である。
以上説明したように、複数の小領域15の詳細配線処理
を、複数台のサーバ5によって同時並列に行うようにし
たため、配線処理速度を向上させることができる。第5
図は、サーバ50台数に対する処理速度の向上を示すグ
ラフである。
図中の点線は処理時間の理論値を、黒丸は処理時間の実
測値を示している。このグラフから分かるように、サー
バ5が1台のときの処理速度を1とすると、2台で速度
は2倍に向上し、3台では3倍に、4台では4倍に向上
しており、実測値はほぼ直線的に短縮されている。これ
より、サーバ5間あるいはサーバ5とクライアント3間
の通信、データ転送による処理速度の低下はみられない
ことが分かる。
なお、サーバ5の台数は、小領域15の数と同じ台数に
する必要はない。サーバ5の台数か小領域15の数より
少ない場合でも、処理が終わったサーバ5に次々と小領
域15を与えることにより、配線領域7全面の詳細配線
を並列処理させることが可能である。
また、今回の実施例では、LAN1を用いてシステムを
構成したが、これに限ることは無い。例えば、複数のプ
ロセッサで共有される記憶装置を持つ並列処理用計算機
、あるいは複数のプロセッサ間を通信チャネルで接続し
た並列処理用計算機で実現することも可能である。
[発明の効果コ 以上説明してきたように、この発明による自動配線方式
であれば、複数の小領域を複数台のサーバ計算機に与え
、小領域内の詳細配線処理を同時並列に行うようにした
。これにより、配線処理時間を大幅に短縮することがで
き、大規模化する半導体集積回路のレイアウト処理を実
用的な時間で行うことが可能となる。
【図面の簡単な説明】
第1図はこの発明の自動配線方式を実現するシステム構
成図、第2図は局所的な配線処理を説明するための配線
領域および小領域の平面図、第3図(A)乃至第3図(
F)は大局的な配線処理を説明するための配線領域の平
面図、第4図(A)および第4図(B)は種となる小領
域の設定例を示す配線領域の平面図、第5図はサーバの
台数に対する配線処理速度の向上を示すグラフである。 1・・・LAN (ローカル エリア ネットワーク)
3・・・クライアント計算機 5・・・サーバ計算機 7・・・配線領域 9.13・・・概略格子 11、lla、11b・・・概略配線経路15・・・小
領域 19.19a、19b、27−・・仮端子21.21A
、21B・・端子 23・・・配線禁止領域 25.25a、25b−・・詳細配線 29・・・詳細配線が終了した小領域 31・・・種となる小領域

Claims (1)

    【特許請求の範囲】
  1.  半導体集積回路上の配線領域を格子状に分割し分割さ
    れた複数の格子のうち実配線の概略配線経路となる格子
    を求めた後、前記配線領域を、複数の小領域に分割し、
    これら複数の小領域内の詳細配線を前記概略配線を基に
    同時並列に行い、前記複数の小領域内の詳細配線経路を
    決定する際に、お互いに隣接する前記小領域の小領域内
    の配線経路決定を同時に行わず、1つの小領域の小領域
    内の配線経路決定が終了した後、この1つの小領域に隣
    接する小領域の小領域内の配線経路決定を行うことを特
    徴とする自動配線方式。
JP2179510A 1990-07-09 1990-07-09 自動配線方式 Expired - Fee Related JP2885897B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2179510A JP2885897B2 (ja) 1990-07-09 1990-07-09 自動配線方式
US07/727,431 US5361214A (en) 1990-07-09 1991-07-09 Method for automatically determining wiring routes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2179510A JP2885897B2 (ja) 1990-07-09 1990-07-09 自動配線方式

Publications (2)

Publication Number Publication Date
JPH0467651A true JPH0467651A (ja) 1992-03-03
JP2885897B2 JP2885897B2 (ja) 1999-04-26

Family

ID=16067064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2179510A Expired - Fee Related JP2885897B2 (ja) 1990-07-09 1990-07-09 自動配線方式

Country Status (1)

Country Link
JP (1) JP2885897B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0494151A (ja) * 1990-08-09 1992-03-26 Nec Corp 集積回路の並列配線処理方法
US6378121B2 (en) 1997-03-27 2002-04-23 Nec Corporation Automatic global routing device for efficiently determining optimum wiring route on integrated circuit and global routing method therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0494151A (ja) * 1990-08-09 1992-03-26 Nec Corp 集積回路の並列配線処理方法
US6378121B2 (en) 1997-03-27 2002-04-23 Nec Corporation Automatic global routing device for efficiently determining optimum wiring route on integrated circuit and global routing method therefor

Also Published As

Publication number Publication date
JP2885897B2 (ja) 1999-04-26

Similar Documents

Publication Publication Date Title
US6463575B1 (en) Cell-layout method in integrated circuit devices
US6088518A (en) Method and system for porting an integrated circuit layout from a reference process to a target process
JPH03173471A (ja) マスタスライス方式lsiの配線構造
US4903214A (en) Method for wiring semiconductor integrated circuit device
JPH0467651A (ja) 自動配線方式
JP2664465B2 (ja) 半導体装置のセル配置方法
JP3570883B2 (ja) 半導体集積回路の配線方法
JPS63308676A (ja) 木構造を用いたフロアプラン処理方式
JPH0442571A (ja) 半導体集積回路装置における集積回路素子の配置方法
JP2965259B2 (ja) 半導体集積回路の配置方法
JP2818247B2 (ja) 半導体装置の自動配線方法
Khokhani et al. Placement of variable size Circuits on LSI Masterslices
JP3017181B1 (ja) 半導体集積回路の配線方法
JPS60263444A (ja) 半導体装置
JP2656840B2 (ja) チャネル配線装置
JPS61287244A (ja) 半導体素子
JPS63260150A (ja) 集積回路の配置設計方法
JP2553709B2 (ja) セルのグループ化方法
JPH02303142A (ja) アナログlsiにおける自動レイアウト方法
JPS58157150A (ja) マスタスライス型半導体集積回路の製造方法
JPH0443665A (ja) 半導体装置及びその製造方法
JPH06291188A (ja) 半導体集積回路の自動配線処理方式
JPH02278830A (ja) 半導体装置の配線方法
JPH0318052A (ja) 半導体抵抗形成方法
JPH0536832A (ja) 論理セルの並列配置処理方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees