JPH0465577B2

JPH0465577B2 -

Info

Publication number: JPH0465577B2
Application number: JP62222382A
Authority: JP
Inventors: Katsumi Myake
Original assignee: Daihatsu Motor Co Ltd
Current assignee: Daihatsu Motor Co Ltd
Priority date: 1987-09-04
Filing date: 1987-09-04
Publication date: 1992-10-20
Also published as: JPS6465955A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、通信システムに関し、更に詳しく
は、否定応答（NAK）の方式を改良した通信シ
ステムに関する。

〔従来の技術〕

複数の局が共通の伝送ラインで結ばれた通信シ
ステムでは、伝送の誤りをチエツクするために、
ビツト・フレームに垂直パリテイビツトを設けた
り、データ・フレームに水平パリテイ検査コード
を設けたりして送信している。そして、受信側で
これらをチエツクして、正しければ肯定応答
（ACK）を返送し、誤つておれば否定応答
（NAK）を返送して再送を促すわけである。

かかる応答は、一般に伝送制御コードとして規
定されており、例えばJIS規格では肯定応答
（ACK）は「06H」、否定応答（NAK）は
「15H」と定められている。

〔発明が解決しようとする問題点〕

上記の如き応答方式では、否定応答を返送する
のにも通常のプロトコルに従わればならない。

このため、受信側でエラーを検出しても直ちに
否定応答を返送できず、迅速性、柔軟性に欠け、
無駄な伝送時間を費やす問題点がある。

従つて、本発明の目的とするところは、否定応
答を直ちに返送することが出来る通信システムを
提供することにある。

〔問題点を解決するための手段〕

本発明の通信システムは、複数の局が共通の伝
送ラインで結ばれ、伝送ラインに「１」を送出す
る局と「０」を送出する局とが同時に存在すると
きには「０」がライン信号となる通信システムに
おいて、否定応答（NAK）としてビツト・フレ
ーム長以上連続する「０」信号を出力する否定応
答出力手段を少なくとも１つの局に設けたことを
構成上の特徴とするものである。

〔作用〕

否定応答として伝送ラインに「０」を出力する
と、他の送信局が伝送ラインに「１」を送出して
いてもこれに優先する。そして、「０」の続く時
間はビツト・フレーム長以上であるから、通常の
コードと明らかに区別することが出来る。

従つて、他の送信局の伝送終了を持つことなく
直ちに否定応答を返送できることとなり、迅速
性、柔軟性が向上する。

また、複数の受信局が重複して否定応答を出力
してもよいから、応答アルゴリズムが簡単にな
る。

〔実施例〕

以下、図に示す実施例に基づいて本発明を更に
詳しく説明する。ここに第１図は本発明の一実施
例の通信システムの一つの局の要部ブロツク図、
第２図及び第３図は第１図に示す通信システムの
優先順位処理の作動を説明するためのタイムチヤ
ート、第４図及び第５図は第１図に示す通信シス
テムの否定応答処理の作動を説明するためのタイ
ムチヤートである。なお、図に示す実施例により
本発明が限定されるものではない。

第１図に示す通信システム１では、複数の局が
共通の伝送ライン２で結ばれている。２０はその
一つの局を示している。

通信方式は、調歩同期式NRZ通信方式であり、
伝送ライン２に「１」を送出する局と「０」を送
出する局とが同時に存在するときには「０」がラ
イン信号となる。

伝送ライン２からラインレシーバ３で取り込ま
れたライン信号R_xは、CPU４に入力される。ま
た、アンド回路８およびエクスクルーシブオア回
路１８に入力される。また、アイドル信号カウン
タ９のクリア入力信号となる。

CPU４の送信信号U_xは、ノツト回路５及びア
ンド回路６を経て、オア回路１９に入力される。

CPU４の否定応答信号NAKは、オア回路１９
に入力される。

オア回路１９の出力は、ラインドライバ７に与
えられ、ラインドライバ７は送出信号T_xを伝送
ライン２へ送出する。

アンド回路８の出力信号は、ビツト時間カウン
タ１３のクリア入力端子に接続されている。

そこで、受信信号R_xの立下がりエツジによつ
て両カウンタ９，１３がクリアされる。

アイドル信号カウンタ９がクリアされると、ア
イドル信号I_x＝「０」となり、そのアイドル信号
I_xはノツト回路１０を介してアンド回路１１に入
力されているので、そのアンド回路１１を通つて
クロツク信号がアイドル信号カウンタ９に入力さ
れ、カウントを開始する。そして、例えばビツ
ト・フレーム長よりも少し長いアイドル時間τ_w後
にカウントアツプしてアイドル信号I_x＝「１」と
なる。

アイドル信号I_x＝「１」となると、アンド回路
１１でクロツク信号がカツトされ、アイドル信号
カウンタ９はホールド状態となる。また、カウン
ト中はアンド回路８でカツトされていた受信信号
R_xがビツト時間カウンタ１３に入力可能となる。

アイドル信号I_xは、CPU４に入力される。ま
た、マスクフラグ１７のリセツト入力となり、そ
の立上りエツジでマスクフラグ１７をリセツトす
る。

さて、アンド回路８の出力信号の立下がりエツ
ジが、ワンシヨツト回路１２に入力されると、時
間τ_s後にパルスを出力する。

また、アンド回路８の出力信号の立下がりエツ
ジでクリアされたビツト時間カウンタ１３は、ア
ンド回路１１を通じて与えられるクロツクでカウ
ントを開始し、１ビツト時間τ毎にパルスを出力
する。そのパルスは、ワンシヨツト回路１４に入
力され、ワンシヨツト回路１４は入力されるパル
スの立上がりから時間τ_c後にパルスを出力する。

ワンシヨツト回路１２及び１４の出力パルスは
オア回路１５を介して比較タイミング信号C_xと
なり、Ｄフリツプフロツプ１６のクロツク入力と
なる。

一方、受信信号R_xと、CPU４の送信信号U_xと
はエクスクルーシブオア回路１８に入力され、そ
の出力信号たる比較信号D_xは前記Ｄフリツプフ
ロツプ１６のＤ入力となる。

そこで、Ｄフリツプフロツプ１６は、比較タイ
ミング信号C_xの立上がりエツジで比較信号D_xを
読み込む。

Ｄフリツプフロツプ１６の否定側出力は、RS
フリツプフロツプからなるマスクフラグ１７のセ
ツト入力となる。リセツト入力にはアイドル信号
I_xが入力される。

マスクフラグ１７は、セツト入力への立下がり
エツジでセツトされ、リセツト入力への立ち上が
りエツジでリセツトされる。その否定側出力は、
CPU４に入力されると共に、マスク信号M_xとし
て前記アンド回路６に入力される。

CPU４は、送信に際しては、アイドル信号I_x＝
「１」をチエツクして伝送ライン２が使用されて
いないことを確認し、送信信号U_xを出力する。
そして、送信信号U_xを出力した後でマスク信号
M_xをチエツクし、マスクされていないければ送
信が完了したと判断し、マスクされておれば送信
が中止されたと判断し、再送信を行う。

さて、この通信システム１では、スタートビツ
トの次の数ビツトを送信の優先順位決定のための
優先順位コードとし、優先順位の高い局が送信を
継続し、優先順位の低い局が送信を中止する方式
を採用している。即ち、自己の送信信号とライン
信号とを比較し、自己が「１」を送信しているの
にライン信号が「０」であるときには送信を中止
するように各局を構成すると共に、各局に優先順
位コードを割り当て、スタートビツトの後に優先
順位コードを送信するようにしている。そうする
と、２以上の局が同時に送信を開始したときに、
割り当てられた優先順位コードに「０」の続くも
のが送信を継続し、「１」が現れたものが送信を
中止することとなり、混乱が防止される。

ところが、各局が送信を開始する時刻のずれ時
間δがあり、また伝送ラインにおける伝送遅延時
間ｄがあるために、優先順位コードの対応するビ
ツト相互を適正に比較するためのタイミングが難
しい。

そこで、まず、このタイミングを適正に得て優
先順位を誤りなく決定するための作動を第２図お
よび第３図を参照して説明する。但し、説明の都
合上、Ａ局とＢ局の２つの局のみ想定し、Ａ局の
信号には添字ａを付け、Ｂ局の信号には添字ｂを
付けて区別している。

第２図において、Ａ局は時刻t₀に送信を開始
し、Ｂ局はそれより時間δ₁だけ遅れた時刻t₁に送
信を開始したものとする。但し、δ₁＜ｄとする。

Ａ局の送出信号T_aは時刻t₀より伝送遅延時間ｄ
だけ遅れた信号T_a′となり、Ｂ局に届く。一方、
Ｂ局の送出信号T_bは時刻t₁より伝送遅延時間ｄだ
け遅れた信号T_b′となりＡ局に届く。

Ａ局の受信信号R_aは、自局の送出信号T_aとＢ
局からの信号T_b′の積信号となる。一方、Ｂ局に
おける受信信号R_bは、自局の送出信号T_bとＡ局
からの信号T_a′の積信号となる。

Ａ局における比較タイミング信号C_aは、受信
信号R_aのスタートビツトに対応する立下がりエ
ツジから時間τ_s後の第１のパルスと、前記立下が
りエツジから時間τ＋τ_c後の第２のパルスと、前
のパルスから時間τ毎の第３以後のパルスであ
る。

ここで、次の関係が成立している。

τ_s＋2d＜τ_c＜τ 具体例を挙げれば、ｄ＝1μs，τ＝10μs，τ_s＝
2.5μs、τ_c＝7.5μsである。

同様にＢ局でも、受信信号R_bのスタートビツ
トの立下がりエツジから時間τ_s後に第１のパル
ス、時間τ＋τ_c後に第２のパルス、前のパルスか
ら時間τ毎に第３以後のパルスがある比較タイミ
ング信号C_bを発生している。

比較タイミング信号C_a，C_bの第１のパルスで
比較されるのはスタートビツト相互である。即
ち、この第１のパルスまでに送信を開始している
ものは以下のビツト比較による優先順位の判定対
象となるが、これまでに送信を開始していないも
のはもはや対象とならない。従つて、時間τ_sを大
きくすればビツト比較による優先順位判断の対象
が広がり、時間τ_sを小さくすれば対象が少なくな
つて最先に送信を開始したものが優位になる方式
に近づくこととなる。

比較タイミング信号C_a，C_bの第２のパルス以
下は、優先順位コードの対応ビツトを適正に比較
するタイミングを得るものである。自局から見た
とき、相手局は自局の送信開始時刻よりも時間τ_s
＋ｄだけ遅れて送信を開始することができ（後述
するように、遅れて送信を開始することができる
最大時間はτ_s＋ｄである。）、その相手局の送出信
号が自局に到達するのに伝送遅延時間ｄを要する
から、時間τ_s＋2dだけ対応ビツトが時間的にずれ
る可能性がある。従つて、τ_s＋2d＜τ_cの関係が成
立すべきなのである。

さて、上記Ａ局とＢ局の関係に戻ると、各局の
比較タイミング信号C_a，C_bの第１のパルスの時
点ではスタートビツト相互の比較がなされ、優劣
はない。そこで両局とも送信信号U_a，U_bの送出
を継続する。

第２のパルスのタイミングでは、Ａ局の比較信
号D_a＝「１」で不一致を示している。このため、
マスク信号M_aが出力され、送信信号U_aの送出が
アンド回路６によつて中止される。一方、Ｂ局で
は、比較信号D_b＝「０」で一致しているから、送
信信号U_bの送出が継続される。

かくして、Ａ局とＢ局の関係では、第０ビツト
a₀，b₀の比較によつて優先順位が決定される。送
出を中止したＡ局は、Ｂ局からの信号T_b′の送出
終了後にアイドル信号I_a＝「１」となつたことを
確認し、再送信を行うことになる。

上記説明では、Ａ局とＢ局の送信開始のずれ時
間δ＜ｄの場合を想定していたが、ｄ≦δ＜τ_s＋
ｄの場合も同様である。

しかし、τ_s＋ｄ≦δの場合は、第３図のように
なる。即ち、第３図は、Ａ局の送信開始時刻t₀か
ら時間δ₂だけ遅れた時刻t₂にＢ局が送信を開始し
た場合であるが、τ_s＋ｄ＜δ₂であるから、Ｂ局に
おける比較タイミング信号C_bの第１のパルスに
よつてマスク信号M_bが発生し、送信信号U_bの送
出が中止されてしまう。従つて、ビツト比較によ
る優先順位の判断対象となることができず、Ｂ局
はＡ局の送信終了後に送信を行う必要がある。

さて次に、第４図および第５図を参照し、否定
応答処理の作動を説明する。

第４図は、Ａ局が受信局となつたときのＡ局に
おける各部の信号を示している。

即ち、送出信号T_aは、送信していないから
「１」のままである。受信信号R_aは、他の局から
送られてきたビツト・フレームBFの列であり、
これらのビツト・フレームBFの列によつてデー
タ・フレームDFが構成され、データ・フレーム
DFの最後は水平パリテイ検査コードである。ア
イドル信号I_aは、受信信号R_aの立ち下がりと同時
に立ち下がる。マスク信号M_aは、送信信号U_aと
受信信号R_aの不一致の検出により立ち下がる。

受信が正しく行われれば、アイドル信号I_aは、
データ・フレームDFの終了後に第４図に破線で
示すように立ち上がる。マスク信号M_aは、アイ
ドル信号I_aの立ち上がりと同時に立ち上がる。そ
して、CPU４は、肯定応答（ACK）コードを出
力する。

ところが、検査コードによつて誤りが発見され
ると、CPU４は、否定応答（NAK）をオア回路
１９に出力する。この否定応答（NAK）は、ビ
ツト・フレーム長以上連続する「０」の信号であ
つて、コードではない。そして、「０」信号だか
ら「１」信号に優先して伝送ライン２に送出され
る。このため、否定応答（NAK）がそのまま受
信信号R_aとなり、送信信号U_aと一致しないこと
から、アイドル信号I_a及びマスク信号M_aが第４
図に示す実線のように延長され、送信を禁止す
る。

次に第５図は、Ａ局が受信局でＢ局が送信局で
あり、データ・フレームDFの途中に検査コード
が入れてある場合を示している。このようにデー
タ・フレームDFの途中に検査コードを入れても、
本発明の方式では否定応答（NAK）を任意に送
出することが出来るので意義がある。即ち、Ａ局
が検査コードによつて誤りを検出すると、直ちに
否定応答（NAK）を送出する。その否定応答
（NAK）は「０」信号であるから、他局が「１」
信号を送出していても、それに優先して伝送ライ
ン２に送出される。そして、否定応答信号NAK
による「０」は、ビツト・フレーム長よりも長い
ため、他の送信局は、少なくともその局がストツ
プビツトの「１」を送出する時にマスク信号を発
生し、送出を中止する。

かくして、Ａ局の否定応答（NAK）により、
Ｂ局は送信を中止する。従つて、無駄な送信の継
続が防止され、第５図に示すように直ちに再送信
を行うことが出来るよようになる。従つて、シス
テムの迅速性、柔軟性が向上する。

〔発明の効果〕

本発明によれば、複数の局が共通の伝送ライン
で結ばれ、伝送ラインに「１」を送出する局と
「０」を送出する局とが同時に存在するときには
「０」がライン信号となる通信システムにおいて、
否定応答（NAK）としてビツト・フレーム長以
上連続する「０」信号を出力する否定応答出力手
段を少なくとも１つの局に設けたことを特徴とす
る通信システムが提供され、これにより否定応答
を直ちに返送できるから、無駄な伝送時間を費や
すことが防止され、システムの迅速性、柔軟性を
向上することが出来る。

【図面の簡単な説明】

第１図は本発明の一実施例の通信システムの一
つの局の要部ブロツク図、第２図及び第３図は第
１図に示す通信システムの優先順位処理の作動を
説明するためのタイムチヤート、第４図及び第５
図は第１図に示す通信システムの否定応答処理の
作動を説明するためのタイムタヤートである。符号の説明、１…通信システム、２…伝送ライ
ン、３…ラインレシーバ、４…CPU、６…アン
ド回路、７…ラインドライバ、９…アイドル信号
カウンタ、１２…ワンシヨツト回路、１３…ビツ
ト時間カウンタ、１４…ワンシヨツト回路、１７
…マスクフラグ、１８…エクスクルーシブオア回
路、１９…オア回路、U_x…送信信号、T_x…送出
信号、R_x…受信信号、I_x…アイドル信号、C_x…比
較タイミング信号、D_x…比較信号、M_x…マスク
信号、ACK…肯定応答、NAK…否定応答。

Claims

【特許請求の範囲】１複数の局が共通の伝送ラインで結ばれ、伝送
ラインに「１」を送出する局と「０」を送出する
局とが同時に存在するときには「０」がライン信
号となる通信システムにおいて、否定応答（NAK）としてビツト・フレーム長
以上連続する「０」信号を出力する否定応答出力
手段を少なくとも１つの局に設けたことを特徴と
する通信システム。