JPH0463606U - - Google Patents
Info
- Publication number
- JPH0463606U JPH0463606U JP10729190U JP10729190U JPH0463606U JP H0463606 U JPH0463606 U JP H0463606U JP 10729190 U JP10729190 U JP 10729190U JP 10729190 U JP10729190 U JP 10729190U JP H0463606 U JPH0463606 U JP H0463606U
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- mask pattern
- pattern
- resistance value
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims 2
- 238000007740 vapor deposition Methods 0.000 claims 2
- 239000000919 ceramic Substances 0.000 description 1
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
第１図は本考案による導体電極部のマスクパタ
ーンの一実施例の平面図、第２図は本考案による
抵抗体のマスクパターンの一実施例の平面図、第
３図および第４図は前記同パターンによるエツチ
ング例の状態を示した平面図、第５図Ａは導体電
極部マスク、Ｂは従来の抵抗体パターンによるエ
ツチングの状態を示した平面図である。 図において、１は導体電極部マスク、２および
２′は導体電極部パターン、３は抵抗体マスク、
４は高抵抗パターン部、５は調整パターン部、６
は低抵抗パターン部、７はセラミツク基板、８は
従来パターンである。
ーンの一実施例の平面図、第２図は本考案による
抵抗体のマスクパターンの一実施例の平面図、第
３図および第４図は前記同パターンによるエツチ
ング例の状態を示した平面図、第５図Ａは導体電
極部マスク、Ｂは従来の抵抗体パターンによるエ
ツチングの状態を示した平面図である。 図において、１は導体電極部マスク、２および
２′は導体電極部パターン、３は抵抗体マスク、
４は高抵抗パターン部、５は調整パターン部、６
は低抵抗パターン部、７はセラミツク基板、８は
従来パターンである。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 所要の面積と間隔を持つたチツプ抵抗器等
の導体電極部間に抵抗体を形成するためのマスク
パターンにおいて、抵抗体マスクパターンを導体
電極部間と導体電極部幅を加えた大きさとし、導
体電極部に接続するパターンの一方を抵抗値が高
くなるように細長い櫛形状パターンとし、中央部
は幅広い調整用パターンとし、他方は抵抗値が低
くなるように幾分幅の広い櫛形状パターンとした
ことを特徴とするマスクパターン。 (2) 蒸着等にて抵抗体層を形成し、その上面に
蒸着等にて導体層を形成した基板に感光膜層を塗
布し、所要の面積と間隔を持つた導体電極マスク
パターンにて露光エツチングして導体電極部を形
成し、再度感光膜層を塗布し、抵抗体マスクパタ
ーンにて露光エツチングしてチツプ抵抗器等を作
成するに、導体電極部幅の範囲以内で前記抵抗体
マスクパターンの載置位置を移動させ、抵抗値を
変えるようにしたことを特徴とする露光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10729190U JPH0463606U (ja) | 1990-10-12 | 1990-10-12 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10729190U JPH0463606U (ja) | 1990-10-12 | 1990-10-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0463606U true JPH0463606U (ja) | 1992-05-29 |
Family
ID=31853730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10729190U Pending JPH0463606U (ja) | 1990-10-12 | 1990-10-12 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0463606U (ja) |
-
1990
- 1990-10-12 JP JP10729190U patent/JPH0463606U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1285525A (en) | Masking techniques for use in fabricating microelectronic components and articles produced thereby | |
| JPH0463606U (ja) | ||
| JPS5693331A (en) | Manufacture of semiconductor device | |
| JPH0445567A (ja) | 印刷によるｉｃ製造法 | |
| JPH025593A (ja) | 混成集積回路 | |
| JPH028075U (ja) | ||
| JPH04142726A (ja) | 薄膜回路基板の製造方法 | |
| JPH03178158A (ja) | 半導体装置 | |
| JPS61187294A (ja) | 導電パタ−ンの形成方法 | |
| JPS63191671U (ja) | ||
| JPH0482880U (ja) | ||
| JPH04199610A (ja) | 薄膜回路基板のパターン認識マーク形成方法 | |
| JPH0348265U (ja) | ||
| JPS61253850A (ja) | 半導体装置 | |
| JPS5853176U (ja) | プリント基板用パタ−ンマスク | |
| JPS6280301U (ja) | ||
| JPH031567A (ja) | 薄膜抵抗 | |
| JPH0316194A (ja) | 厚膜印刷基板 | |
| JPH01278762A (ja) | 半導体装置 | |
| JPS624165U (ja) | ||
| JPS6439026A (en) | Formation of electrode | |
| JPS6425453A (en) | Semiconductor device and manufacture thereof | |
| JPH0292905U (ja) | ||
| JPS62118401U (ja) | ||
| JPH01140880U (ja) |