JPH0462590B2 - - Google Patents

Info

Publication number
JPH0462590B2
JPH0462590B2 JP59196013A JP19601384A JPH0462590B2 JP H0462590 B2 JPH0462590 B2 JP H0462590B2 JP 59196013 A JP59196013 A JP 59196013A JP 19601384 A JP19601384 A JP 19601384A JP H0462590 B2 JPH0462590 B2 JP H0462590B2
Authority
JP
Japan
Prior art keywords
character
symbol
code
area
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59196013A
Other languages
Japanese (ja)
Other versions
JPS6173189A (en
Inventor
Kenji Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59196013A priority Critical patent/JPS6173189A/en
Publication of JPS6173189A publication Critical patent/JPS6173189A/en
Publication of JPH0462590B2 publication Critical patent/JPH0462590B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電子機器に用いられるCRT表示制御
回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a CRT display control circuit used in electronic equipment.

従来例の構成とその問題点 近年、CRT表示制御回路は、ワード・プロセ
ツサにおいて重要な役割を果たしている。特にド
イツ語,スペイン語等を扱う装置においては通常
のアルフアベツトに加加えてu¨′a等の記号を表示
することが要請されている。
Conventional configuration and its problems In recent years, CRT display control circuits have played an important role in word processors. In particular, devices that handle German, Spanish, etc. are required to display symbols such as u¨'a in addition to the usual alpha alphabet.

以下従来のCRT表示制御回路について説明す
る。
A conventional CRT display control circuit will be explained below.

第1図は従来のCRT表示制御回路を示す。図
において、文字コードメモリ1はリフレツシユア
ドレスに対応した文字コードを出力する。文字パ
ターン発生メモリー(以下CGと略す)2は文字
コードにより指定される番地より表示パターンを
読み出しシフトレジスタ3へ書き込む。
FIG. 1 shows a conventional CRT display control circuit. In the figure, a character code memory 1 outputs a character code corresponding to a refresh address. A character pattern generation memory (hereinafter abbreviated as CG) 2 reads a display pattern from an address specified by the character code and writes it into a shift register 3.

以上の方法で、第2図に示すような文字と記号
を表示しようとすれば、可能な全ての文字と記号
の組み合わせをCGに格納しておかねばならない。
しかしながら、限られたCGの容量ではこの方法
は実現不可能である。一方解決策として、第3図
のように、文字コードメモリ11の出力を文字
CG13に接続して、文字パターンを得て、記号
コードメモリ12の出力を記号CG14へ接続し
て記号パターンを得る方法が考えられるが、この
場合はCGの余分に最低1個必要となり、またCG
は高価なものであるためコストアツプにつながる
という問題があつた。
In order to display characters and symbols as shown in Figure 2 using the above method, all possible combinations of characters and symbols must be stored in the CG.
However, this method is not feasible with limited CG capacity. On the other hand, as a solution, as shown in Figure 3, the output of the character code memory 11 can be changed to
One possible method is to connect the symbol code memory 12 to the symbol CG14 to obtain the character pattern, and then connect the output of the symbol code memory 12 to the symbol CG14 to obtain the symbol pattern, but in this case, at least one extra CG is required, and the CG
Since these are expensive, there was a problem that this led to an increase in costs.

発明の目的 本発明は上記の従来の欠点を解消するもので、
パターン発生メモリ内に余分な文字パターンを設
けることなく、パターン発生メモリ内で表示文字
と付加する記号を独立して指定してそれを同じ所
に表示することが可能なCRT表示制御回路を提
供することを目的とする。
OBJECT OF THE INVENTION The present invention overcomes the above-mentioned conventional drawbacks.
To provide a CRT display control circuit capable of independently specifying a display character and a symbol to be added in a pattern generation memory and displaying them at the same place without providing an extra character pattern in the pattern generation memory. The purpose is to

発明の構成 本発明は表示する文字に対応した文字コードと
付加する記号に対応した記号コードとを切り替え
るセレクタと、1文字領域中に文字パターンと記
号パターンを格納する領域をそれぞれ有するパタ
ーン発生メモリを設けることにより、1文字を表
示する場合にパターン発生メモリ内にて表示文字
と付加する記号を独立して指定可能としたもので
ある。
Structure of the Invention The present invention includes a selector that switches between a character code corresponding to a character to be displayed and a symbol code corresponding to a symbol to be added, and a pattern generation memory having areas for storing a character pattern and a symbol pattern in one character area. By providing this, it is possible to independently designate the display character and the symbol to be added in the pattern generation memory when displaying one character.

実施例の説明 第4図は本発明の一実施例におけるCRT表示
制御回路のブロツク図を示すものであり、第5図
は第4図において使用されるCG24の構成を示
すものである。
DESCRIPTION OF THE EMBODIMENTS FIG. 4 shows a block diagram of a CRT display control circuit in one embodiment of the present invention, and FIG. 5 shows the configuration of the CG 24 used in FIG. 4.

文字コードメモリ21と記号コードメモリ22
からのデータは、セレクタ23で選択されたの
ち、第5図の構成をもつ文字記号CG24に入力
される。文字記号CG24の出力はシフトレジス
タ25により並列−直列変換されてビデオ信号と
なる。
Character code memory 21 and symbol code memory 22
The data from is selected by the selector 23 and then input to the character symbol CG 24 having the structure shown in FIG. The output of the character symbol CG24 is parallel-to-serial converted by the shift register 25 to become a video signal.

以上のように構成された本実施例のCRT制御
回路の動作について以下説明をする。
The operation of the CRT control circuit of this embodiment configured as described above will be explained below.

CG24からの文字パターンの読み出しは、指
定されたコードについてロウアドレスを順次カウ
ントアツプさせながらそのアドレスのデータを一
行ずつ出力させることによつて行われる。ロウア
ドレスは外部より4ビツトのパラレル型式データ
(RA0,RA1,RA2,RA3)によつて指定される。
本実施例では1文字表示領域中の上部4行が記号
表示領域となつており、一方残りの下部9行が文
字表示領域となつている。記号パターンの読み出
し時において上部4行すなわち記号表示領域のデ
ータが読み出されている時はロウアドレスの上位
2ビツトすなわちRA2,RA3は必ず「0」となる
ので、RA2とRA3の論理積出力がその時に記号表
示領域または文字表示領域のどちらのデータを出
力中であるかを示すこととなり、この論理積出力
がセレクタ23への切換信号として用いられてい
る。一方、セレクタ23は入力セレクト信号が
「1」の時は文字コードメモリ21の出力を選択
するように、また入力セレクト信号が「0」の時
は記号コードメモリ22の出力を選択するように
構成されている。そのため、RA2,RA3がともに
「0」の時、すなわち論理積回路の出力が1の時
はセレクタ23は文字コードメモリ21の出力を
セレクトしてCG24に加え、またRA2,RA3
いずれかが「1」となつている時、すなわち論理
積回路の出力が0の時はセレクタ23は記号コー
ドメモリ22の出力をセレクトする。このように
1文字分13行のデータをCG24から出力させる
時にその前半ではCG24に記号コードを入力さ
せ、途中でセレクタ23を切換えて、後半では
CG24に文字コードを入力させるように構成し
たことにより、それぞれ同じ文字コードが指定さ
れて同じコードがコードメモリ21から出力され
る場合においても、それぞれ上記文字コードに対
応するとともに互いに異なつた記号コードを記号
コードメモリ22から出力させれば、1つの文字
にCG24内の他の複数種類の記号パターンを使
い複数種類の記号を付加して表示させることがで
きる。例えば第5図に示される場合において、文
字コードとしてコード0を、また記号コードとし
てコード0をそれぞれメモリから出力させて表示
動作を行えばそのまま「a¨」なる文章が表示され
るが、文字コードとしてコード0を、記号コード
としてコード1をメモリから出力させて表示動作
を行えば、「a〓」なる文字が表示される。また文
字コードとしてコード0を指定し、一方記号コー
ドとしてたとえば「e」のように、記号を含まな
い文字パターンのコードもしくは全く文字パター
ンが設定されていない領域を示すコードを指定す
れば、記号の部分は表示されずに「a」なる文字
が表示される。
The character pattern is read out from the CG 24 by sequentially counting up the row address for a designated code and outputting the data at that address line by line. The row address is externally designated by 4-bit parallel format data (RA 0 , RA 1 , RA 2 , RA 3 ).
In this embodiment, the upper four lines of the one-character display area are the symbol display area, while the remaining nine lower lines are the character display area. When reading a symbol pattern, when data in the upper four rows, that is, the symbol display area, is being read, the upper two bits of the row address, that is, RA 2 and RA 3 , are always "0", so RA 2 and RA 3 are The AND output indicates which data from the symbol display area or the character display area is being output at that time, and this AND output is used as a switching signal to the selector 23. On the other hand, the selector 23 is configured to select the output of the character code memory 21 when the input select signal is "1", and to select the output of the symbol code memory 22 when the input select signal is "0". has been done. Therefore, when RA 2 and RA 3 are both "0", that is, when the output of the AND circuit is 1, the selector 23 selects the output of the character code memory 21 and adds it to the CG 24, and also selects the output of the character code memory 21 and adds it to the CG 24 . When either one is "1", that is, when the output of the AND circuit is 0, the selector 23 selects the output of the symbol code memory 22. In this way, when outputting 13 lines of data for one character from the CG24, the symbol code is input into the CG24 in the first half, the selector 23 is switched in the middle, and the second half is output by inputting the symbol code into the CG24.
By configuring the CG 24 to input character codes, even if the same character code is specified and the same code is output from the code memory 21, it is possible to input symbol codes that correspond to the character codes and differ from each other. By outputting from the symbol code memory 22, multiple types of symbols can be added to one character using multiple types of other symbol patterns in the CG 24 and displayed. For example, in the case shown in Figure 5, if you output code 0 as the character code and code 0 as the symbol code from memory and perform the display operation, the sentence "a¨" will be displayed as is, but the character code If a display operation is performed by outputting the code 0 as the symbol code and the code 1 as the symbol code from the memory, the character "a〓" will be displayed. Also, if you specify code 0 as the character code, and specify a code for a character pattern that does not include a symbol or a code that indicates an area where no character pattern is set, such as "e" as the symbol code, you can The part is not displayed, but the letter "a" is displayed.

以上のように本実施例によれば、CGが1個に
もかかわらず、表示領域に応じたコードを入力す
ることによりCG2個分の機能を持たせることがで
きる。
As described above, according to this embodiment, even though there is only one CG, the functions of two CGs can be provided by inputting a code according to the display area.

実施例においては文字と記号の2つのパターン
を指定するようになつているが、3つ以上のパタ
ーンに対しても本発明を適用して所期の効果を得
ることができる。
In the embodiment, two patterns of characters and symbols are specified, but the present invention can also be applied to three or more patterns to obtain the desired effect.

発明の効果 以上のように本発明は、1文字領域中に文字パ
ターンを格納する第1の領域と記号パターンを格
納する第2の領域を備えたパターン発生メモリ
と、表示する文字に文字コード及び付加する記号
に対応した記号コードとを切り替えて上記パター
ン発生メモリへ与えるセレクタとを設け、上記パ
ターン発生メモリから文字パターンを読み出す際
に上記第1の領域及び第2の領域のいずれかが指
定されているかを識別するとともにその識別デー
タに基づいて上記セレクタを制御するように構成
したことにより、文字表示動作の途中において上
記パターン発生メモリの第1の領域からデータを
読み出す時と第2の領域からデータを読み出す時
とで指定するコードを切り替えることができるの
で、第1の領域からデータを読み出す時に文字コ
ードを指定し、第2の領域からデータを読み出す
時に記号コードを指定すれば、1つの文字につい
て記号を付けて表示するか、付けずに表示する
か、また1つの文字についていかなる記号をつけ
るかを記号コードによつて指定することができる
とともに、余分な文字パターンを設けることなく
すでにパターン発生メモリ内に設けられている記
号パターンを利用して1つの文字に複数種類を記
号を付加して表示することができる。
Effects of the Invention As described above, the present invention provides a pattern generation memory including a first area for storing a character pattern in one character area and a second area for storing a symbol pattern, and a character code and a character code for characters to be displayed. A selector is provided to switch a symbol code corresponding to the symbol to be added and provide it to the pattern generation memory, and when reading a character pattern from the pattern generation memory, either the first area or the second area is specified. By configuring the selector to be controlled based on the identification data, data can be read from the first area of the pattern generation memory and from the second area during the character display operation. You can switch the code specified when reading data, so if you specify the character code when reading data from the first area and the symbol code when reading data from the second area, one character It is possible to specify by symbol code whether to display with or without a symbol, and what kind of symbol to attach to one character, and the pattern can already be generated without creating an extra character pattern. By using the symbol patterns provided in the memory, it is possible to add and display a plurality of types of symbols to one character.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のCRT表示制御回路のブロツク
図、第2図は第1図で使用されるCGの内容を示
す図、第3図はCGを2個使用したCRT表示制御
回路のブロツク図、第4図は本発明の一実施例に
おけるCRT表示制御回路のブロツク図、第5図
は同回路で使用されたCGの構成を示す図である。 21……文字コードメモリ、22……記号コー
ドメモリ、24……文字記号CG、25……シフ
トレジスタ。
Figure 1 is a block diagram of a conventional CRT display control circuit, Figure 2 is a diagram showing the contents of the CG used in Figure 1, Figure 3 is a block diagram of a CRT display control circuit using two CGs, FIG. 4 is a block diagram of a CRT display control circuit according to an embodiment of the present invention, and FIG. 5 is a diagram showing the configuration of a CG used in the circuit. 21...Character code memory, 22...Symbol code memory, 24...Character symbol CG, 25...Shift register.

Claims (1)

【特許請求の範囲】[Claims] 1 コード番号に対応して複数の文字パターン格
納領域が設けられているとともに1文字領域中に
文字パターンを格納する第1の領域と記号パター
ンを格納する第2の領域とを備えたパターン発生
メモリと、表示する文字に対応するコード番号お
よびその表示する文字に付加すべき記号のパター
ンが格納された領域を示すコード番号とを切り替
えて上記パターン発生メモリへ与えるセレクタ
と、上記パターン発生メモリからパターン信号を
読み出す際に上記第1の領域から読み出す状態で
あるか、上記第2の領域から読み出す状態である
かを識別してその結果に基づいて上記セレクタを
制御する手段を有することを特徴とするCRT表
示制御回路。
1 A pattern generation memory provided with a plurality of character pattern storage areas corresponding to code numbers, and comprising a first area for storing character patterns in one character area and a second area for storing symbol patterns. , a selector that switches between a code number corresponding to a character to be displayed and a code number indicating an area in which a symbol pattern to be added to the character to be displayed is stored and supplies it to the pattern generation memory; The device is characterized by having means for identifying whether the signal is being read from the first area or the second area and controlling the selector based on the result. CRT display control circuit.
JP59196013A 1984-09-19 1984-09-19 Crt display control circuit Granted JPS6173189A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59196013A JPS6173189A (en) 1984-09-19 1984-09-19 Crt display control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59196013A JPS6173189A (en) 1984-09-19 1984-09-19 Crt display control circuit

Publications (2)

Publication Number Publication Date
JPS6173189A JPS6173189A (en) 1986-04-15
JPH0462590B2 true JPH0462590B2 (en) 1992-10-06

Family

ID=16350775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59196013A Granted JPS6173189A (en) 1984-09-19 1984-09-19 Crt display control circuit

Country Status (1)

Country Link
JP (1) JPS6173189A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01113288U (en) * 1988-01-27 1989-07-31
JPH02262697A (en) * 1989-04-03 1990-10-25 Mitsubishi Electric Corp Semiconductor storage device

Also Published As

Publication number Publication date
JPS6173189A (en) 1986-04-15

Similar Documents

Publication Publication Date Title
KR970011222B1 (en) Method and apparatus for arranging access of vram to provide accelerated writing of vertical lines to an output display
US4947370A (en) Word processor for simultaneously displaying and scrolling documents and the corresponding titles
US6396464B2 (en) Liquid-crystal display control apparatus
US4445115A (en) Display control unit having means for symbolic representation of graphical symbols
KR880001872B1 (en) Memory circuit for generating liquid crystal display characters
JPH03196188A (en) Display system for information processor
JPH0462590B2 (en)
US4504829A (en) Electronic equipment
EP0273749B1 (en) Display system with fewer display memory chips
KR100237906B1 (en) Liquid crystal display system
JPS60159784A (en) Pattern output unit
JP2846357B2 (en) Font memory device
JPS6118195B2 (en)
JPS597115B2 (en) How to create an address
JPS606876Y2 (en) Dot pattern display device
KR0148867B1 (en) Font-rom selection circuit
JPH03192294A (en) Display controller
JPH023513B2 (en)
JP2577429B2 (en) Display control device
JPS6053990A (en) Character processor
JPS6145837B2 (en)
JPS63235985A (en) Character pattern generator
JPS6011887A (en) Character pattern reading system
JPH03288194A (en) Cursor storage control circuit
JPS59152484A (en) Read only memory