JPH046016B2 - - Google Patents
Info
- Publication number
- JPH046016B2 JPH046016B2 JP17521485A JP17521485A JPH046016B2 JP H046016 B2 JPH046016 B2 JP H046016B2 JP 17521485 A JP17521485 A JP 17521485A JP 17521485 A JP17521485 A JP 17521485A JP H046016 B2 JPH046016 B2 JP H046016B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- switch
- terminal
- pen
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 37
- 238000010586 diagram Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は座標入力装置用ペン入力検出回路に関
する。
する。
タブレツトの入力面上への入力用ペンによる入
力箇所の座標を検出する座標入力装置には通常、
ペン入力の有無を検出するための入力検出回路を
設けている。従来、入力用ペン内に、入力時の筆
圧でオン状態に切換わるメイク接点型のスイツチ
を設けておき、入力検出回路では、このスイツチ
がオンあるいはオフ状態のいずれであるかを検出
して、ペン入力の有無を示す電気信号を発生す
る。
力箇所の座標を検出する座標入力装置には通常、
ペン入力の有無を検出するための入力検出回路を
設けている。従来、入力用ペン内に、入力時の筆
圧でオン状態に切換わるメイク接点型のスイツチ
を設けておき、入力検出回路では、このスイツチ
がオンあるいはオフ状態のいずれであるかを検出
して、ペン入力の有無を示す電気信号を発生す
る。
上述のように従来の座標入力装置用ペン入力検
出回路は、ペン内のメイク接点型のスイツチのオ
ン・オフ状態を検出し、オン状態であれば入力有
りを示しまたオフ状態であれば入力無しを示す電
気信号を発生し送出する。しかし、メイク接点型
のスイツチを設けたペンは、入力時にスイツチを
オン状態に切換えるのに要する筆圧がかなり大き
いので、点入力する場合のように入力時にスイツ
チのクリツク感ではつきりした手応えを得た方が
使い具合良い場合には適しているが、字や図形な
どのパターン入力を行う場合のように軽い筆圧で
描く方が使い具合良い場合には適していない。後
者の場合には、軽い筆圧でもオフ状態に切換わる
ブレイク接点型のスイツチを設けたペンが適して
いる。上述の両方の場合に対処し得るようにする
には、メイク接点型スイツチを設けたペンと、ブ
レイク接点型スイツチを設けたペンとを備えて、
入力用途に応じてどちらのペンでも入力できるよ
うにする必要がある。しかし、この二種類のペン
ではスイツチのオン・オフ状態が互いに逆である
から、入力検出回路も二種類の回路を設けてお
き、且つ入力時には使用するペンの種類に応じて
ペンのスイツチと入力検出回路との接続を行わな
ければならず、回路規模が大形化すると共に使用
時における接続操作が面倒になるという問題点が
ある。
出回路は、ペン内のメイク接点型のスイツチのオ
ン・オフ状態を検出し、オン状態であれば入力有
りを示しまたオフ状態であれば入力無しを示す電
気信号を発生し送出する。しかし、メイク接点型
のスイツチを設けたペンは、入力時にスイツチを
オン状態に切換えるのに要する筆圧がかなり大き
いので、点入力する場合のように入力時にスイツ
チのクリツク感ではつきりした手応えを得た方が
使い具合良い場合には適しているが、字や図形な
どのパターン入力を行う場合のように軽い筆圧で
描く方が使い具合良い場合には適していない。後
者の場合には、軽い筆圧でもオフ状態に切換わる
ブレイク接点型のスイツチを設けたペンが適して
いる。上述の両方の場合に対処し得るようにする
には、メイク接点型スイツチを設けたペンと、ブ
レイク接点型スイツチを設けたペンとを備えて、
入力用途に応じてどちらのペンでも入力できるよ
うにする必要がある。しかし、この二種類のペン
ではスイツチのオン・オフ状態が互いに逆である
から、入力検出回路も二種類の回路を設けてお
き、且つ入力時には使用するペンの種類に応じて
ペンのスイツチと入力検出回路との接続を行わな
ければならず、回路規模が大形化すると共に使用
時における接続操作が面倒になるという問題点が
ある。
本発明の目的は、上述の問題点を解決しメイク
接点型スイツチを設けたペンおよびブレイク接点
型スイツチを設けたペンのいずれでも同一端子対
に接続でき且つ回路規模を大型化せずに済む座標
入力装置用ペン入力検出回路を提供することにあ
る。
接点型スイツチを設けたペンおよびブレイク接点
型スイツチを設けたペンのいずれでも同一端子対
に接続でき且つ回路規模を大型化せずに済む座標
入力装置用ペン入力検出回路を提供することにあ
る。
本発明の第１の回路は、非入力時にオフ状態で
入力時の筆圧に応じてオン状態になるスイツチの
一端に接続した第１の端子とこれに対をなして設
けた第２の端子とを有して第１の入力用ペン内に
設けた第１のスイツチ回路、および非入力時にオ
ン状態で入力時の筆圧に応じてオフ状態になるス
イツチの一端に接続した第２の端子とこれに対を
なして設けた第１の端子とを有して第２の入力用
ペン内に設けた第２のスイツチ回路の少くとも一
方と、 前記第１および第２のスイツチ回路の任意の一
方の前記第１および第２の端子をそれぞれ接続す
るための第１および第２の入力端と、予め定めた
直流電圧および前記第１の入力端間の第１の分圧
電圧ならびに前記直流電圧および前記第２の入力
端間の第２の分圧電圧を発生し且つ前記第１およ
び第２のスイツチのいずれを接続した場合でも非
入力時と入力時とで前記第１および第２の分圧電
圧の大小関係が同じ向きに反転するよう分圧条件
を設定してある分圧回路と、前記第１および第２
の分圧電圧の大きさを比較しその結果を示す電気
信号を発生し送出する電圧比較器とを有する入力
検出回路とを、備えている。
入力時の筆圧に応じてオン状態になるスイツチの
一端に接続した第１の端子とこれに対をなして設
けた第２の端子とを有して第１の入力用ペン内に
設けた第１のスイツチ回路、および非入力時にオ
ン状態で入力時の筆圧に応じてオフ状態になるス
イツチの一端に接続した第２の端子とこれに対を
なして設けた第１の端子とを有して第２の入力用
ペン内に設けた第２のスイツチ回路の少くとも一
方と、 前記第１および第２のスイツチ回路の任意の一
方の前記第１および第２の端子をそれぞれ接続す
るための第１および第２の入力端と、予め定めた
直流電圧および前記第１の入力端間の第１の分圧
電圧ならびに前記直流電圧および前記第２の入力
端間の第２の分圧電圧を発生し且つ前記第１およ
び第２のスイツチのいずれを接続した場合でも非
入力時と入力時とで前記第１および第２の分圧電
圧の大小関係が同じ向きに反転するよう分圧条件
を設定してある分圧回路と、前記第１および第２
の分圧電圧の大きさを比較しその結果を示す電気
信号を発生し送出する電圧比較器とを有する入力
検出回路とを、備えている。
第２の発明の回路は、非入力時にオフ状態で入
力時の筆圧に応じてオン状態になるスイツチの一
端に接続した第１の端子とこれに対をなして設け
た第２の端子とを有して第１の入力用ペン内に設
けた第１のスイツチ回路、および非入力時にオン
状態で入力時の筆圧に応じてオフ状態になるスイ
ツチの一端に接続した第１の端子とこれに対をな
して設けた第２の端子とを有して第２の入力用ペ
ン内に設けた第２のスイツチ回路の少くとも一方
と、 前記第１および第２のスイツチ回路の任意の一
方の前記第１および第２の端子をそれぞれ接続す
るための第１および第２の入力端と、予め定めた
直流電圧および前記第１の入力端間の第１の分圧
電圧ならびに前記直流電圧の第２の分圧電圧を発
生し且つ前記第１および第２のスイツチ回路のい
ずれを接続したかに応じて非入力時と入力時とで
前記第１および第２の分圧電圧の大小関係が逆の
向きに反転するよう分圧条件を設定してある分圧
回路と、前記第１および第２の分圧電圧の大きさ
を比較しその結果を示す電気信号を発生し送出す
る電圧比較器と、抵抗を介して直流電圧を印加し
た前記第２の端子の電圧レベルの高低に応答して
前記電圧比較器の送出信号が示す比較結果を反転
するか否かを選択し実行する反転要否選択手段と
を有する入力検出回路とを、備えている。
力時の筆圧に応じてオン状態になるスイツチの一
端に接続した第１の端子とこれに対をなして設け
た第２の端子とを有して第１の入力用ペン内に設
けた第１のスイツチ回路、および非入力時にオン
状態で入力時の筆圧に応じてオフ状態になるスイ
ツチの一端に接続した第１の端子とこれに対をな
して設けた第２の端子とを有して第２の入力用ペ
ン内に設けた第２のスイツチ回路の少くとも一方
と、 前記第１および第２のスイツチ回路の任意の一
方の前記第１および第２の端子をそれぞれ接続す
るための第１および第２の入力端と、予め定めた
直流電圧および前記第１の入力端間の第１の分圧
電圧ならびに前記直流電圧の第２の分圧電圧を発
生し且つ前記第１および第２のスイツチ回路のい
ずれを接続したかに応じて非入力時と入力時とで
前記第１および第２の分圧電圧の大小関係が逆の
向きに反転するよう分圧条件を設定してある分圧
回路と、前記第１および第２の分圧電圧の大きさ
を比較しその結果を示す電気信号を発生し送出す
る電圧比較器と、抵抗を介して直流電圧を印加し
た前記第２の端子の電圧レベルの高低に応答して
前記電圧比較器の送出信号が示す比較結果を反転
するか否かを選択し実行する反転要否選択手段と
を有する入力検出回路とを、備えている。
次に、本発明について図面を参照して説明す
る。
る。
第１図は本発明の第１の実施例を示す回路図で
ある。スイツチ回路６および７はそれぞれ、メイ
ク接点型のスイツチSW1を設けたペン、およびブ
レイク接点型のスイツチSW2を設けたペンに内蔵
してある。スイツチ回路６の接続用の端子１１お
よび１２はそれぞれ、スイツチSW1および抵抗r3
を介して接地に接続してある。またスイツチ回路
７の端子２１および２２はそれぞれ、抵抗R3お
よびスイツチSW2を介して接地に接続してある。
入力時にメイク接点型スイツチSW1を内蔵したペ
ンを使用する場合には、実線で接続の図示をした
ごとく、端子１１および１２をそれぞれ、例えば
コネクタを使用して、入力検出回路３の入力用の
端子１および２に接続する。またブレイク接点型
スイツチSW2を内蔵したペンの使用時には、破線
で図示したように、端子２１および２２をそれぞ
れ端子１および２に接続する。すなわち、いずれ
のペンを使用する場合でも、同一端子対に接続す
れば良い。
ある。スイツチ回路６および７はそれぞれ、メイ
ク接点型のスイツチSW1を設けたペン、およびブ
レイク接点型のスイツチSW2を設けたペンに内蔵
してある。スイツチ回路６の接続用の端子１１お
よび１２はそれぞれ、スイツチSW1および抵抗r3
を介して接地に接続してある。またスイツチ回路
７の端子２１および２２はそれぞれ、抵抗R3お
よびスイツチSW2を介して接地に接続してある。
入力時にメイク接点型スイツチSW1を内蔵したペ
ンを使用する場合には、実線で接続の図示をした
ごとく、端子１１および１２をそれぞれ、例えば
コネクタを使用して、入力検出回路３の入力用の
端子１および２に接続する。またブレイク接点型
スイツチSW2を内蔵したペンの使用時には、破線
で図示したように、端子２１および２２をそれぞ
れ端子１および２に接続する。すなわち、いずれ
のペンを使用する場合でも、同一端子対に接続す
れば良い。
入力検出回路３では、直流の電圧VDおよび端
子１の電圧の間を抵抗R1およびR2で分圧して得
られる電圧Vaと、電圧VDおよび端子２の電圧の
間を抵抗r1およびr2で分圧して得られる電圧vbと
を、電圧比較器５に導いてある。電圧比較器５
は、電圧vaおよびvbを比較して、例えば前者の方
が高いときにはパルスが立下り、また後者の方が
高いときにはパルスが立上るパルス信号を発生し
送出する。抵抗R1ないしR3、および抵抗r1ない
しr3の値は、次の不等式、 (1) （r2＋r3）／r1＞R2／R1且つ（R2＋R3）／R1＞r
2／r1 を満足するように設定しておく。例えば、R2／
R1＝r2／r1であり、且つR3およびr3がいずれもゼ
ロでなければ式(1)を満足する。あるいは、r3＝
０、r2／r1＞R2／R1、且つR3＞R1・r2／r1−R2
（＞０）が成立するように各抵抗値を設定すれば
式(1)を満足し、この場合には抵抗r3の箇所を短絡
接続すれば良く、抵抗r3は不要である。
子１の電圧の間を抵抗R1およびR2で分圧して得
られる電圧Vaと、電圧VDおよび端子２の電圧の
間を抵抗r1およびr2で分圧して得られる電圧vbと
を、電圧比較器５に導いてある。電圧比較器５
は、電圧vaおよびvbを比較して、例えば前者の方
が高いときにはパルスが立下り、また後者の方が
高いときにはパルスが立上るパルス信号を発生し
送出する。抵抗R1ないしR3、および抵抗r1ない
しr3の値は、次の不等式、 (1) （r2＋r3）／r1＞R2／R1且つ（R2＋R3）／R1＞r
2／r1 を満足するように設定しておく。例えば、R2／
R1＝r2／r1であり、且つR3およびr3がいずれもゼ
ロでなければ式(1)を満足する。あるいは、r3＝
０、r2／r1＞R2／R1、且つR3＞R1・r2／r1−R2
（＞０）が成立するように各抵抗値を設定すれば
式(1)を満足し、この場合には抵抗r3の箇所を短絡
接続すれば良く、抵抗r3は不要である。
スイツチ回路６を入力検出回路３に接続した場
合、非入力時にはスイツチSW1はオフ状態であ
り、明らかにva＞vbとなり、また入力時にはスイ
ツチSW1はオン状態になり、式(1)の第１式が成立
しているのでvb＞vaとなる。従つてこの場合、電
圧比較器５が送出するパルス信号は、非入力時に
立下り、また入力時に立上る。
合、非入力時にはスイツチSW1はオフ状態であ
り、明らかにva＞vbとなり、また入力時にはスイ
ツチSW1はオン状態になり、式(1)の第１式が成立
しているのでvb＞vaとなる。従つてこの場合、電
圧比較器５が送出するパルス信号は、非入力時に
立下り、また入力時に立上る。
スイツチ回路７を入力検出回路３に接続した場
合には、非入力時にスイツチSW2はオン状態であ
り、式(1)の第２式が成立しているからva＞vbとな
り、また入力時にはスイツチSW2がオフ状態にな
り、明らかにvb＞vaとなる。従つてこの場合に
も、電圧比較器５の送出パルス信号は、非入力時
に立下り、また入力時に立上る。
合には、非入力時にスイツチSW2はオン状態であ
り、式(1)の第２式が成立しているからva＞vbとな
り、また入力時にはスイツチSW2がオフ状態にな
り、明らかにvb＞vaとなる。従つてこの場合に
も、電圧比較器５の送出パルス信号は、非入力時
に立下り、また入力時に立上る。
すなわち、いずれのペンを使用した場合でも、
パルス立上りでペン入力有りを示し、またパルス
立下りでペン入力無しを示すパルス信号を、一つ
の入力検出回路３で得られる。なお、入力検出回
路３中のコンデンサC1およびC2は、スイツチ回
路６あるいは７と入力検出回路３との間の接続用
コード内での電磁誘導などに起因する外来雑音の
成分を減衰させるために接続してある。
パルス立上りでペン入力有りを示し、またパルス
立下りでペン入力無しを示すパルス信号を、一つ
の入力検出回路３で得られる。なお、入力検出回
路３中のコンデンサC1およびC2は、スイツチ回
路６あるいは７と入力検出回路３との間の接続用
コード内での電磁誘導などに起因する外来雑音の
成分を減衰させるために接続してある。
第２図は本発明の第２の実施例を示す回路図で
ある。本実施例のスイツチ回路８および９はそれ
ぞれ、第１の実施例のスイツチ回路６の抵抗r3を
除去した構成、およびスイツチ回路７の抵抗R3
を除去した構成を有する。すなわち、スイツチ回
路８の端子１２は接地接続してあり、またスイツ
チ回路９の端子２１は開放状態にしてある。更に
本実施例の入力検出回路４は、前実施例の入力検
出回路３に対し端子１および接地間に抵抗R3を
付加接続した構成を有する。
ある。本実施例のスイツチ回路８および９はそれ
ぞれ、第１の実施例のスイツチ回路６の抵抗r3を
除去した構成、およびスイツチ回路７の抵抗R3
を除去した構成を有する。すなわち、スイツチ回
路８の端子１２は接地接続してあり、またスイツ
チ回路９の端子２１は開放状態にしてある。更に
本実施例の入力検出回路４は、前実施例の入力検
出回路３に対し端子１および接地間に抵抗R3を
付加接続した構成を有する。
本実施例では、抵抗R1ないしR3、および抵抗
r1、r2の値を、次の不等式 (2) （R2＋R3）／R1＞r2／r1＞R2／R1 が成立するように設定しておく。
r1、r2の値を、次の不等式 (2) （R2＋R3）／R1＞r2／r1＞R2／R1 が成立するように設定しておく。
スイツチ回路８を接続した場合、非入力時には
式(2)の前方の不等号関係からva＞vbが成立し、ま
た入力時には式(2)の後方の不等号関係からvb＞va
が成立する。スイツチ回路９を接続した場合に
は、非入力時には式(2)の前方の不等号関係からva
＞vbとなり、また入力時には明らかにvb＞vaとな
る。すなわち、いずれのペンを使用した場合で
も、パルス立上りでペン入力有りを示し、またパ
ルス立下りでペン入力無しを示すパルス信号を、
一つの入力検出回路４から得ることができる。本
実施例では、スイツチ回路８および９の双方とも
に抵抗を収容せずに済むので、スイツチ回路を小
形化できるという利点がある。なお、第２の実施
例の場合とは逆に、端子１２を開放状態にし且つ
端子２１を接地接続して、更に入力検出回路３の
端子２および接地間に抵抗を付加接続した構成を
使用しても、いずれのペンによる入力でも検出可
能にできることは、明らかである。
式(2)の前方の不等号関係からva＞vbが成立し、ま
た入力時には式(2)の後方の不等号関係からvb＞va
が成立する。スイツチ回路９を接続した場合に
は、非入力時には式(2)の前方の不等号関係からva
＞vbとなり、また入力時には明らかにvb＞vaとな
る。すなわち、いずれのペンを使用した場合で
も、パルス立上りでペン入力有りを示し、またパ
ルス立下りでペン入力無しを示すパルス信号を、
一つの入力検出回路４から得ることができる。本
実施例では、スイツチ回路８および９の双方とも
に抵抗を収容せずに済むので、スイツチ回路を小
形化できるという利点がある。なお、第２の実施
例の場合とは逆に、端子１２を開放状態にし且つ
端子２１を接地接続して、更に入力検出回路３の
端子２および接地間に抵抗を付加接続した構成を
使用しても、いずれのペンによる入力でも検出可
能にできることは、明らかである。
第３図は本発明の第３の実施例を示す回路図で
ある。スイツチ回路８は第２の実施例の場合と同
一構成を有するが、スイツチ回路１０は、端子２
１をブレイク接点型のスイツチSW2を介して接地
接続し且つ端子２２を開放状態にした構成を有す
る。入力検出回路１３では、電圧VDおよび端子
１の電圧の間を抵抗R1およびR2で分圧した電圧
va、および電圧VDを抵抗r1およびr2で分圧した電
圧vbを電圧比較器５に導いてある。また端子２に
は、抵抗R3を介して電圧VDを印加してある。電
圧比較器５の送出信号および端子２の電圧信号
は、排他的論理和（EX−OR）ゲート１４に導
かれている。本実施例では、電圧比較器５の送出
パルスが、va＞vb（あるいはvb＞va）のときに立
上る（あるいは立下る）ように接続しておく。ま
た抵抗R1、R2および抵抗r1およびr2の値は、次の
不等式、 (3) r2／r2＞R2／R1 を満足するように設定しておく。スイツチ回路８
（あるいは10）を入力検出回路１３に接続した場
合、非入力時にEX−ORゲート１４の送出パル
スが立上り、また入力時にEX−ORゲートの送
出パルスが立下る。すなわち、いずれのペンを使
用した場合でも、例えばパルス立上りでペン入力
有りを示しまたパルス立下りでペン入力無しを示
すパルス信号を、一つの検出回路１３で得られ
る。
ある。スイツチ回路８は第２の実施例の場合と同
一構成を有するが、スイツチ回路１０は、端子２
１をブレイク接点型のスイツチSW2を介して接地
接続し且つ端子２２を開放状態にした構成を有す
る。入力検出回路１３では、電圧VDおよび端子
１の電圧の間を抵抗R1およびR2で分圧した電圧
va、および電圧VDを抵抗r1およびr2で分圧した電
圧vbを電圧比較器５に導いてある。また端子２に
は、抵抗R3を介して電圧VDを印加してある。電
圧比較器５の送出信号および端子２の電圧信号
は、排他的論理和（EX−OR）ゲート１４に導
かれている。本実施例では、電圧比較器５の送出
パルスが、va＞vb（あるいはvb＞va）のときに立
上る（あるいは立下る）ように接続しておく。ま
た抵抗R1、R2および抵抗r1およびr2の値は、次の
不等式、 (3) r2／r2＞R2／R1 を満足するように設定しておく。スイツチ回路８
（あるいは10）を入力検出回路１３に接続した場
合、非入力時にEX−ORゲート１４の送出パル
スが立上り、また入力時にEX−ORゲートの送
出パルスが立下る。すなわち、いずれのペンを使
用した場合でも、例えばパルス立上りでペン入力
有りを示しまたパルス立下りでペン入力無しを示
すパルス信号を、一つの検出回路１３で得られ
る。
以上の説明から明らかなように本発明には、メ
イク接点型スイツチを設けたペンおよびブレイク
接点型スイツチを設けたペンのいずれでも同一端
子対に接続でき且つ回路規模を大形化せずに済む
座標入力装置用ペン入力検出回路を実現できると
いう効果がある。
イク接点型スイツチを設けたペンおよびブレイク
接点型スイツチを設けたペンのいずれでも同一端
子対に接続でき且つ回路規模を大形化せずに済む
座標入力装置用ペン入力検出回路を実現できると
いう効果がある。
第１図ないし第３図は本発明の実施例を示す回
路図である。 １，２，１１，１２，２１，２２……端子、
３，４，１３……入力検出回路、５……電圧比較
器、６〜１０……スイツチ回路、１４……排他的
論理和（EX−OR）ゲート、SW1，SW2……ス
イツチ、R1〜R3、r1〜r3……抵抗。
路図である。 １，２，１１，１２，２１，２２……端子、
３，４，１３……入力検出回路、５……電圧比較
器、６〜１０……スイツチ回路、１４……排他的
論理和（EX−OR）ゲート、SW1，SW2……ス
イツチ、R1〜R3、r1〜r3……抵抗。
Claims (1)
- 【特許請求の範囲】 １ 非入力時にオフ状態で入力時の筆圧に応じて
オン状態になるスイツチの一端に接続した第１の
端子とこれに対をなして設けた第２の端子とを有
して第１の入力用ペン内に設けた第１のスイツチ
回路、および非入力時にオン状態で入力時の筆圧
に応じてオフ状態になるスイツチの一端に接続し
た第２の端子とこれに対をなして設けた第１の端
子とを有して第２のスイツチ回路の少くとも一方
と、 前記第１および第２のスイツチ回路の任意の一
方の前記第１および第２の端子をそれぞれ接続す
るための第１および第２の入力端と、予め定めた
直流電圧および前記第１の入力端間の第１の分圧
電圧ならびに前記直流電圧および前記第２の入力
端間の第２の分圧電圧を発生し且つ前記第１およ
び第２のスイツチのいずれを接続した場合でも非
入力時と入力時とで前記第１および第２の分圧電
圧の大小関係が同じ向きに反転するよう分圧条件
を設定してある分圧回路と、前記第１および第２
の分圧電圧の大きさを比較しその結果を示す電気
信号を発生し送出する電圧比較器とを有する入力
検出回路とを、備えたことを特徴とする座標入力
装置用ペン入力検出回路。 ２ 前記第１のスイツチ回路の前記第２の端子お
よび前記スイツチの他端の間に抵抗を接続した特
許請求の範囲第１項記載の座標入力装置用ペン入
力検出回路。 ３ 前記第２のスイツチ回路の前記第１の端子お
よび前記スイツチの他端の間に抵抗を接続した特
許請求の範囲第１項記載の座標入力装置用ペン入
力検出回路。 ４ 前記第１のスイツチ回路の前記第２の端子お
よび前記スイツチの他端の間を短絡接続した特許
請求の範囲第１記載の座標入力装置用ペン入力検
出回路。 ５ 前記第１のスイツチ回路の前記第２の端子は
開放状態にした特許請求の範囲第１項記載の座標
入力装置用ペン入力検出回路。 ６ 前記第２のスイツチ回路の前記第１の端子お
よび前記スイツチの他端の間を短絡接続した特許
請求の範囲第１項記載の座標入力装置用ペン入力
検出回路。 ７ 前記第２のスイツチ回路の前記第１の端子は
開放状態にした特許請求の範囲第１項記載の座標
入力装置用ペン入力検出回路。 ８ 非入力時にオフ状態で入力時の筆圧に応じて
オン状態になるスイツチの一端に接続した第１の
端子とこれに対をなして設けた第２の端子とを有
して第１の入力用ペン内に設けた第１のスイツチ
回路、および非入力時にオン状態で入力時の筆圧
に応じてオフ状態になるスイツチの一端に接続し
た第１の端子とこれを対をなして設けた第２の端
子とを有して第２の入力用ペン内に設けた第２の
スイツチ回路の少くとも一方と、 前記第１および第２のスイツチ回路の任意の一
方の前記第１および第２の端子をそれぞれ接続す
るための第１および第２の入力端と、予め定めた
直流電圧および前記第１の入力端間の第１の分圧
電圧ならびに前記直流電圧の第２の分圧電圧を発
生し且つ前記第１および第２のスイツチ回路のい
ずれを接続したかに応じて非入力時と入力時とで
前記第１のおよび第２の分圧電圧の大小関係が逆
の向きに反転するよう分圧条件を設定してある分
圧回路と、前記第１および第２の分圧電圧の大き
さを比較しその結果を示す電気信号を発生し送出
する電圧比較器と、抵抗を介して直流電圧を印加
した前記第２の端子の電圧レベルの高低に応答し
て前記電圧比較器の送出信号が示す比較結果を反
転するか否かを選択し実行する反転要否選択手段
とを有する入力検出回路とを、備えたことを特徴
とする座標入力装置用ペン入力検出回路。 ９ 前記第１のスイツチ回路の前記第２の端子お
よび前記スイツチの他端の間を短絡接続し、且つ
前記第２のスイツチ回路の前記第２の端子を開放
状態にした特許請求の範囲第８項記載の座標入力
装置用ペン入力検出回路。 １０ 前記第２のスイツチ回路の前記第２の端子
および前記スイツチの他端の間を短絡接続し、且
つ前記第１のスイツチ回路の前記第２の端子を開
放状態にした特許請求の範囲第８項記載の座標入
力装置用ペン入力検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17521485A JPS6235937A (ja) | 1985-08-09 | 1985-08-09 | 座標入力装置用ペン入力検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17521485A JPS6235937A (ja) | 1985-08-09 | 1985-08-09 | 座標入力装置用ペン入力検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6235937A JPS6235937A (ja) | 1987-02-16 |
| JPH046016B2 true JPH046016B2 (ja) | 1992-02-04 |
Family
ID=15992285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17521485A Granted JPS6235937A (ja) | 1985-08-09 | 1985-08-09 | 座標入力装置用ペン入力検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6235937A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2658778B2 (ja) * | 1992-11-25 | 1997-09-30 | 株式会社日立製作所 | 鉄道車両構体 |
-
1985
- 1985-08-09 JP JP17521485A patent/JPS6235937A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6235937A (ja) | 1987-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7215042B2 (en) | Interface for peripheral device detection | |
| JP3328572B2 (ja) | スイッチ状態検出装置 | |
| CN113452102A (zh) | 充电装置及其方法 | |
| US4080514A (en) | Graphical input apparatus for electrical equipment | |
| JPH046016B2 (ja) | ||
| JPH05107292A (ja) | 断線検出装置 | |
| JPS6063685A (ja) | 座標入力装置用雑音除去回路 | |
| KR100407930B1 (ko) | 휴대용컴퓨터의홀트방지장치 | |
| JPH03505805A (ja) | 伝送線の上のスイツチの状態検出装置 | |
| JP3262386B2 (ja) | 電気部品接続認識装置 | |
| IL43873A (en) | Touch actuated electronic switch | |
| JP2708497B2 (ja) | 電気部品の誤搭載検出装置 | |
| KR880000811Y1 (ko) | 동기 신호 극성 자동 처리 장치 | |
| JPH04118712A (ja) | ターミネータ装置 | |
| JP2916180B2 (ja) | 加入者線ループ監視方式 | |
| JPH04351417A (ja) | 電気機器の信号伝送ライン断線検出装置 | |
| KR940007118Y1 (ko) | 링-트립(Ring-Trip)검출기의 오동작 방지회로 | |
| JPH0736576B2 (ja) | 電話システム | |
| JP3004469U (ja) | プラグ接続装置 | |
| TWM632337U (zh) | 觸控裝置 | |
| KR0183496B1 (ko) | 신호라인 단락 감지회로 | |
| KR19990066345A (ko) | 유에스비 리셋 신호 검출 회로 | |
| JPS59184410A (ja) | 操作部のスイツチ投入検知装置 | |
| JPS61245420A (ja) | ブラツシの接点間停止検出回路 | |
| KR940004424Y1 (ko) | 알람단말과 중앙제어반 간의 인터페이스회로 |