JPH04589Y2 - - Google Patents
Info
- Publication number
- JPH04589Y2 JPH04589Y2 JP1984043327U JP4332784U JPH04589Y2 JP H04589 Y2 JPH04589 Y2 JP H04589Y2 JP 1984043327 U JP1984043327 U JP 1984043327U JP 4332784 U JP4332784 U JP 4332784U JP H04589 Y2 JPH04589 Y2 JP H04589Y2
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- switch
- pnpn
- gate
- pnpn switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 230000007775 late Effects 0.000 description 6
- 238000010304 firing Methods 0.000 description 2
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Thyristor Switches And Gates (AREA)
Description
【考案の詳細な説明】
本考案はPNPNスイツチを応用した２端子ス
イツチ素子に関するものである。
イツチ素子に関するものである。
PNPNスイツチは、順逆双方向に高い耐電圧
が得られ、一旦点弧すると外部から制御すること
なく大電流を比較的小さな電圧降下で流し得る特
徴を持つている。この性質を利用して過電圧到来
時にはPNPNスイツチをブレークオーバ点弧さ
せて他の装置を過電圧から保護する保護素子に応
用することが考えられる。この様な用途では、異
常電圧が除かれた時再び遮断状態に回復できるよ
う、PNPNスイツチの保持電流（導通中の
PNPNスイツチに流れる電流を徐々に減らした
時PNPNスイツチが導通状態を維持できる最少
電流値）をかなり大きな値にする必要がある。一
方、PNPNスイツチ特有のレイト効果を利用し
て、不要に大きな電圧変化率を持つたサージ電圧
に対しても同様に保護作用を得ようとの願望もあ
る。しかし、保持電流を大きくすることとレイト
効果に対して鋭敏にする事は相反する事項であり
従来この種の素子は実現されていなかつた。
が得られ、一旦点弧すると外部から制御すること
なく大電流を比較的小さな電圧降下で流し得る特
徴を持つている。この性質を利用して過電圧到来
時にはPNPNスイツチをブレークオーバ点弧さ
せて他の装置を過電圧から保護する保護素子に応
用することが考えられる。この様な用途では、異
常電圧が除かれた時再び遮断状態に回復できるよ
う、PNPNスイツチの保持電流（導通中の
PNPNスイツチに流れる電流を徐々に減らした
時PNPNスイツチが導通状態を維持できる最少
電流値）をかなり大きな値にする必要がある。一
方、PNPNスイツチ特有のレイト効果を利用し
て、不要に大きな電圧変化率を持つたサージ電圧
に対しても同様に保護作用を得ようとの願望もあ
る。しかし、保持電流を大きくすることとレイト
効果に対して鋭敏にする事は相反する事項であり
従来この種の素子は実現されていなかつた。
本考案は上記した保持電流とレイト効果との関
係を両立させ、大きな保持電流を得ながらレイト
効果に対しても適度の鋭敏性を持つた２端子スイ
ツチ素子を提供する事を目的にしたものである。
係を両立させ、大きな保持電流を得ながらレイト
効果に対しても適度の鋭敏性を持つた２端子スイ
ツチ素子を提供する事を目的にしたものである。
本考案では、PNPNスイツチとそのカソード
ゲート・カソード間を短絡する抵抗と少なくとも
１つの容量性素子とから成り、該容量性素子は増
巾回路を経てPNPNスイツチのアノードゲート
とカソードゲートとの間に接続し、アノードとカ
ソードとに端子を設けて２端子スイツチ素子とし
たものである。
ゲート・カソード間を短絡する抵抗と少なくとも
１つの容量性素子とから成り、該容量性素子は増
巾回路を経てPNPNスイツチのアノードゲート
とカソードゲートとの間に接続し、アノードとカ
ソードとに端子を設けて２端子スイツチ素子とし
たものである。
以下、本考案を図面によつて詳細に説明する。
本考案を説明する前に、本考案の２端子スイツ
チ素子の用途の好適例を第１図によつて説明す
る。第１図は、情報処理システム等の一例をモデ
ル化して示したブロツク図である。このブロツク
図は電源１、内部抵抗２、制御回路３等より構成
された制御装置４が通信線路５を通して遠方の端
末装置６と接続されている状態を示している。こ
の種のシステムでは、まれに電放電等の影響を受
けて通信線路５に過大な誘導電圧を受けることが
ある。この様な場合に制御回路３が破壊しないよ
う、たとえばアレスタ７が図示の如く線路間又は
図示は省略したが線路・大地間に挿入されてい
る。この種のアレスタ７には、所定電圧以上の電
圧が端子間に加われば直ちに導通状態となつて誘
導過電圧を吸収できる機能と、一旦導通状態にな
つた後、外乱が治まつた後は自動的に元の遮断状
態へ回復できる機能が要求される。すなわち、制
御装置４の正常な使用状態で流れ得る電流（電源
１と内部抵抗２により定まる短絡電流）ではアレ
スタ７は導通状態を維持できない事が要求され
る。この種のアレスタとして以下に述べる２端子
スイツチ素子が有用である。
チ素子の用途の好適例を第１図によつて説明す
る。第１図は、情報処理システム等の一例をモデ
ル化して示したブロツク図である。このブロツク
図は電源１、内部抵抗２、制御回路３等より構成
された制御装置４が通信線路５を通して遠方の端
末装置６と接続されている状態を示している。こ
の種のシステムでは、まれに電放電等の影響を受
けて通信線路５に過大な誘導電圧を受けることが
ある。この様な場合に制御回路３が破壊しないよ
う、たとえばアレスタ７が図示の如く線路間又は
図示は省略したが線路・大地間に挿入されてい
る。この種のアレスタ７には、所定電圧以上の電
圧が端子間に加われば直ちに導通状態となつて誘
導過電圧を吸収できる機能と、一旦導通状態にな
つた後、外乱が治まつた後は自動的に元の遮断状
態へ回復できる機能が要求される。すなわち、制
御装置４の正常な使用状態で流れ得る電流（電源
１と内部抵抗２により定まる短絡電流）ではアレ
スタ７は導通状態を維持できない事が要求され
る。この種のアレスタとして以下に述べる２端子
スイツチ素子が有用である。
第２図は本考案の前提となる原理を示した回路
図てある。第２図に於て、カソードゲートGKを
持つPNPNスイツチ１１は、そのカソードゲー
トGKとカソードＫ間に低抵抗１２が接続されて
いる。更にそのPNPNスイツチ１１のアノード
ゲートGAにはコンデンサ１３の一端が接続さ
れ、コンデンサ１３の他端はPNPNスイツチ１
１のカソードゲートGKに接続され、PNPNスイ
ツチ１１のアノードＡとカソードＫに端子１４，
１５を設けたものである。第２図図示の本考案に
よる２端子スイツチ端子はPNPNスイツチ１１
のカソードゲートGKカソードＫ間を低抵抗１２
で短絡したため、抵抗１２によつてPNPNスイ
ツチ１１の保持電流は大巾に大きな値となり、後
述するようにこの素子をアレスタに使用した時、
雷サージ保護後のシステムの自動回復をさせよう
とするのに有効となる。この保持電流値は抵抗１
２の抵抗値を選択することによつて自由に設定で
きる。又、コンデンサ１３をアノードゲートGA
とカソードゲートGK間に接続したことにより、
アレスタとして使用した際、外来サージ電圧の電
圧上昇率が非常に大きい場合には、PNPNスイ
ツチ１１のブレークオーバ電圧に到る前に
PNPNスイツチを点弧させてサージ保護を急速
になし得る。一般にPNPNスイツチにはレイト
効果があつて、大きな電圧上昇率dυ／dtがアノ
ードカソード間に加わるとそのPNPNスイツチ
の第２接合容量を充電する電流によつて点弧する
性質を持つているが、前述の如く第２図図示回路
においてはPNPNスイツチ１１の保持電流を大
きくするため、カソードゲートGK・カソードＫ
間を低抵抗１２で短絡したので、もはやこの
PNPNスイツチ自身のレイト効果は完全に失な
われている。しかし乍ら、この回路においては外
部にコンデンサ１３を用意しアノードＡ・カソー
ドＫ間に生ずる電圧変化dυ／dtによるコンデン
サ１３の充電電流PNPNスイツチ１１のアノー
ドＡ、アノードゲートGAを経由してカソードゲ
ートGKに流し込み、もつてPNPNスイツチ１１
は点弧可能である。すなわち、コンデンサ１３の
充電電流がPNPNスイツチ１１のアノードゲー
トGAとカソードゲートGKの双方を流れること
から、２つのゲートが共同して鋭敏なレイト点弧
を得ることが可能となる。このコンデンサ１３の
容量値は所望とする電圧変化率dυ／dtでコンデ
ンサ１３を流れる充電電流Cdυ／dtによる抵抗１
２の電圧降下が約0.7Vになる様に設定するのが
よい。このように第２図図示の２端子スイツチ素
子は大きな保持電流特性を持ちながら、外来の不
要に大きな電圧上昇率dυ／dtを持つたサージ電
圧に対しても急速に点弧して他の装置を保護でき
る。
図てある。第２図に於て、カソードゲートGKを
持つPNPNスイツチ１１は、そのカソードゲー
トGKとカソードＫ間に低抵抗１２が接続されて
いる。更にそのPNPNスイツチ１１のアノード
ゲートGAにはコンデンサ１３の一端が接続さ
れ、コンデンサ１３の他端はPNPNスイツチ１
１のカソードゲートGKに接続され、PNPNスイ
ツチ１１のアノードＡとカソードＫに端子１４，
１５を設けたものである。第２図図示の本考案に
よる２端子スイツチ端子はPNPNスイツチ１１
のカソードゲートGKカソードＫ間を低抵抗１２
で短絡したため、抵抗１２によつてPNPNスイ
ツチ１１の保持電流は大巾に大きな値となり、後
述するようにこの素子をアレスタに使用した時、
雷サージ保護後のシステムの自動回復をさせよう
とするのに有効となる。この保持電流値は抵抗１
２の抵抗値を選択することによつて自由に設定で
きる。又、コンデンサ１３をアノードゲートGA
とカソードゲートGK間に接続したことにより、
アレスタとして使用した際、外来サージ電圧の電
圧上昇率が非常に大きい場合には、PNPNスイ
ツチ１１のブレークオーバ電圧に到る前に
PNPNスイツチを点弧させてサージ保護を急速
になし得る。一般にPNPNスイツチにはレイト
効果があつて、大きな電圧上昇率dυ／dtがアノ
ードカソード間に加わるとそのPNPNスイツチ
の第２接合容量を充電する電流によつて点弧する
性質を持つているが、前述の如く第２図図示回路
においてはPNPNスイツチ１１の保持電流を大
きくするため、カソードゲートGK・カソードＫ
間を低抵抗１２で短絡したので、もはやこの
PNPNスイツチ自身のレイト効果は完全に失な
われている。しかし乍ら、この回路においては外
部にコンデンサ１３を用意しアノードＡ・カソー
ドＫ間に生ずる電圧変化dυ／dtによるコンデン
サ１３の充電電流PNPNスイツチ１１のアノー
ドＡ、アノードゲートGAを経由してカソードゲ
ートGKに流し込み、もつてPNPNスイツチ１１
は点弧可能である。すなわち、コンデンサ１３の
充電電流がPNPNスイツチ１１のアノードゲー
トGAとカソードゲートGKの双方を流れること
から、２つのゲートが共同して鋭敏なレイト点弧
を得ることが可能となる。このコンデンサ１３の
容量値は所望とする電圧変化率dυ／dtでコンデ
ンサ１３を流れる充電電流Cdυ／dtによる抵抗１
２の電圧降下が約0.7Vになる様に設定するのが
よい。このように第２図図示の２端子スイツチ素
子は大きな保持電流特性を持ちながら、外来の不
要に大きな電圧上昇率dυ／dtを持つたサージ電
圧に対しても急速に点弧して他の装置を保護でき
る。
第３図は本考案の第１の実施例を示す回路図で
ある。本実施例においてはコンデンサ３３は
PNPトランジスタ３６のベース・コレクタ間に
接続され、PNPトランジスタ３６のエミツタを
PNPNスイツチ３１のアノードゲートGAに、そ
してコレクタをPNPNスイツチ３１のカソード
ゲートGKに接続している。この第３図図示回路
によれば、コンデンサ３３の充電電流はPNPト
ランジスタ３６のベース電流となつてPNPトラ
ンジスタ３６で増巾されてPNPNスイツチ３１
のカソードゲートGKに供給される。したがつ
て、この回路においてはミラー効果によつて小さ
な容量値のコンデンサ３３で充分な効果が得られ
る。
ある。本実施例においてはコンデンサ３３は
PNPトランジスタ３６のベース・コレクタ間に
接続され、PNPトランジスタ３６のエミツタを
PNPNスイツチ３１のアノードゲートGAに、そ
してコレクタをPNPNスイツチ３１のカソード
ゲートGKに接続している。この第３図図示回路
によれば、コンデンサ３３の充電電流はPNPト
ランジスタ３６のベース電流となつてPNPトラ
ンジスタ３６で増巾されてPNPNスイツチ３１
のカソードゲートGKに供給される。したがつ
て、この回路においてはミラー効果によつて小さ
な容量値のコンデンサ３３で充分な効果が得られ
る。
第４図は本考案の第３の実施例を示す回路図で
ある。
ある。
本実施例においては、コンデンサ４３は、
NPNトランジスタ４７のベース・コンタクタ間
に接続され、NPNトランジスタ４７のベース・
エミツタ間は抵抗４８で短絡されており、該
NPNトランジスタ４７のエミツタがPNPNスイ
ツチ４１のカソードゲートGKに、そしてコレク
タがアノードゲートGAにそれぞれ接続されたも
のである。低抵抗４２がPNPNスイツチ４１の
カソードゲートGK・カソードＫ間に接続され、
アノードＡ・カソードＫに端子４４，４５が設け
られているのは前例と同様である。この回路に於
ては、比較的変化率dυ／dtの小さな電圧変化時
にはコンデンサ４３の充電電流は抵抗４８を通つ
て流れてNPNトランジスタ４７が動作しないが、
dυ／dtがやや増大すると今度はNPNトランジス
タ４７が増巾作用を急速に顕わし、レイト効果を
生じる限界dυ／dt値が他の実施例に比較してシ
ヤープになる効果が得られる。
NPNトランジスタ４７のベース・コンタクタ間
に接続され、NPNトランジスタ４７のベース・
エミツタ間は抵抗４８で短絡されており、該
NPNトランジスタ４７のエミツタがPNPNスイ
ツチ４１のカソードゲートGKに、そしてコレク
タがアノードゲートGAにそれぞれ接続されたも
のである。低抵抗４２がPNPNスイツチ４１の
カソードゲートGK・カソードＫ間に接続され、
アノードＡ・カソードＫに端子４４，４５が設け
られているのは前例と同様である。この回路に於
ては、比較的変化率dυ／dtの小さな電圧変化時
にはコンデンサ４３の充電電流は抵抗４８を通つ
て流れてNPNトランジスタ４７が動作しないが、
dυ／dtがやや増大すると今度はNPNトランジス
タ４７が増巾作用を急速に顕わし、レイト効果を
生じる限界dυ／dt値が他の実施例に比較してシ
ヤープになる効果が得られる。
第５図は本考案の第３の実施例を示す回路図で
ある。本実施例においては、第２図で説明した回
路を２組逆並列接続して共通の２つの端子５４，
５５を設けたものである。すなわち、第３図、第
４図の実施例の回路を２組逆並列接続して構成す
ることにより、本実施例では端子５４，５５から
見た内部回路が対称となつて方向性を持たず、正
負双方向の過電圧に対する保護能力を持つた２端
子スイツチ素子が得られる。
ある。本実施例においては、第２図で説明した回
路を２組逆並列接続して共通の２つの端子５４，
５５を設けたものである。すなわち、第３図、第
４図の実施例の回路を２組逆並列接続して構成す
ることにより、本実施例では端子５４，５５から
見た内部回路が対称となつて方向性を持たず、正
負双方向の過電圧に対する保護能力を持つた２端
子スイツチ素子が得られる。
尚、上記各実施例に於けるコンデンサは、一般
のフイルムコンデンサ、セラミツクコンデンサ等
のほか、小静電容量の場合には半導体接合の接合
容量を用いてもよい。また、これらの回路の内、
抵抗はPNPNスイツチの外部に独立して設ける
方法でも、PNPNスイツチ内部に設ける内蔵抵
抗……いわゆるシヨートエミツタ構造……であつ
てもよい。
のフイルムコンデンサ、セラミツクコンデンサ等
のほか、小静電容量の場合には半導体接合の接合
容量を用いてもよい。また、これらの回路の内、
抵抗はPNPNスイツチの外部に独立して設ける
方法でも、PNPNスイツチ内部に設ける内蔵抵
抗……いわゆるシヨートエミツタ構造……であつ
てもよい。
以上説明した如く、本考案は保持電流が充分に
大きくでき、しかも、レイト効果に対し鋭敏な２
端子スイツチ素子を提供するものであり、この２
端子スイツチ素子はアレスタ等に有効である。
大きくでき、しかも、レイト効果に対し鋭敏な２
端子スイツチ素子を提供するものであり、この２
端子スイツチ素子はアレスタ等に有効である。
第１図は、本考案の２端子スイツチ素子の用途
に好適となるシステムをモデル化したブロツク
図、第２図は、本考案の前提となる原理を示した
図、第３図、第４図および第５図はそれぞれ本考
案による２端子スイツチ素子の第１、第２および
第３の実施例を示した回路図である。 １１，１１′，３１，４１……PNPNスイツ
チ、１２，１２′，３２，４２，４８……抵抗、
１３，１３′，３３，４３……コンデンサ、１４，
１５，３４，３５，４４，４５，５４，５５……
端子、３６……PNPトランジスタ、４７……
NPNトランジスタ。
に好適となるシステムをモデル化したブロツク
図、第２図は、本考案の前提となる原理を示した
図、第３図、第４図および第５図はそれぞれ本考
案による２端子スイツチ素子の第１、第２および
第３の実施例を示した回路図である。 １１，１１′，３１，４１……PNPNスイツ
チ、１２，１２′，３２，４２，４８……抵抗、
１３，１３′，３３，４３……コンデンサ、１４，
１５，３４，３５，４４，４５，５４，５５……
端子、３６……PNPトランジスタ、４７……
NPNトランジスタ。
Claims (1)
- PNPNスイツチと、このPNPNスイツチのカ
ソードとカソードゲート間に接続した抵抗と、少
なくとも１個の容量性素子と、増幅回路とから構
成され、該容量性素子は該増幅回路を経て該
PNPNスイツチのアノードゲートとカソードゲ
ートとの間に接続し、該PNPNスイツチのアノ
ードとカソードに端子を設けたことを特徴とする
２端子スイツチ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984043327U JPH04589Y2 (ja) | 1984-03-28 | 1984-03-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984043327U JPH04589Y2 (ja) | 1984-03-28 | 1984-03-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6150340U JPS6150340U (ja) | 1986-04-04 |
| JPH04589Y2 true JPH04589Y2 (ja) | 1992-01-09 |
Family
ID=30554891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984043327U Expired JPH04589Y2 (ja) | 1984-03-28 | 1984-03-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04589Y2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5026431A (ja) * | 1973-07-06 | 1975-03-19 | ||
| JPS5114276A (ja) * | 1974-07-26 | 1976-02-04 | Hitachi Ltd | |
| JPS5117550A (ja) * | 1974-08-02 | 1976-02-12 | Meidensha Electric Mfg Co Ltd |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS515633U (ja) * | 1974-06-28 | 1976-01-16 |
-
1984
- 1984-03-28 JP JP1984043327U patent/JPH04589Y2/ja not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5026431A (ja) * | 1973-07-06 | 1975-03-19 | ||
| JPS5114276A (ja) * | 1974-07-26 | 1976-02-04 | Hitachi Ltd | |
| JPS5117550A (ja) * | 1974-08-02 | 1976-02-12 | Meidensha Electric Mfg Co Ltd |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6150340U (ja) | 1986-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0237234Y2 (ja) | ||
| KR980006248A (ko) | 고전압 보호회로를 갖는 집적회로 | |
| JPS6217454B2 (ja) | ||
| JPH0878631A (ja) | 電話回線インタフェース保護方法 | |
| EP0651490B1 (en) | Overvoltage protection circuit | |
| GB2091521A (en) | Telephone subscriber's line circuit with overvoltage protection | |
| JPS5918576U (ja) | サイリスタの過電圧保護回路 | |
| US9536869B2 (en) | Electrostatic discharge protection apparatus and method therefor | |
| US3919601A (en) | Overcurrent protection circuit {8 for an object circuit{9 | |
| EP0338699B1 (en) | Transient protection circuit | |
| JPH04589Y2 (ja) | ||
| CN216794608U (zh) | 端口过流保护电路和感测装置 | |
| US4053875A (en) | Static charge detector having fail-safe voltage surge protection means | |
| US4271445A (en) | Solid-state protector circuitry using gated diode switch | |
| US4323792A (en) | Two terminal circuitry for voltage limitation | |
| JPH0343817Y2 (ja) | ||
| US4202024A (en) | Repeater bypass protection apparatus | |
| JP3003825B2 (ja) | サージ電圧保護回路 | |
| JPH0116091B2 (ja) | ||
| JPS6030542Y2 (ja) | 絶縁継手保護装置 | |
| JPH0336207Y2 (ja) | ||
| JPS5814566Y2 (ja) | 電圧依存性非直線抵抗器 | |
| JPS598422Y2 (ja) | サ−ジ吸収回路 | |
| JPH0222607B2 (ja) | ||
| JPH0547478Y2 (ja) |