JPH0222607B2 - - Google Patents

Info

Publication number
JPH0222607B2
JPH0222607B2 JP14101781A JP14101781A JPH0222607B2 JP H0222607 B2 JPH0222607 B2 JP H0222607B2 JP 14101781 A JP14101781 A JP 14101781A JP 14101781 A JP14101781 A JP 14101781A JP H0222607 B2 JPH0222607 B2 JP H0222607B2
Authority
JP
Japan
Prior art keywords
voltage
line
input
switch
surge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14101781A
Other languages
English (en)
Other versions
JPS5843635A (ja
Inventor
Akira Tomono
Tadahiro Nagayama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP14101781A priority Critical patent/JPS5843635A/ja
Publication of JPS5843635A publication Critical patent/JPS5843635A/ja
Publication of JPH0222607B2 publication Critical patent/JPH0222607B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/52Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
    • H04Q3/521Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入力回路と出力回線と前記両回線の
間をスイツチ素子にて切替える回線切替装置とを
有して成る通信系(例えばボタン電話装置とか
PBX交換機の如き電子化電話端末)において、
該通信系へ侵入する高電圧サージから前記スイツ
チ素子を防護するためのサージ吸収回路に関する
ものである。
〔従来の技術〕
第1図は本発明の適用対象とる通信系の回路構
成を示す回路図である。同図において、1は入力
回線、2は出力回線、1−1,1−2,2−1,
2−2はそれぞれ切替用交叉点スイツチ回路、
S1,S2はそれぞれスイツチ素子、3,4はそれぞ
れ出力回線に接続された端末装置、5,6は、そ
れぞれ入力回線と大地間に接続された避雷器、7
は局電源、8は線路などの抵抗、9は端末の使用
者である。
切替用交叉点スイツチ回路1−1,1−2,2
−1,2−2等から成る回線切替装置により切替
接続される入力回線と出力回線の間に生ずる高電
圧サージとしては、まず、静電気サージが考えら
れる。人体に帯電する静電気の電圧は、10KV程
度まで考える必要があるが、この静電気は、端末
が電話機の場合、受話機などから侵入し、回線と
スイツチを介して大地に流れることがある。端末
の使用者9が大地に対して正極性に帯電した場合
のサージ電流経路を一点鎖線に、負極性に帯電
した場合のそれをに示す。従来の交叉点スイツ
チ回路は機械式スイツチ素子で構成されており、
高耐圧で、かつ、サージ電流耐量も高いため、静
電気サージで破壊するようなことは考えられなか
つた。しかし、近年、スイツ素子として電子スイ
ツチが使用される傾向にあり、耐圧以上の電圧が
印加されると破壊される危険があることから、ス
イツチ回路を防護する対策が必要になつてきてい
る。
次に、雷サージに対する影響について述べる。
ボタン電話装置、PBX,など出力回線が比較的
短い場合には、雷電導サージは、出力回線から侵
入することは少なく、主として、入力回線から侵
入する。一方、避雷器は、入力回線側にのみ設置
されているため入力回線から侵入した雷サージは
避雷器5,6を介して大地に流れるため入力回線
と出力回線間に高電圧が生ずることは少ない。し
かし、端末が大地に対して完全に浮いておらず、
抵抗を介して接地されている場合とか、出力回線
側にも接地をとる必要がある場合とか、出力回線
が長く雷誘導サージが侵入するなどの場合には、
入力回線と出力回線の間には、高電圧サージが発
生するこことがある。この場合には、静電気サー
ジの場合と異なり、破壊エネルギーが大きいため
スイツチにとつてはきびしい条件になり防護が一
層重要になる。
〔発明が解決しようとする課題〕
本発明は、上述のような技術的要求に応えるた
めになされてものであり、従つて本発明の目的
は、回線切替装置を含む通信系に高電圧サージが
侵入しても、それにより回線切替装置におけるス
イツチ素子が破壊することのないようにした通信
系におけるサージ吸収回路を提供することにあ
る。
〔発明の要点〕
本発明の構成の要点は、入力回線と出力回線と
前記両回線の間をスイツチ素子にて切替える回線
切替装置とを有して成る通信系において、入力回
線と出力回線の間を前記回線切替装置を介するこ
となく直接接続する接続路を設け、該接続路にダ
イオードと電圧制限回路を挿入接続することによ
り、通信系に侵入するサージを吸収させて前記ス
イツチ素子の防護を図つた点にある。
〔実施例〕
次に図を参照して本発明の一実施例を説明す
る。
第2図は本発明の一実施例を示す回路図であ
る。同図において、10,11は各々入力回線に
接続された入力側整流形ダイオードブリツジ、1
2,13は各々出力回線に設けられた出力側整流
形ダイオードブリツジである。ダイオードブリツ
ジ10,11は各々カソードが共通に接続され、
入力側負極性共通端子となり、アノードが共通に
接続され、入力側正極性共通端子となつている。
また、ダイオードブリツジ12,13は各々カソ
ードが共通に接続され、出力側負極性共通端子と
なり、アノードが共通に接続され、出力側正極性
共通端子となつている。
更に、入力側負極性共通端子と出力側正極性共
通端子との間には、電圧制限素子16が設けら
れ、入力側正極性共通端子と出力側負極性共通端
子との間には、電圧制限素子15が設けられてい
る。15,16は例えば定電圧ダイオード、バリ
スタ等である。また、14は電圧制限素子であ
る。15,16の動作電圧は14の制限電圧より
やや高いものとする。
本発明の狙いは、具体的には、入力回線と出力
回線を持つ電子化電話端末を防護するためのもの
である。入力回線とは言うまでもなく電話線であ
り、出力回線とは、子電話機3,4と接続される
回線であり、入力回線と出力回線はスイツチマト
リツクス(切替用交叉点スイツチ回路1−1,1
−2,2−1,2−2等から成る)により交換接
続される。
このようなシステムにおいて、サージに対する
問題点としては、入力回線から侵入するサージ
(主に雷サージ)、出力回線から侵入するサージ
(主に静電気サージ)である。本発明は前記スイ
ツチマトリツクスをこらのサージから防護する。
次に、回路の動作について詳しく説明する。同
図において、スイツチ素子の耐圧と防護素子の制
限電圧の関係なその動作原理から以下であること
が分かる。
(14の制限電圧)<(15、16の動作電圧)<(15、16
の制限電圧)<(スイツチオフ時の耐圧) 図中の一点鎖線は、電話端末より侵入する正
極性のサージ、例えば静電気サージである。一点
鎖線のように15の定電圧ダイオード、および、
入力回線を介して対地に放電する。上記の条件を
満たせば、サージがスイツチを通過することはな
い。
の一点鎖線は、電話端末に生じた負極性サー
ジである。入力回線16出溶回線、とバイパ
スされらるので、サージがスイツチを通過するこ
とはない。
の点線は、入力回線から入り入力回線に出る
横サージで、雷サージ侵入時に放電形避雷器の放
電ばらき等により生ずるものである。ダイオード
ブリツジ10のダイオード1410のダイオ
ード、の経路で吸収される。従つて、サージがス
イツチを通過することはない。
以上のようにして、スイツチングマトリツクス
の入力回線、出力回線に侵入するあらゆるサージ
は、ダイオードブリツジにより、集約され、電圧
制限素子で吸収される。
第3図、第4図は、それぞれ第2図における切
替用交叉点スイツチ回路1−1及至2−2の電子
スイツチ回路の一例を示す回路図で、17は半導
体PNP素子であるので参照されたい。
第5図は、電圧制限回路14の一例を示す回路
図である。同図において、18はバリスタなどの
電圧制限素子、19はサイリスタ、20,21は
それぞれ定電圧ダイオードなどの電圧制限素子、
22,23,24はそれぞれコンデンサ、25は
抵抗である。コンデンサ23,24はサージの立
上りを鈍らせるもの、定電圧ダイオード20とコ
ンデンサ22の直列回路、並びに、定電圧ダイオ
ード21はサイリスタ19のゲート回路である。
再び第2図を参照して説明を付加する。破線
に横サージの吸収経路を示した。しかし、この場
合、横サージの経路としては、の他に′が考
えられる。すなわち、切替用交叉点スイツチ回路
が動作中に横サージが侵入した場合には、電圧制
限回路14を通過する経路とは別に、電圧制限回
路16とダイオードブリツジ12の中に順方向ダ
イオードと切替用交叉点スイツチ回路1−1のス
イツチ素子とダイオードブリツジ10の中の順方
向ダイオードを通過する経路が考えられる。雷サ
ージ電流は大きいため、この経路で電流が流れる
と切替用交叉点スイツチ回路1−1のスイツチ素
子は破壊する危険がある。そこで、′の経路が
生じないように電圧制限回路16の動作電圧は、
電圧制限回路14の最大制限電圧より高くする必
要がある。
第2図における電圧制限回路14としては、第
5図に示す回路の他、バリスタ、定電圧ダイオー
ド、コンデンサ、放電形避雷器、シヨツクレーダ
イオード、及びこれらの組合せ回路を用いること
ができる。第5A図は、コンデンサC、バリスタ
B、放電形避雷器A、抵抗Rを並列に接続するこ
とにより構成した電圧制限回路の例を示してい
る。
この電圧制限回路において、まず、入力線間に
現われる横サージ吸収特性について述べる。横サ
ージが侵入するとコンデンサCがサージの立上り
を鈍らせ、バリスタBが電圧を制限し、次に、避
雷器Aが動作しサージを吸収する。避雷器Aは省
略することができるため破線で示してある。抵抗
Rは、避雷器Aを省略した場合、又は、あつても
動作しなかつた場合にコンデンサCに充電された
電荷をサージが去つた後に放電するためのもので
ある。
次に、電話機から侵入する静電気サージ吸収特
性について述べる。人体の静電容量Cを数
100pF、帯電電圧Vの最大を10KV程度と仮定す
ると人体が帯電する電荷の最大値QはQ=CV<
10-5クーロンとなる。この電荷を第5A図の電圧
制限回路で吸収するとする。コンデンサCには雷
横サージを鈍らせるために0.1〜1μF程度のコンデ
ンサを用いるので、静電気サージはバリスタBが
動作するまでもなく、コンデンサCのみで吸収す
ることも可能である。
第6図は、本発明の他の実施例を示す回路図で
ある。同図において、26,27は、それぞれ電
圧制限回路である。端末装置4から正極性サージ
が侵入する場合の電流経路をに示す。ダイオー
ドブリツジ13の中の順方向ダイオード、電圧制
限回路26,14,ダイオードブリツジ11の中
の順方向ダイオードを介して大地にサージ電流が
流れるため、電圧制限回路26と14の直列回路
の最大制限電圧を切替用交叉点スイツチ回路1−
1及至2−2におけるスイツチの耐圧以下に設定
することによつてその破壊を防止できる。負極性
サージの場合の電流経路をに示す。
次に、電圧制限回路26,27の必要性につい
て述べる。電圧制限回路14は、第5図の場合と
同様に、入力線間に現われる横サージを破線の
ような経路で吸収するが、このとき流れるサージ
電流は数100Aを考える必要があるため、ダイオ
ードブリツジ10の中の順方向ダイオードは微分
抵抗によつて10〜20V程度の電圧降下を生ずるこ
とがある。この電圧は、″の経路のように切替
用交叉点スイツチ回路1−1の中のスイツチ素子
とダイオードブリツジ12の中の順方向ダイオー
ドを介して電圧制限回路14の(+)極に侵入し
ようとするため、前記スイツチ素子が電流耐量オ
ーバで破壊する危険がある。電圧制限回路26
は、前記ダイオードの電圧降下以上の動作電圧を
もつ電圧制限回路で図の位置に挿入することによ
つて″の経路を生じさせなためのものである。
電圧制限回路27についても同様ある。電圧制限
回路26,27としては、定電圧ダイオード、バ
リスタなどが考えられ、動作電圧は20〜30Vが適
当である。
第7図は、本発明の更に他の実施例を示す回路
図である。出力回線側からも横サージが侵入する
可能性がある場合の防護回路構成を示したもの
で、電圧制限回路14Aを図示の如く接続するこ
とにより目的を達成できる。
ここで第6図、第7図を併せ参照して説明を付
加すれば次の如くである。
これらの図において、10,11は各々入力回
線に接続された整流形ダイオードブリツジ、1
2,13は各々出力回線に設けられた整流形ダイ
オードブリツジであることはすでに述べた。1
0,11は各々カソードが共通に接続され、入力
側負極性共通端子となり、アノードが共通に接続
され、入力側正極性共通端子となつている。ま
た、12,13は各々カソードが共通に接続さ
れ、出力側負極性共通端子となり、アノドが共通
に接続され、出力側正極性共通端子となつてい
る。
更に、入力側負極性共通端子と出力側負極性共
通端子との間には、電圧制限素子26が設けら
れ、入力側正極性共通端子と出力側正極性共通端
子との間には、電圧制限素子27が設けられてい
る。26,27は例えば定電圧ダイオード、バリ
スタ等である。また、14は電圧制限素子であ
る。
次に、回路の動作について改めて説明する。こ
れら図において、スイツチ素子の耐圧と防護素子
の制限電圧の関係は動作原理から以下であること
が分ける。
(スイツチオン時の降下電圧)<(26、27の動作電圧) <(26、27の制限電圧+14の制限電圧)<(スイツチ
オフ時の耐圧) 先ず、スイツチがオフの場合を考える。第6図
中の一点鎖線は、電話端末より侵入する正極性
のサージ、例えば静電気サージである。一点鎖線
のように13のダイオード、26の定電圧ダイオ
ード、14の電圧制限回路、11のダイオード、
および、入力回線を介して対地に放電する。上記
の条件を満たせば、サージがスイツチを通過する
ことはない。
の一点鎖線は、電話端末に生じた負極性サー
ジである。入力回線11のダイオード14
2713のダイオード出力回線、とバイパス
されるので、サージがスイツチを通過することは
ない。
の点線は、入力回線から入り入力回線に出る
横サージで、雷サージ侵入時に放電形避雷器の放
電ばらつき等により生るものである。ダイオード
ブリツジ10のダイオード1410のダイオ
ード、の経路で吸収される。従つて、サージがス
イツチを通過することはない。
次に、スイツチがオンつまり、入力回線と出力
回線がスイツチマトリツクスにより接続されてい
る場合を考える。
″はスイツチ素子がオンの場合、入力回線か
ら入り入力回線へ抜けようとするサージの経路で
ある。入力回線スイツチ12のダイオード
定電圧ダイオード26電圧制限回路1411
のダイオード入力回線、というこの経路の電圧
は主に、(スイツチの降下電圧+26の逆方向電圧
+14の制限電圧)である。これをアとする。この
サージは、以上の経路の他に、入力回線10の
ダイオード電圧制限回路1411のダイオー
ド入力回線、の経路でも流れようとする。この
経路の電圧降下は、主として14の制限電圧であ
り、これをイとする。当然のことながら(ア)>(イ)ゆ
え、サージイの経路で流れ、スイツチは通過しな
い。
スイツチがオン状態で他の経路でも同様であ
る。従つて、この回路でも同様にあらゆるサージ
から防護できる。
ここで、本文中、入力と出力の名称を逆にして
も本発明は成立することは当然である。
第8図は、本発明の適用対象となる通信系の他
の構成例を念のために示した回路図である。すな
わち、直流を分離するためのトランスTと低耐圧
スイツチSとで構成される回線切替装置を含む通
信系に対しても本発明は当然適用できるものであ
り、Mが本発明によるサージ吸収回路を示してい
る。
本発明は、回線の切替を行う装置において、入
力回線と出力回線の電圧を一定値以下に制限する
ため、ボタン電話装置、PBX、交換機などに適
用した場合、通話路スイツチとして、電子スイツ
チの適用を可能にするものである。
〔発明の効果〕
本発明にかかるサージ吸収回路と回線の切替を
行なう装置に適用すると、入力回線と出力回線の
間すなわち、上記回線の切替装置の両端の間の電
圧が所定の電圧以下に制限されることが上記の詳
細な説明から明らかである。
回線の切替装置に例えば耐電圧が低い電子スイ
ツチを使用した場合、上記の所定の制限電圧をそ
の電子スイツチの耐圧以下に設定することによ
り、回線の切替装置の両端の間に高電圧のサージ
が印加されても、その電子スイツチが破壊される
ことがない。従つて本発明にかかるサージ吸収回
路をボタン電話装置、PBX、交換機などに適用
すると、通話路スイツチに電子スイツチを使用す
ることができる。
【図面の簡単な説明】
第1図は本発明の適用対象となる通信系の回路
構成を示す回路図、第2図は本発明の一実施例を
示す回路図、第3図、第4図はそれぞれ第2図に
おける切替用交叉点スイツチ回路の具体例を示し
た回路図、第5図は第2図における電圧制限回路
14の一例を示す回路図、第5A図は電圧制限回
路14の他の例を示す回路図、第6図、第7図は
それぞれ本発明の他の実施例を示す回路図、第8
図は本発明の適用対象となる通信系の他の構成例
を示した回路図、である。 符号の説明1……入力回線、2……出力回線、
3,4……端末装置、5,6……避雷器、7……
局電源、8……抵抗、10,11,12,13…
…ダイオードブリツジ、14,15,16……電
圧制限回路、1−1,1−2,2−1,2−2…
…交叉点スイツチ回路、17……PNPN素子、
18……電圧制限素子、19……サイリスタ、2
0,21……電圧制限素子、22,23,24…
…コンデンサ、25……抵抗、26,27……電
圧制限回路。

Claims (1)

  1. 【特許請求の範囲】 1 入力回線と出力回線と前記両回線の間をスイ
    ツチ素子にて切り換える回線切り換え装置とを有
    して成る通信系に対して、前記入力回線と出力回
    線との間を前記回線切り換え装置を介することな
    く直接接続する接続路から成るサージ吸収回路で
    あつて、 前記接続路は、前記入力回線間に設けられた入
    力側整流形ダイオードブリツジと、前記出力回線
    間に設けられた出力側整流形ダイオードブリツジ
    と、 前記入力側整流形ダイオードブリツジにおける
    カソード端子を共通化した入力側負極性共通端子
    とアノード端子を共通化した入力側正極性共通端
    子と前記出力側整流形ダイオードブリツジにおけ
    るカソード端子を共通化した出力側負極性共通端
    子とアノード端子を共通化した出力側正極性共通
    端子のうち、入力側と出力側で同極性の共通端子
    の間を接続する電圧制限素子、又は入力側と出力
    側で異極性の共通端子の間を接続する電圧制限素
    子と、から成ることを特徴とする通信系における
    サージ吸収回路。
JP14101781A 1981-09-09 1981-09-09 通信系におけるサ−ジ吸収回路 Granted JPS5843635A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14101781A JPS5843635A (ja) 1981-09-09 1981-09-09 通信系におけるサ−ジ吸収回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14101781A JPS5843635A (ja) 1981-09-09 1981-09-09 通信系におけるサ−ジ吸収回路

Publications (2)

Publication Number Publication Date
JPS5843635A JPS5843635A (ja) 1983-03-14
JPH0222607B2 true JPH0222607B2 (ja) 1990-05-21

Family

ID=15282253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14101781A Granted JPS5843635A (ja) 1981-09-09 1981-09-09 通信系におけるサ−ジ吸収回路

Country Status (1)

Country Link
JP (1) JPS5843635A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS637137A (ja) * 1986-06-26 1988-01-13 株式会社 昭電 過電圧保護回路
JPS6321440U (ja) * 1986-07-22 1988-02-12
EP0460223B1 (en) * 1989-12-27 1996-09-25 Mitsubishi Materials Corporation Board for surge absorbing device of communication line

Also Published As

Publication number Publication date
JPS5843635A (ja) 1983-03-14

Similar Documents

Publication Publication Date Title
US6816350B1 (en) AC voltage protection circuit
JPH0145296B2 (ja)
FI68488C (fi) Spaenningsstyrt transientskydd
EP0349477A2 (en) Solid state overvoltage protection circuit
IE913429A1 (en) Circuit Protection Device
EP0651490B1 (en) Overvoltage protection circuit
CN106786459B (zh) 浪涌保护电路以及使用该电路的电子装置
JPS6022798Y2 (ja) サイリスタの過電圧保護回路
US5003588A (en) Circuit arrangement for protecting electronic interface circuit of subscriber line circuits
US5883775A (en) Overvoltage protector
GB1574078A (en) Voltage-limiting circuit
US7375942B1 (en) Flexible secondary overcurrent protection
US5631797A (en) Overvoltage protector
CN110495084B (zh) 一种用于mmc-hvdc子模块的保护装置
JPH0222607B2 (ja)
JPH0145812B2 (ja)
SE440574B (sv) Overspenningsskydd
US4084207A (en) Adjustable overvoltage protected circuit for high power thyristors
JPS646614B2 (ja)
WO1987006787A1 (en) Telephone protection circuit
JP2015211602A (ja) サージプロテクタ
JPS646615B2 (ja)
KR890002311B1 (ko) 과전압 보호 회로
JPH0336207Y2 (ja)
JPS60144115A (ja) 共通線を用いた多回線保安回路