JPH0878631A - 電話回線インタフェース保護方法 - Google Patents

電話回線インタフェース保護方法

Info

Publication number
JPH0878631A
JPH0878631A JP7134677A JP13467795A JPH0878631A JP H0878631 A JPH0878631 A JP H0878631A JP 7134677 A JP7134677 A JP 7134677A JP 13467795 A JP13467795 A JP 13467795A JP H0878631 A JPH0878631 A JP H0878631A
Authority
JP
Japan
Prior art keywords
layer
conductive
circuit
protection
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7134677A
Other languages
English (en)
Other versions
JP2699930B2 (ja
Inventor
Eric Bernier
ベルニエ エリク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SGS THOMSON MICROELECTRONICS
STMicroelectronics SA
Original Assignee
SGS THOMSON MICROELECTRONICS
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS THOMSON MICROELECTRONICS, SGS Thomson Microelectronics SA filed Critical SGS THOMSON MICROELECTRONICS
Publication of JPH0878631A publication Critical patent/JPH0878631A/ja
Application granted granted Critical
Publication of JP2699930B2 publication Critical patent/JP2699930B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode
    • H01L29/7416—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode the device being an antiparallel diode, e.g. RCT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/18—Automatic or semi-automatic exchanges with means for reducing interference or noise; with means for reducing effects due to line faults with means for protecting lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Signal Processing (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Interface Circuits In Exchanges (AREA)
  • Structure Of Telephone Exchanges (AREA)
  • Thyristors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 加入者インタフェースを保護する新規の方法
を提供する。 【構成】 電話交換機と加入者回線に接続された回線ス
イッチ１との間のインタフェースに生じる過負荷に対す
る保護装置１０はインタフェースに関する回線スイッチ
の加入者側に単一の保護回路を設け、その過電圧保護回
路は回線スイッチがオフのときに過電圧保護を保証し、
かつ回線スイッチがオンのときに過電流保護を保証す
る。各導体と接地の間に設けられた制御されるスイッチ
１３、１４は過電圧又は過電流の保護に応じてオンに切
り替えられる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電話交換機の過負荷に対
する保護に関し、特に電話回線と電話交換機との間のイ
ンタフェースの保護に関する。そのインタフェースは例
えば加入者回路（ＳＬＩＣ）として通常言及されてお
り、かつ８本の電話回線を受信するボードを含むもので
ある。本発明は後述する説明に開示されているが、本発
明が電子の多種のタイプ又は電子装置に接続された１つ
又は複数の回線の保護のために使用され得る過電圧及び
過電流に対する保護回路を提供する。
【０００２】
【従来の技術】図１は従来のＳＬＩＣの接続を示す図で
ある。加入者回線とＳＬＩＣの回路と回線ＴとＲ（それ
ぞれ、チップ及びリング）の間において、２つの各抵抗
Ｒ１とＲ２と、コイル又は他の検出によって制御される
リレーを含む回線切替回路１及び回線、かつＳＬＩＣに
接続される制御回路とが接続される。
【０００３】従来例の接続において、保護回路２は切替
器スイッチ１とＳＬＩＣとの間に設けられている。保護
装置２はオンに切り替えられ、回線Ｒにおける約−４８
Ｖかつ回線Ｔにおける負の数Ｖである、所定の値、名目
上の回線電圧によって回線電圧を越えるとすぐに接地す
るための回線の１つに接続するため、あるいは回線を内
部接続するためにオンに切り替えられる。図２Ａに示す
ように例えば回線Ｒの電圧が１０Ｖより高いとき、かつ
回線Ｔの電圧が−６０Ｖより低いときに保護回路はトリ
ガされる。図２Ａは電圧が−６０〜＋１０Ｖのレンジ内
であって、電圧が−４８Ｖ又は０Ｖに回復されたときに
提供され得るチップ型の保護回路、クローバー型の保護
回路を示す図である。
【０００４】スイッチ１がコイルによって制御される電
気機械のリレーであるので簡単な装置が保護装置２に使
用される。よって、スイッチがオフに切り替わったとき
回線での過電圧はあまりダメージを生じることない。こ
の現象は制御回路は回線上において高電圧差に対抗でき
ない半導体システムを有する電気機械のリレーを配置変
えによるためである。そして、回線での電圧が例えば±
２５０Ｖの所定の閾値を越えるとき付加された保護装置
３は共通にトリガを提供される。保護装置３は例えば図
２Ｂ（これはクローバータイプである）に示すような特
性曲線を有する。もちろん、スイッチ１が閉じられると
保護装置２は使用されない保護装置３により前に動作す
る。
【０００５】
【発明が解決しようとする課題】加入者インタフェース
のこの二重の保護システムには２つの主な欠点がある。
第１には、部分的に設けれられた少なくとも２つの保護
構成を必要であることにより保護装置の価格が高い。第
２には、もし回線スイッチが閉じられて過電圧が生じる
ならば保護装置２は過負荷の間中動作し、やっかいな過
電流がこれらのスイッチを介して流れる。スイッチ１自
体が半導体タイプであるときこの過電流は悪い影響を及
ぼす。
【０００６】本発明の目的は前述の欠点を解決すること
であり、加入者インタフェースを保護するための新規の
方法を提供することであって回線スイッチは閉じられた
とき過負荷発生中に回線スイッチで発生する過電流に対
する保護する方法である。
【０００７】
【課題を解決するための手段及び作用】この目的を達成
するために、電話交換機と加入者回線に接続された回線
スイッチとの間のインタフェースに生じる過負荷に対す
る保護方法において、インタフェースに対する回線スイ
ッチの加入者回線側に単一の加入者回路を配置する。こ
の過電圧保護システムは回線スイッチがオフのときに過
電圧保護を保証し、かつ回線スイッチがオンのときに過
電流保護を保証するものである。本発明の実施例におい
て、この保護システムは過電圧又は過電流の保護に応じ
て各導体と接地の間に設けられた制御されるスイッチを
オンに切り替える。本発明の他の目的は導体の１つに生
じる過電圧又は回線に流れる過電流に対する保護を提供
する単一の保護システムに関するモノリシック化であ
る。本発明の更なる目的は加入者回路（ＳＬＩＣ）の保
護に適応されるモノリシック保護回路を提供することで
ある。
【０００８】これらの目的を達成するために、本発明の
第２の見地によれば、モノリシック過負荷保護は直列に
設けられた検出用抵抗を有する回線上に使用するための
構成である。上部表面と下部表面が並列に対向した表面
になるように使用される。他の配置は無駄のないように
なされる。この構成が上部表面と下部表面を有する構成
に直列に設けられて抵抗の端子に接続されて設けられた
第１及び第２の上部金属層を含む。第１及び第２のサイ
リスタは、第２の金属層がゲートに相当し、第１の金属
層と第３の金属層の間に接続された逆導通である。第１
の極性の第１のアバランシェダイオードは第１の金属層
と第３の金属層の間に設けられ、逆極性の第２のアバラ
ンシェダイオードは第１の金属層及び第２の金属層の１
つと第３の金属層との間に設けられる。ダイオードの１
つの導通が前記サイリスタの１つをオンに切り替わるた
めに前記第１及び第２のアバランシェダイオードは設け
られる。
【０００９】本発明の実施例によれば、第１の導電性の
基板と、基板の上部表面に形成された第２の導電性の第
１の層と、基板の下部表面に形成された第２の導電性の
第２の層と、第１の層の表面領域の実質的に一半分に形
成された第１の導電性の第３の層と、第３の層に実質的
に補足して第２の層の表面領域の実質的に一半分に形成
された第１の導電性の第４の層と、第４の層の一部分に
渡って第１の層の一部分に形成された第１の導電性の第
５の層と、基板に第１の層のインタフェースとして形成
された第１の導電性の第６のドーピング層と、第４の層
の少なくとも一部分に面した基板に第２の層のインタフ
ェースとして形成された第１の導電性の第７のドーピン
グ層と、第３の層と第１の層の大部分をコーティングす
る第１の金属層と、第３の層の近傍の第１の層の一部分
と第４の層をコーティングする第２の金属層と、第２の
層と第４の層をコーティングする第３の金属層とを含
む。
【００１０】本発明の実施例によれば、前記第５の層は
狭いストリップ線である。
【００１１】本発明の実施例によれば、前記第３及び第
４の層はエミッタ短絡を含み、エミッタ短絡ホールの密
度は第４の層におけるものより第３の層におけるものが
高い。
【００１２】本発明の実施例によれば、前記第１のサイ
リスタはゲート電流増幅手段を含む。
【００１３】本発明の実施例によれば、第１の層に形成
された第２の導電性の第８の層と、第１の導電性の第９
の層と、第８の層及び第５の層をコーティングする第２
の金属層と、第３の層に隣接する第１の層の一部分と第
９の層を接続する第４の金属層とを含む。
【００１４】本発明の実施例によれば、上部表面に故障
検出回路に接続されるために設けられた第２の導電性の
付加的な層を含み、前記付加的な層は構成の他の端子全
ての電圧より高い電圧でバイアスされる。
【００１５】本発明の有効な効果によれば、半導体集積
化は各導体と接地との間に接続された単一の主な両方向
導通可能な保護構成を含む。この主な構成は回線の少な
くとも１つにおいて過電圧の発生によって又は導体の過
電流の発生によってオンに切り替わるものである。そし
て、過電流及び過電圧に対して鋭い感度の構成をトリガ
することによってトリガされる単一の保護構成を有し
て、過電流及び過電圧に対する別々の保護構成を含むこ
とがないので、この半導体集積回路の表面領域は減少で
きる。これらのトリガ構成は高電流を流す必要がなく、
大きい表面領域を必要としない。
【００１６】
【実施例】図３は本発明に係るシステムを示し、加入者
インタフェース及び回線スイッチ１上に生じやすい過負
荷を防ぐための接続である。単一の保護装置１０は、回
線スイッチ１はオフ（二重のショックレイダイオード１
１，１２によって図３に示す方法によって再示される）
となると生じる過負荷を防ぐことと、回線スイッチ１は
オンとなると生じる過負荷を防ぐことを含む。この保護
装置は４つの端子を含み、２つの端子はチップ型回線Ｔ
に直列接続された検出抵抗Ｒｄの両側に１つずつ設けら
れている端子Ａ，Ｂの間に接続される。他の２つの端子
はリング型回線Ｒに直列接続された検出抵抗Ｒ’ｄの両
側に１つずつ設けられている端子Ａ’，Ｂ’の間に接続
される。過負荷は例えば接地に接続された端子Ｇにドレ
インオフされる。過電流が検出されるとき、スイッチ１
３，１４はオンに切り替えられ、各々端子Ａと端子Ｇと
の間に、端子Ａ’と端子Ｇとの間に設けられる。後述す
るこの装置の見地によれば、オンに切り替わる保護装置
１１，１２のいずれか１つがスイッチ１３又は１４に相
当する隣接するようなトリガを発生する。そして、本発
明はスイッチが閉じると回線スイッチ１での過電流の発
生を防ぐ効果を有する過電流保護装置を含む。
【００１７】図４は本発明に係る保護装置の半分の等価
回路を示す。図４は端子Ａ，Ｂ，Ｇの間に存在する構成
を示し、その装置は端子Ａ’，Ｂ’，Ｇの間でも同等で
ある。２つの逆導通サイリスタＴ１，Ｔ２は端子Ａ，Ｂ
の間に設けられたサイリスタのカソードゲートとサイリ
スタのアノードゲートが各々接続されたものである。そ
のゲートは端子Ｂに接続されている。そして、電流が抵
抗Ｒｄを介して流れると、電圧差は各ゲートと対応する
主とする端子の間に生じ、かつ電流方向によるこれらの
サイリスタの１つの導通を生じる。そのゲートでの電圧
が約０．７Ｖの値によって対応する主な電極での電圧と
異なるとき適応可能な極性をもつサイリスタは導通とな
る。そして、抵抗の抵抗値Ｒは電流｜Ｉ｜の値に応じて
選択される。
【００１８】｜ＲＩ｜が約０．７Ｖに等しいので保護装
置がトリガするように設定される。そして、１００ｍＡ
〜２００ｍＡの範囲の電流｜Ｉ｜において、抵抗Ｒは３
Ω〜６Ωの範囲の値である。
【００１９】更に、本発明は接地と各端子Ａ，Ｂの間に
アバランシェダイオードｚ１，ｚ２を各々配置する。実
施例において、後述するように、アバランシェダイオー
ドｚ１，ｚ２が異極性のそれぞれにダイオードｄ１，ｄ
２に直列に接続されている。そして例えば、正の過電圧
が端子Ａ，Ｂを通して生じるときアバランシェダイオー
ドｚ２は導通し、かつ負の過電圧が端子Ａ，Ｂを通して
生じるときアバランシェダイオードｚ１は導通する。本
発明の見地によれば、アバランシェダイオードｚ１のト
リガが導通になるためにサイリスタＴ１に生じ、かつア
バランシェダイオードｚ２のトリガが導通になるために
サイリスタＴ２に生じるので、アバランシェダイオード
ｚ１，ｚ２がサイリスタＴ１，Ｔ２に関連して設計され
る。そして、過負荷はサイリスタＴ１，Ｔ２によってド
レインオフされているのでアバランシェダイオードｚ
１，ｚ２は高電流を流す必要がない。したがって、アバ
ランシェダイオードｚ１，ｚ２が小さなサイズのダイオ
ードとすることができる。
【００２０】図５は端子Ａ，Ｂ，Ａ’，Ｂ’及びＧの間
に接続された本発明に係る構成を示す図である。図５に
は図４の回路に対応する多種の同等の半導体構成を示
す。図６は図５の半分の部分を示す図である。後述のよ
うに図５及び図６は類似である。
【００２１】本発明による構成の左半分を示す図６を参
照すると、そのような構成はＮ形であるとする第１の導
体形の基板から形成される。この基板の上部及び下部で
Ｐ１及びＰ２の各々Ｐ形層が形成される。Ｎ形層である
Ｎ１は層Ｐ１の表面領域の実質的に一半分を形成され、
Ｎ形層であるＮ２は層Ｐ２の表面領域の実質的に補足と
して形成されている。付加的に、別のＮ形である層Ｎ３
は対向する表面に形成される層Ｎ２の部分を面する層Ｐ
１に形成される。高いドーピングされたＮ形層であるＮ
４は層Ｎ１−Ｐ１−Ｎ−Ｐ２によって形成されるサイリ
スタＴ１のゲート接点層Ｔ１Ｇの実質的に下に基板Ｎを
持つ層Ｐ１のインタフェースを形成される。高いドーピ
ングされたＮ形層であるＮ５は層Ｎ２の部分に渡って基
板Ｎを持つ層Ｐ２のインタフェースを形成される。金属
層Ｍ１は層Ｎ１及びＰ１の上部表面の大部分をコーティ
ングする。金属層Ｍ２は構成の下部表面の側面で層Ｐ２
及びＮ２の上部表面の大部分をコーティングする。金属
層Ｍ３は前記方法による層Ｎ４に渡ってかつ層Ｎ１の近
傍に層Ｐ１の小部分をコーティングする。金属層Ｍ４は
層Ｎ３をコーティングする。金属層Ｍ１は端子Ａに接続
され、金属層Ｍ３及びＭ４は端子Ｂに接続され、金属層
Ｍ２は端子Ｇに接続されている。
【００２２】金属層が半導体層に接する層の外側で、金
属層は薄い絶縁層Ｉ（従来では薄い酸化シリコン層）に
渡ってデポジットされる。
【００２３】図４及び図５を参照すると、図６に示す本
発明による構成部分は次の構成を含む。
【００２４】・金属層Ｍ２に相当するアノード接点、金
属層Ｍ１に相当するカソード接点及び金属層Ｍ３に相当
するゲート接点を有する層Ｐ２−Ｎ−Ｐ１−Ｎ１によっ
て形成されるサイリスタＴ１、 ・金属層Ｍ１に相当するアノード接点、金属層Ｍ２に相
当するカソード接点及び金属層Ｍ３に相当するゲート接
点を有する層Ｐ１−Ｎ−Ｐ２−Ｎ２を含み、サイリスタ
Ｔ１に逆導通接続された並列され、アノードゲートを形
成する層Ｎ３とゲート接続を形成する金属層Ｍ４を含む
サイリスタＴ２、 ・接合部Ｎ−Ｐ２に相当するダイオードｄ１に直列接続
され、金属層Ｍ３に相当するアノード接点及び金属層Ｍ
２に相当するカソード接点を有する接合部Ｐ１−Ｎ４に
相当するアバランシェダイオードｚ１、 ・接合部Ｐ１−Ｎに相当するダイオードｄ２に直列接続
され、金属層Ｍ２に相当するアノード接点及び金属層Ｍ
１に相当するカソード接点を有する接合部Ｐ２−Ｎ５に
相当するアバランシェダイオードｚ２。
【００２５】そして図５及び図６の構成は図４に示され
る等価回路に相当する。図５の右部分で構成要素Ｔ’
１，Ｔ’２，ｚ’１，ｚ’２，ｄ’２は前述の構成のも
のと対称したものであり、端子Ａ’Ｂ’Ｇに接続してい
る。
【００２６】回路の動作を次に説明すると、回線スイッ
チ１がオフ及び接地に対して負の過電圧が端子Ａ及びＢ
に生じるとアバランシェダイオードｚ１はアバランシェ
し、電荷が接合部Ｐ１−Ｎの近傍に発生する。よって、
サイリスタＴ１は導通し、過電圧がサイリスタＴ１によ
って接地にクランプされる。
【００２７】回線スイッチ１がオフ及び接地に対して正
の過電圧が端子Ａ及びＢに生じるとアバランシェダイオ
ードｚ２はアバランシェする。このアバンランシェはサ
イリスタＴ２の接合部Ｎ−Ｐ２の近傍に電荷の発生を生
じ、サイリスタＴ２は導通する。
【００２８】回線スイッチ１がオン及び負の過電圧が回
線上に生じ、正の電圧が端子Ａ，Ｂに現れる。この電圧
が約０．７Ｖに達すると、ゲート電流が接合部Ｐ１−Ｎ
１を介して流れ、サイリスタＴ１のカソードゲートはト
リガする。
【００２９】回線スイッチ１がオン及び正の過電圧が回
線上に生じ、正の電圧が端子Ａ，Ｂに生じると、正の電
流が端子Ａから端子Ｂに流れ、正の電圧が端子Ａ，Ｂを
現れる。そして接合部Ｐ１−Ｎ３はバイアスされ、ダイ
オードＰ１−Ｎ３の導通閾値（約０．７Ｖ）が達すると
すぐに接合部Ｐ１−Ｎ３を介して流れる電流はトリガさ
れるべきサイリスタＴ２（Ｐ１−Ｎ−Ｐ２−Ｎ２）に生
じる。
【００３０】本発明に係る構成の通常の動作は前述のと
おり明らかである。更に、構成は要求された変化を実現
するために多種の感度及び対称の特性に従わなければな
らない。
【００３１】アバランシェダイオードｚ１及びｚ２を介
してサイリスタＴ１またはＴ２のトリガは特別な問題を
引き起こすことはない。例えば２５０Ｖの所定のアバラ
ンシェ電圧を得るために層Ｎ４及びＮ５のドーピングレ
ベルを選択することで十分である。更に、回線スイッチ
がオフとなるとき過負荷が生じる場合で、過負荷の終わ
りにおいて回線上に電圧がなく、かつサイリスタＴ１又
はＴ２はオフに切り替わり導通となる。
【００３２】その問題点はトリカが過電流によって発生
されるとき更に複雑である。実際に、装置は３つの条件
に従わなければならない。
【００３３】第１の条件はサイリスタが例えば約２００
ｍＡの抵抗Ｒに流れる所定の電流に対してトリガされる
ことである。この結果を実現するために、ゲート電流は
約２０ｍＡの抵抗Ｒｄでの電流に関して低い導通状態に
サイリスタを設定しやすくする。その結果、サイリスタ
Ｔ１及びＴ２はそれぞれ高感度となる。
【００３４】第２の条件は装置が可能な限りの鋭い感度
を有することである。実際上同じ正及び負の過電流の閾
値でトリガする。
【００３５】第３の条件は装置が電話回線を保護するた
めに設計されるとき特に生じる。そして回線スイッチが
オンとなるとき、約−４８Ｖの電圧が端子Ｇに対してリ
ング端子（Ｒ）上に永久的に生じる。よって、端子Ｇに
相当するアノードとリング端子に相当するカソードのサ
イリスタ（Ｔ１又はＴ’１）は４８−Ｖの電圧がこれら
の端子に現れるとき再びオフに切り替えることができ
る。
【００３６】サイリスタＲｄがこのサイリスタに直列接
続され、サイリスタのホールド電流上の強制が実際には
適度であるのでこれはサイリスタＴ１，Ｔ’１における
主な問題を生じないのである。しかしながら、図６を参
照して端子Ｇに相当するアノードと端子Ｂに相当するカ
ソードを有するスプリアスのサイリスタ（Ｐ２−Ｎ−Ｐ
１−Ｎ３接合）があることが示されている。端子Ｂには
直接に電圧−４８Ｖが印加される。よって、過負荷の終
わりで導通状態を保持されないためにこのスプリアスの
サイリスタは高い保持電流を有する。
【００３７】後述に説明するがこれらの３つの強制が層
Ｎ１，Ｎ２を介して形成されたエミッタ短絡ホールの密
度、ゲート層の配置、多種の層における表面領域を選択
することによって解決できる。
【００３８】図７は本発明に係る半分の構成を示す断面
図であり、サイリスタＴ１はゲート電流増幅構成を含
み、故障保護回路は図６の装置に付加される。
【００３９】図７の右側の部分は図６と同等であり、同
じ層は同じ参照符号で示す。
【００４０】Ｐ形層Ｐ７はサイリスタＴ１のゲート層の
近傍に基板Ｎの上部表面から形成される。Ｎ形層Ｎ７は
層Ｐ７に形成される。層Ｐ１の一部分の下に形成される
ことに代わっての層Ｎ４は層Ｐ７の下に形成される。層
Ｐ１の一部分に渡って設けられることに代わっての金属
層Ｍ３は層Ｐ７の上部表面に渡って設けられ、金属層Ｍ
７は層Ｎ７の上部表面の一部分を層Ｐ１の上部表面の一
部分に接続する。金属層Ｍ７は外部端子に接続されてい
ない。そして、増加された感度を有するゲート増幅を持
つサイリスタＴ１が形成される。アバランシェダイオー
ドｚ１は接合部Ｐ７−Ｎ４に相当し、前もってその導通
はサイリスタＴ１のトリガすることを生じる。
【００４１】更に、本発明は前述の構成を故障表示に関
連づけている。この目的のために、付加的な層Ｐ８は基
板１の上部表面に形成され、端子Ｄに接続された金属層
Ｍ８を集積化される。端子Ｄは故障表示器に接続され、
端子Ａ，Ｂ，Ｇのそれぞれの供給電圧より高い供給電圧
が印加される。そして、通常の動作中、区切られた接合
部（Ｎ−Ｐ１接合、Ｎ−Ｐ７接合、Ｎ−Ｐ２接合）は端
子Ｄと各端子Ａ，Ｂ，Ｇの間に設けられている。条件と
してもし大変高い過負荷に応じて、本発明に係る構成は
簡略化され、接合部Ｎ−Ｐ１，Ｎ−Ｐ７又はＮ−Ｐ２の
１つは破壊されて短絡に相当する。そして、電流が端子
Ｄと端子Ａ，Ｂ，Ｇの１つとの間に流れることができ
る。この電流は故障表示器によって検出される。その故
障表示器はローカル又はリモート、表示又はアラームシ
ステムに関係付けられ得る。
【００４２】図８Ａ及び図８Ｂは図７に示す構成のそれ
ぞれ平面図及び底から上部へ見た底面図であり、図８Ａ
及び図８Ｂに示す線７−７に沿った断面図である。これ
らの図において、金属層の輪郭が直線で、層Ｐの輪郭が
破線で、層Ｎの輪郭が点線で示されている。
【００４３】そして、図８Ａは金属層Ｍ１，Ｍ３−Ｍ４
（単一の金属層）、Ｍ７及びＭ８、Ｐ形層Ｐ１，Ｐ７及
びＰ８、Ｎ形層Ｎ１，Ｎ３及びＮ７を示す。図示されて
いないが層Ｎ４は層Ｐ７の下に実質的に広がっている。
層Ｐ１のゲートとして使用される部分を有する層Ｎ７の
インタフェースは金属層Ｍ７の下にハッチング線で図示
されている。金属層Ｍ７の残りの部分は絶縁（酸化部）
に渡って形成される。同様に、層Ｎ３を持ち、かつ層Ｐ
７の一部分を有する金属層Ｍ３−Ｍ４の接続はハッチン
グ線で示された層Ｎ７を形成されない。図８Ａは本発明
に係る構成の具体的な例を示すだけである。以下に特徴
を示す。
【００４４】・層Ｐ１は構成の表面領域の大部分を占め
る。 ・層Ｎ１は層Ｐ１の表面領域の実質的に一半分を占め
る。 ・サイリスタＴ１が相対的に高い保持電流を有して高い
サイリスタがゲート電流増幅手段を介して得られるの
で層Ｎ１に形成されたエミッタ短絡ホールＨ１の密度は
相対的に高い。 ・スプリアスのサイリスタＰ２−Ｎ−Ｐ１−Ｎ３が高い
保持電流を有するので層Ｎ３は伸びた狭いストリップ線
によって構成される。ストリップ線Ｎ３は例えば約１２
０μｍの幅を有する。 ・パイロットサイリスタのエミッタを構成する層Ｎ７は
高い感度を得るために任意の短絡ホールを含まない。
【００４５】図８Ｂの底図は層Ｐ２とＮ層の間のインタ
フェースを形成される金属層Ｍ２、Ｐ形層Ｐ２、Ｎ形層
Ｎ２及びＮ形層Ｎ５を示す。図８Ｂにおいて、次に構成
を示す。
【００４６】・層Ｐ２は層Ｐ８の下に広がらない（しか
しながら、これは必須ではない）。 ・層Ｎ２はエミッタ短絡ホールの大変小さな密度を含
む。これは相対的に高い感度のアノードゲートサイリス
タＴ２を得ることを意図する。もちろん、これは低い保
持電流を有するサイリスタＴ２に結果となる。しかし、
これは障害ではない。というのは、前述のように、この
サイリスタが負荷の終わりでその端子において実質的に
０の電圧であるからである。
【００４７】当業者であれば、多種の変形は前述の実施
例により容易に創作でき、特に多種の層のデポジットは
図８Ａ及び図８Ｂに示す実施例のみに示す多種の層のデ
ポジットは容易に創作できる。
【００４８】しかし、すべての層の導体極性は逆にする
ことができ、基板がＮ形である回路は感度係数と保持電
流の間の前述したような問題の解決を確実にするために
は好ましい。
【００４９】更に、本明細書で「接地」は過負荷がオフ
にドレインされるべき固定電圧に端子を示すものであ
り、この「接地」は保護されるべき回路の接地と異なる
なり、回線の基準電圧とも異なる。
【００５０】そして本発明の少なくとも１つの実施例、
多種の改造、変形や改良は当業者であれば簡単にでき
る。その改造、変形や改良は本発明の技術思想及び見地
の範囲内に含まれるものである。よって、前述の説明は
単なる一例の方法に過ぎず、これに限定されないことは
言うまでもない。本発明は前記の特許請求の範囲に記載
のみに限定される。
【図面の簡単な説明】
【図１】ＳＬＩＣの保護の特殊な場合における問題の一
例を示すブロック図である。
【図２Ａ】ＳＬＩＣの保護の特殊な場合における問題の
一例を示す電流−電圧特性図である。
【図２Ｂ】ＳＬＩＣの保護の特殊な場合における問題の
一例を示す電流−電圧特性図である。
【図３】本発明による加入者回線のインタフェースを保
護する回路を示すブロック図である。
【図４】本発明の実施例の等価回路図である。
【図５】本発明による装置の多種の例を示す断面図であ
る。
【図６】本発明による装置の多種の例を示す断面図であ
る。
【図７】本発明による装置の多種の例を示す断面図であ
る。
【図８Ａ】図７の構成の平面図である。
【図８Ｂ】図７の構成の底面図である。
【符号の説明】 １ 回線スイッチ １０ 保護装置 １１，１２ ショックレイダイオード １３，１４ スイッチ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/866 29/861 Ｈ０２Ｈ 3/20 Ｄ 9/04 Ｚ Ｈ０４Ｑ 1/14 3/42 １０４ Ｈ０１Ｌ 29/90 Ｄ 29/91 Ｌ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 電話交換機と加入者回線に接続された回
    線スイッチとの間のインタフェースに生じる過負荷に対
    する保護方法において、 インタフェースに対する回線スイッチの加入者回線側に
    単一の加入者回路を配置し、過電圧保護システムは回線
    スイッチがオフのときに過電圧保護を保証し、かつ回線
    スイッチがオンのときに過電流保護を保証することを特
    徴とする保護方法。
  2. 【請求項２】 各導体と接地の間に設けられた制御され
    るスイッチを過電圧又は過電流の保護に応じてオンに切
    り替えることを含む請求項１記載の保護方法。
  3. 【請求項３】 上部表面と下部表面を有しており、検出
    用抵抗（Ｒｄ）が直列に接続された導体に生じる過負荷
    に対するモノリシック保護部品において、 前記抵抗（Ｒｄ）の端子（Ａ，Ｂ）に接続されて設けら
    れた第１及び第２の上部の金属層（Ｍ１，Ｍ３〜Ｍ１
    ４）と、 第２の金属層がゲートに相当し、第１の金属層と第３の
    金属層の間に接続された逆導通の第１及び第２のサイリ
    スタ（Ｔ１，Ｔ２）と、 第１金属層と第３の金属層の間の第１の極性の第１のア
    バランシェダイオード（ｚ１）と、 第１の金属層及び第２の金属層の１つと第３の金属層と
    の間の逆極性の第２のアバランシェダイオード（ｚ２）
    とを含み、 前記ダイオードの１つの導通が前記サイリスタの１つを
    オンにするために前記第１及び第２のアバランシェダイ
    オードは設けられたことを特徴とする部品。
  4. 【請求項４】 第１の導電性の基板（Ｎ）と、基板の上
    部表面に形成された第２の導電性の第１の層（Ｐ１）
    と、基板の下部表面に形成された第２の導電性の第２の
    層（Ｐ２）と、第１の層の表面領域の実質的に一半分に
    形成された第１の導電性の第３の層（Ｎ１）と、第３の
    層（Ｎ１）に実質的に補足して第２の層（Ｐ２）の表面
    領域の実質的に一半分に形成された第１の導電性の第４
    の層（Ｎ２）と、第４の層の一部分に渡って第１の層
    （Ｐ１）の一部分に形成された第１の導電性の第５の層
    （Ｎ３）と、基板に第１の層（Ｐ１）のインタフェース
    として形成された第１の導電性の第６のドーピング層
    （Ｎ４）と、第４の層（Ｎ２）の少なくとも一部分に面
    した基板（Ｎ）に第２の層（Ｐ２）のインタフェースと
    して形成された第１の導電性の第７のドーピング層（Ｎ
    ５）と、第３の層（Ｎ１）と第１の層（Ｐ１）の大部分
    をコーティングする第１の金属層（Ｍ１）と、第３の層
    の近傍の第１の層（Ｐ１）の一部分と第４の層（Ｎ３）
    をコーティングする第２の金属層（Ｍ３，Ｍ４）と、第
    ２の層（Ｐ２）と第４の層（Ｎ２）をコーティングする
    第３の金属層（Ｎ２）とを含む請求項３記載のモノリシ
    ック保護回路。
  5. 【請求項５】 前記第５の層（Ｎ３）は狭いストリップ
    線である請求項４記載の回路。
  6. 【請求項６】 前記第３及び第４の層（Ｎ１，Ｎ２）は
    エミッタ短絡を含み、エミッタ短絡ホールの密度は第４
    の層におけるものより第３の層におけるものが高い請求
    項４記載の回路。
  7. 【請求項７】 前記第１のサイリスタはゲート電流増幅
    手段（Ｐ７，Ｎ７）を含む請求項３記載の回路。
  8. 【請求項８】 第１の層に形成された第２の導電性の第
    ８の層（Ｐ７）と、第１の導電性の第９の層（Ｎ７）
    と、第８の層（Ｐ７）及び第５の層（Ｎ３）をコーティ
    ングする第２の金属層（Ｍ３，Ｍ４）と、第３の層に隣
    接する第１の層（Ｐ１）の一部分と第９の層（Ｎ７）を
    接続する第４の金属層とを含む請求項３，４，７のいず
    れか１項記載の回路。
  9. 【請求項９】 上部表面に故障検出回路に接続されるた
    めに設けられた第２の導電性の付加的な層（Ｐ８）を含
    み、前記付加的な層は構成の他の端子全ての電圧より高
    い電圧でバイアスされる請求項４記載の回路。
JP7134677A 1994-05-09 1995-05-09 電話回線インタフェース保護方法及び回路 Expired - Fee Related JP2699930B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9405925A FR2719721B1 (fr) 1994-05-09 1994-05-09 Protection d'interface de lignes téléphoniques.
FR9405925 1994-05-09

Publications (2)

Publication Number Publication Date
JPH0878631A true JPH0878631A (ja) 1996-03-22
JP2699930B2 JP2699930B2 (ja) 1998-01-19

Family

ID=9463206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7134677A Expired - Fee Related JP2699930B2 (ja) 1994-05-09 1995-05-09 電話回線インタフェース保護方法及び回路

Country Status (5)

Country Link
US (1) US5696391A (ja)
EP (1) EP0687051B1 (ja)
JP (1) JP2699930B2 (ja)
DE (1) DE69511178T2 (ja)
FR (1) FR2719721B1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2743938B1 (fr) * 1996-01-19 1998-04-10 Sgs Thomson Microelectronics Composant de protection d'interface de lignes telephoniques
FR2755317B1 (fr) * 1996-10-25 1999-01-15 Sgs Thomson Microelectronics Regulateur de tension a generation interne d'un signal logique
FR2762445B1 (fr) * 1997-04-17 1999-07-16 Sgs Thomson Microelectronics Composant de protection d'interface de lignes telephoniques
FR2773265B1 (fr) 1997-12-30 2000-03-10 Sgs Thomson Microelectronics Circuit de protection d'interface d'abonnes
US6418221B1 (en) 1998-04-09 2002-07-09 Broadcom, Corp Signal coupler using low voltage filtering
ES2146187B1 (es) * 1998-12-04 2001-03-01 Disseny Electronic Integral S Protector de linea telefonica.
US6956248B2 (en) 1999-03-01 2005-10-18 Teccor Electronics, Lp Semiconductor device for low voltage protection with low capacitance
US6531717B1 (en) 1999-03-01 2003-03-11 Teccor Electronics, L.P. Very low voltage actuated thyristor with centrally-located offset buried region
US6407901B1 (en) 1999-04-19 2002-06-18 Teccor Electronics, Lp Semiconductor device providing overvoltage and overcurrent protection for a line
TW437231B (en) * 1999-09-03 2001-05-28 Ericsson Telefon Ab L M Method and arrangement for shortening the recovery time of a line driver
US6674129B1 (en) 1999-12-17 2004-01-06 Koninklijke Phillips Electronics N.V. ESD diode structure
US6501630B1 (en) * 1999-12-17 2002-12-31 Koninklijke Philips Electronics N.V. Bi-directional ESD diode structure
GB0123323D0 (en) * 2001-09-28 2001-11-21 Power Innovations Ltd Ignitor circuit PNPN device
WO2003041170A1 (fr) * 2001-11-07 2003-05-15 Shindengen Electric Manufacturing Co., Ltd. Dispositif semi-conducteur de protection contre la surtension
US6862162B2 (en) * 2003-04-23 2005-03-01 Teccor Electronics, Lp Thyristor circuit providing overcurrent protection to a low impedance load
GB0425596D0 (en) * 2004-11-20 2004-12-22 Bourns Ltd Integrated protection device
DE102005029867B3 (de) * 2005-06-27 2007-02-22 Siemens Ag Schutzschaltung in einer Einrichtung zur Einkopplung von Fernspeisespannungen
US8451576B2 (en) * 2008-05-30 2013-05-28 Littelfuse, Inc. SCR circuit for protecting central office end of telephone line
US9555237B2 (en) * 2014-04-23 2017-01-31 Medtronic, Inc. Overvoltage protection circuitry
EP3067930B1 (en) * 2015-03-09 2021-08-11 Nexperia B.V. Data transmission system
US11948933B2 (en) * 2022-02-09 2024-04-02 Semiconductor Components Industries, Llc Semiconductor devices and methods of manufacturing semiconductor devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE426002B (sv) * 1980-12-23 1982-11-29 Ellemtel Utvecklings Ab Anordning for skydd av en krets i en telekommunikationsutrustning mot overspenningar
FR2504323B1 (fr) * 1981-04-16 1985-10-31 Radiotechnique Compelec Poste telephonique d'abonne muni d'un dispositif de protection contre les surtensions
FR2566582B1 (fr) * 1984-06-22 1987-02-20 Silicium Semiconducteur Ssc Dispositif bidirectionnel de protection declenche par avalanche
JPS61150617A (ja) * 1984-12-24 1986-07-09 日本電信電話株式会社 サ−ジ防護回路
DE3584239D1 (de) * 1984-12-24 1991-10-31 Nippon Telegraph & Telephone Schutzschaltung.
GB8603472D0 (en) * 1986-02-12 1986-03-19 Gen Electric Co Plc Protection circuit
FR2613131B1 (fr) * 1987-03-27 1989-07-28 Thomson Csf Circuit integre protege contre des surtensions
US4849846A (en) * 1988-12-16 1989-07-18 Northern Telecom Limited Telephone protection circuit

Also Published As

Publication number Publication date
DE69511178T2 (de) 2000-01-20
US5696391A (en) 1997-12-09
JP2699930B2 (ja) 1998-01-19
EP0687051B1 (fr) 1999-08-04
DE69511178D1 (de) 1999-09-09
EP0687051A1 (fr) 1995-12-13
FR2719721A1 (fr) 1995-11-10
FR2719721B1 (fr) 1996-09-20

Similar Documents

Publication Publication Date Title
JP2699930B2 (ja) 電話回線インタフェース保護方法及び回路
US5663860A (en) High voltage protection circuits
EP0352896B1 (en) ESD protection circuitry for bipolar processes
US5774318A (en) I.C. power supply terminal protection clamp
JPH0145296B2 (ja)
JPH0237234Y2 (ja)
JPH0662529A (ja) 静電放電に対する集積回路の保護装置
USRE35854E (en) Programmable protection circuit and its monolithic manufacturing
US5781392A (en) Balanced overvoltage protector for a dual-wire system
EP0215493A1 (en) Protected MOS transistor circuit
US6407901B1 (en) Semiconductor device providing overvoltage and overcurrent protection for a line
US5422777A (en) Low capacitance protection circuit for telephone equipment
JPH0927614A (ja) 加入者線インタフェース回路用の完全保護部品
US9536869B2 (en) Electrostatic discharge protection apparatus and method therefor
US5969922A (en) Failure indicator for a protection component
EP0338699B1 (en) Transient protection circuit
US6108181A (en) Electrostatic discharge (ESD) circuit
JPS62110435A (ja) 加入者線の過電圧保護用集積回路装置
US20020075619A1 (en) Overvoltage protection circuit`
JPH02278878A (ja) 固体過電流保護装置
US4271445A (en) Solid-state protector circuitry using gated diode switch
EP0202646B1 (en) Input protection device
US4323792A (en) Two terminal circuitry for voltage limitation
JP2783150B2 (ja) 正特性サーミスタ素子及びそれを用いた電信電話用端末装置
US8451576B2 (en) SCR circuit for protecting central office end of telephone line

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970826

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees