JPH0458317A - Icカードを用いる電子機器 - Google Patents
Icカードを用いる電子機器Info
- Publication number
- JPH0458317A JPH0458317A JP2169167A JP16916790A JPH0458317A JP H0458317 A JPH0458317 A JP H0458317A JP 2169167 A JP2169167 A JP 2169167A JP 16916790 A JP16916790 A JP 16916790A JP H0458317 A JPH0458317 A JP H0458317A
- Authority
- JP
- Japan
- Prior art keywords
- card
- signal
- acknowledge signal
- acknowledge
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 claims abstract description 29
- 238000012545 processing Methods 0.000 claims description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 230000005856 abnormality Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 101100288236 Arabidopsis thaliana KRP4 gene Proteins 0.000 description 2
- 101100433979 Bos taurus TNK2 gene Proteins 0.000 description 2
- 101100385394 Zea mays ACK2 gene Proteins 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- DDXLVDQZPFLQMZ-UHFFFAOYSA-M dodecyl(trimethyl)azanium;chloride Chemical group [Cl-].CCCCCCCCCCCC[N+](C)(C)C DDXLVDQZPFLQMZ-UHFFFAOYSA-M 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はICカードを用いる電子機器に係り、特に、デ
ータ転送時にアクノリッジ信号を必要とする制御部を備
えた電子機器に関するものである。
ータ転送時にアクノリッジ信号を必要とする制御部を備
えた電子機器に関するものである。
従来の技術
近年、半導体ICメモリ等の記憶素子が組み込まれたI
Cカードが急速に普及しつつあるが、これを、例えばプ
リンタやパーソナルコンピュータ等の電子機器の外部記
憶装置として利用することが考えられている。このよう
な電子機器においては、カード接続部にICカードが装
着されることにより、そのICカードに設けられた端子
と電子機器側の端子とがそれぞれ接続されて、そのIC
カードとの間でデータの読出しや書込み等のデータ転送
を行い得るようになっている。また、ICカードと電子
機器との互換性を図るため、上記端子の配列などの仕様
を標準化することが要求されており、(社)日本電子工
業振興協会[JEIDA]において標準仕様の規格化が
図られている。
Cカードが急速に普及しつつあるが、これを、例えばプ
リンタやパーソナルコンピュータ等の電子機器の外部記
憶装置として利用することが考えられている。このよう
な電子機器においては、カード接続部にICカードが装
着されることにより、そのICカードに設けられた端子
と電子機器側の端子とがそれぞれ接続されて、そのIC
カードとの間でデータの読出しや書込み等のデータ転送
を行い得るようになっている。また、ICカードと電子
機器との互換性を図るため、上記端子の配列などの仕様
を標準化することが要求されており、(社)日本電子工
業振興協会[JEIDA]において標準仕様の規格化が
図られている。
発明が解決しようとする課題
ところで、上記電子機器の制御用CPU0中には、デー
タ転送の終了を表すアクノリッジ信号を必要とするもの
がある。例えば、米国モトローラ社製の16bit C
P U 「68000 Jはその一例であり、このよう
な制御用CPUを備えた電子機器においてICカードを
オプションとして使用する場合には、ICカードとの間
でデータ転送を行った時に上記アクノリッジ信号がIC
カードから供給されるようにする必要がある。
タ転送の終了を表すアクノリッジ信号を必要とするもの
がある。例えば、米国モトローラ社製の16bit C
P U 「68000 Jはその一例であり、このよう
な制御用CPUを備えた電子機器においてICカードを
オプションとして使用する場合には、ICカードとの間
でデータ転送を行った時に上記アクノリッジ信号がIC
カードから供給されるようにする必要がある。
これに対し、前記JEIDAで標準化が検討されている
ICカードを始め、ICカードの中には上記アクノリッ
ジ信号の出力端子を備えていないものがあり、そのよう
なICカードは、上記のようにアクノリッジ信号を必要
とする制御部を備えた電子機器には使用できないのであ
る。
ICカードを始め、ICカードの中には上記アクノリッ
ジ信号の出力端子を備えていないものがあり、そのよう
なICカードは、上記のようにアクノリッジ信号を必要
とする制御部を備えた電子機器には使用できないのであ
る。
本発明は以上の事情を背景として為されたもので、その
目的とするところは、アクノリッジ信号を必要とする制
御部を備えた電子機器において、アクノリッジ信号の出
力端子を備えていないICカードでも使用できるように
することにある。
目的とするところは、アクノリッジ信号を必要とする制
御部を備えた電子機器において、アクノリッジ信号の出
力端子を備えていないICカードでも使用できるように
することにある。
課題を解決するための手段
かかる目的を達成するために、本発明は、(a) IC
カードが装着されるカード接続部と、(b)そのカード
接続部を介してそのICカードとの間でデータ転送を行
わせるとともに、そのデータ転送の終了を表すアクノリ
ッジ信号が供給されることにより次の信号処理を続行す
る制御部とを備えた電子機器において、(C)前記カー
ド接続部に前記ICカードが装着されることにより出力
される装着信号と、そのICカードとの間でデータ転送
が行われる際に出力される転送信号とを用いて擬似アク
ノリッジ信号を生成し、その擬似アクノリッジ信号を前
記アクノリッジ信号として前記制御部に供給するアクノ
リッジ信号生成回路を設けたことを特徴とする。
カードが装着されるカード接続部と、(b)そのカード
接続部を介してそのICカードとの間でデータ転送を行
わせるとともに、そのデータ転送の終了を表すアクノリ
ッジ信号が供給されることにより次の信号処理を続行す
る制御部とを備えた電子機器において、(C)前記カー
ド接続部に前記ICカードが装着されることにより出力
される装着信号と、そのICカードとの間でデータ転送
が行われる際に出力される転送信号とを用いて擬似アク
ノリッジ信号を生成し、その擬似アクノリッジ信号を前
記アクノリッジ信号として前記制御部に供給するアクノ
リッジ信号生成回路を設けたことを特徴とする。
作用および発明の効果
すなわち、外部記憶装置としてICカードを利用する場
合には、一般に、ICカードがカード接続部に装着され
た時にそのICカードが装着されたことを表すカード認
識信号等の装着信号が出力されるようになっている一方
、ICカードとの間でデータ転送が行われる際にはチッ
プイネーブル信号やアウトプットイネーブル信号、ライ
トイネーブル信号等の転送信号が出力されるため、それ
等の装着信号と転送信号とを用いて電子機器側で擬似ア
クノリッジ信号を生成し、これをアクノリッジ信号とし
て制御部に供給するのである。装着信号が出力されてい
る場合には、ハード或いはソフトの点で特段の異常が存
在しない限り、転送信号が出力されることによりICカ
ードとの間でデータ転送が確実に行われる一方、異常が
存在する場合には通常は信号処理の初期の段階でその異
常が検知されるため、上記擬似アクノリッジ信号はデー
タ転送の終了を表すアクノリッジ信号と実質的に同等の
作用を為すのである。
合には、一般に、ICカードがカード接続部に装着され
た時にそのICカードが装着されたことを表すカード認
識信号等の装着信号が出力されるようになっている一方
、ICカードとの間でデータ転送が行われる際にはチッ
プイネーブル信号やアウトプットイネーブル信号、ライ
トイネーブル信号等の転送信号が出力されるため、それ
等の装着信号と転送信号とを用いて電子機器側で擬似ア
クノリッジ信号を生成し、これをアクノリッジ信号とし
て制御部に供給するのである。装着信号が出力されてい
る場合には、ハード或いはソフトの点で特段の異常が存
在しない限り、転送信号が出力されることによりICカ
ードとの間でデータ転送が確実に行われる一方、異常が
存在する場合には通常は信号処理の初期の段階でその異
常が検知されるため、上記擬似アクノリッジ信号はデー
タ転送の終了を表すアクノリッジ信号と実質的に同等の
作用を為すのである。
このように、本発明によれば装着信号と転送信号とを用
いて生成される擬似アクノリッジ信号がアクノリッジ信
号として制御部に供給され、これによりその後の信号処
理が続行されるため、アクノリッジ信号の出力端子を備
えていないICカードの使用が可能となるのである。
いて生成される擬似アクノリッジ信号がアクノリッジ信
号として制御部に供給され、これによりその後の信号処
理が続行されるため、アクノリッジ信号の出力端子を備
えていないICカードの使用が可能となるのである。
実施例
以下、本発明の一実施例を図面に基づいて詳細に説明す
る。
る。
第1図は、本発明の一実施例である電子機器としてのレ
ーザビームプリンタの構成を説明するブロック線図であ
り、ホストからデータを取り込んでビデオ信号SVを作
成するビデオコントローラ10と、そのビデオコントロ
ーラ10からビデオ信号S■を受は取ってレーザスキャ
ナ12およびモータ14を駆動するDCコントローラ1
6と、ヒテオコントローラ10.DCコントローラ16
゜および定着ユニット18に電源を供給する電源ユニッ
ト20を備えている。ビデオコントローラ10は、制御
部としてのCPU (中央制御装置)22、クロック2
4.リセット回路26.プログラムROM28.フォン
トデータROM30.RAM329表示器33を制御す
る表示制御回路34゜インターフェイス制御回路36.
スキャンバッファ制御回路38.スキャンバッファ40
.プリンタ制御回路42.カード接続部としてのカード
スロット部44および46.パラレルインターフェイス
回路48.シリアルインターフェイス回路50を含んで
構成されている。
ーザビームプリンタの構成を説明するブロック線図であ
り、ホストからデータを取り込んでビデオ信号SVを作
成するビデオコントローラ10と、そのビデオコントロ
ーラ10からビデオ信号S■を受は取ってレーザスキャ
ナ12およびモータ14を駆動するDCコントローラ1
6と、ヒテオコントローラ10.DCコントローラ16
゜および定着ユニット18に電源を供給する電源ユニッ
ト20を備えている。ビデオコントローラ10は、制御
部としてのCPU (中央制御装置)22、クロック2
4.リセット回路26.プログラムROM28.フォン
トデータROM30.RAM329表示器33を制御す
る表示制御回路34゜インターフェイス制御回路36.
スキャンバッファ制御回路38.スキャンバッファ40
.プリンタ制御回路42.カード接続部としてのカード
スロット部44および46.パラレルインターフェイス
回路48.シリアルインターフェイス回路50を含んで
構成されている。
そして、ホストからのデータはパラレルインターフェイ
ス回路48またはシリアルインターフェイス回路50か
ら取り込まれ、インターフェイス制御回路36を通じて
RAM32に格納される。
ス回路48またはシリアルインターフェイス回路50か
ら取り込まれ、インターフェイス制御回路36を通じて
RAM32に格納される。
その後、CPU22がRAM32に格納されたデータを
元にフォントデータROM30からフォントデータを読
み出し、スキャンバッファ40にデータを展開する。ス
キャンバッファ40に展開されたデータは、プリンタ制
御回路42とDCコントローラ16との間でやりとりさ
れるプリンタ制御信号SCに従って、前記ビデオ信号S
■としてDCコントローラ16に転送される。
元にフォントデータROM30からフォントデータを読
み出し、スキャンバッファ40にデータを展開する。ス
キャンバッファ40に展開されたデータは、プリンタ制
御回路42とDCコントローラ16との間でやりとりさ
れるプリンタ制御信号SCに従って、前記ビデオ信号S
■としてDCコントローラ16に転送される。
DCコントローラ16は、スレーブCPU52゜クロッ
ク54.リセット回路56.レーザ駆動回路58.モー
タ駆動回路60.プログラムROM62を含んで構成さ
れており、ビデオコントローラ10から転送されたデー
タはレーザ駆動回路58を通してレーザスキャナ12を
0N10FF制御する信号に変換され、記録紙上にデー
タに対応する像を形成する。また、そのレーザスキャナ
12を0N10FF制御する信号に同期してモータ14
がモータ駆動回路60からの信号によって駆動される一
方、センサ64からは種々の異常を表す信号がスレーブ
CPU52に供給される。
ク54.リセット回路56.レーザ駆動回路58.モー
タ駆動回路60.プログラムROM62を含んで構成さ
れており、ビデオコントローラ10から転送されたデー
タはレーザ駆動回路58を通してレーザスキャナ12を
0N10FF制御する信号に変換され、記録紙上にデー
タに対応する像を形成する。また、そのレーザスキャナ
12を0N10FF制御する信号に同期してモータ14
がモータ駆動回路60からの信号によって駆動される一
方、センサ64からは種々の異常を表す信号がスレーブ
CPU52に供給される。
一方、前記ビデオコントローラ10のカードスロット部
44.46には、オプションとして第2図および第3図
に示されているようなICカード66が必要に応じて装
着される。このICカード66はJEIDA規格に準拠
したもので、半導体IC68が装着されたプリント基板
70と、そのプリント基板70の外周部を保持している
樹脂製フレーム72と、その樹脂製フレーム72の上下
に配設された外装アルミ板76と、プリント基板70の
一端部に予め定められた配列で設けられた多数の接続ピ
ン78とを備えている。また、カードスロット部44.
46にはそれぞれ上記接続ピン78に対応してビン嵌合
部が設けられたカードコネクタ80(第4図参照)が配
設されており、ビデオコントローラ10の各部がそれぞ
れ所定の接続ピン78を介してICカード66と接続さ
れるようになっている。
44.46には、オプションとして第2図および第3図
に示されているようなICカード66が必要に応じて装
着される。このICカード66はJEIDA規格に準拠
したもので、半導体IC68が装着されたプリント基板
70と、そのプリント基板70の外周部を保持している
樹脂製フレーム72と、その樹脂製フレーム72の上下
に配設された外装アルミ板76と、プリント基板70の
一端部に予め定められた配列で設けられた多数の接続ピ
ン78とを備えている。また、カードスロット部44.
46にはそれぞれ上記接続ピン78に対応してビン嵌合
部が設けられたカードコネクタ80(第4図参照)が配
設されており、ビデオコントローラ10の各部がそれぞ
れ所定の接続ピン78を介してICカード66と接続さ
れるようになっている。
カードスロット部44または46にICカード66が装
着され、#36および#67の接続ピン78がそれぞれ
対応するビン嵌合部に嵌合されると、第4図に示されて
いるようにカード認識信号CDが前記CPU22に供給
される。カード認識信号CDは、ICカード66の非装
着時にはHレベルに保持されており、ICカード66が
装着されることによりLレベルとされ、これによりIC
カード66の有無が認識される。また、CPU22から
の指令によりビデオコントローラ10の各部とICカー
ド66との間でデータ転送が行われるが、CPU22に
よってICカード66がアクセスされると、アドレスデ
コーダ82からチップイネーブル信号CEが出力され、
#07のビン嵌合部および接続ピン78を介してICカ
ード66に供給される。このチップイネーブル信号CE
は、ICカード66からのデータ読出しおよびICカー
ド66へのデータ書込みの双方において出力されるもの
で、上記カード認識信号CDと同様にLレベルアクティ
ブとされている。
着され、#36および#67の接続ピン78がそれぞれ
対応するビン嵌合部に嵌合されると、第4図に示されて
いるようにカード認識信号CDが前記CPU22に供給
される。カード認識信号CDは、ICカード66の非装
着時にはHレベルに保持されており、ICカード66が
装着されることによりLレベルとされ、これによりIC
カード66の有無が認識される。また、CPU22から
の指令によりビデオコントローラ10の各部とICカー
ド66との間でデータ転送が行われるが、CPU22に
よってICカード66がアクセスされると、アドレスデ
コーダ82からチップイネーブル信号CEが出力され、
#07のビン嵌合部および接続ピン78を介してICカ
ード66に供給される。このチップイネーブル信号CE
は、ICカード66からのデータ読出しおよびICカー
ド66へのデータ書込みの双方において出力されるもの
で、上記カード認識信号CDと同様にLレベルアクティ
ブとされている。
ここで、上記CPU22は、アクノリッジ信号ACKが
供給されることにより次の信号処理を続行するもので、
アクノリッジ信号ACKが供給される入力端子DTAC
Kを備えている。すなわち、第5図に示されているよう
に、前記プログラムROM2B、7.t7)データRO
M30.RAM32、スキャンバッファ40等にはアク
ノリッジ出力端子が設けられ、データ転送の終了時にL
レベルアクティブのアクノリッジ信号ACKI、ACK
2. ・・・が出力されるようになっており、それ等
のアクノリッジ信号ACKI、ACK2゜・・がLレベ
ルアクティブの論理和回路84に供給されることにより
、その論理和回路84からアクノリッジ信号ACKがC
PU22に供給されるのである。
供給されることにより次の信号処理を続行するもので、
アクノリッジ信号ACKが供給される入力端子DTAC
Kを備えている。すなわち、第5図に示されているよう
に、前記プログラムROM2B、7.t7)データRO
M30.RAM32、スキャンバッファ40等にはアク
ノリッジ出力端子が設けられ、データ転送の終了時にL
レベルアクティブのアクノリッジ信号ACKI、ACK
2. ・・・が出力されるようになっており、それ等
のアクノリッジ信号ACKI、ACK2゜・・がLレベ
ルアクティブの論理和回路84に供給されることにより
、その論理和回路84からアクノリッジ信号ACKがC
PU22に供給されるのである。
これに対し、前記JEIDA規格に準拠したICカード
66にはアクノリンジ出力端子が設けられておらず、そ
のICカード66との間でデータ転送を行ってもアクノ
リッジ信号がICカード66から供給されることはない
。このため、そのままではCPU22が正常に作動しな
くなり、かかるICカード66を使用することはできな
いが、本実施例では第4図に示されているように、前記
カード認識信号CDおよびチップイネーブル信号CEを
Lレベルアクティブの論理積回路86に取り込んで擬似
アクノリッジ信号ACK ’を生成し、これを前記論理
和回路84に供給することにより、アクノリッジ信号A
CKがCPU22に供給されるようになっている。これ
により、ICカード66からアクノリッジ信号が供給さ
れなくとも、CPU22においてその後の信号処理が続
行されることとなる。
66にはアクノリンジ出力端子が設けられておらず、そ
のICカード66との間でデータ転送を行ってもアクノ
リッジ信号がICカード66から供給されることはない
。このため、そのままではCPU22が正常に作動しな
くなり、かかるICカード66を使用することはできな
いが、本実施例では第4図に示されているように、前記
カード認識信号CDおよびチップイネーブル信号CEを
Lレベルアクティブの論理積回路86に取り込んで擬似
アクノリッジ信号ACK ’を生成し、これを前記論理
和回路84に供給することにより、アクノリッジ信号A
CKがCPU22に供給されるようになっている。これ
により、ICカード66からアクノリッジ信号が供給さ
れなくとも、CPU22においてその後の信号処理が続
行されることとなる。
上記擬似アクノリッジ信号ACK ’は、カード認識信
号CDおよびチップイネーブル信号CEが共にアクティ
ブである場合に出力(Lレベル)されるが、カード認識
信号CDが供給されている場合には、ハード或いはソフ
トの点で特段の異常が存在しない限り、チップイネーブ
ル信号CEが出力されることによりICカード66との
間でデータ転送が確実に行われる一方、異常が存在する
場合には通常は信号処理の初期の段階でその異常が検知
されるため、上記擬似アクノリッジ信号ACK+はデー
タ転送の終了を表すアクノリッジ信号ACKI、ACK
2. ・・・等と実質的に同等の作用を為すのである
。
号CDおよびチップイネーブル信号CEが共にアクティ
ブである場合に出力(Lレベル)されるが、カード認識
信号CDが供給されている場合には、ハード或いはソフ
トの点で特段の異常が存在しない限り、チップイネーブ
ル信号CEが出力されることによりICカード66との
間でデータ転送が確実に行われる一方、異常が存在する
場合には通常は信号処理の初期の段階でその異常が検知
されるため、上記擬似アクノリッジ信号ACK+はデー
タ転送の終了を表すアクノリッジ信号ACKI、ACK
2. ・・・等と実質的に同等の作用を為すのである
。
このように、本実施例においては、カード認識信号CD
とチップイネーブル信号CEとを用いて論理積回路86
により擬似アクノリッジ信号ACK“が生成され、これ
により論理和回路84からアクノリッジ信号ACKがC
PU22に供給されてその後の信号処理が続行されるよ
うになっているため、アクノリッジ信号の出力端子を備
えていないICカード66の使用が可能となるのである
。
とチップイネーブル信号CEとを用いて論理積回路86
により擬似アクノリッジ信号ACK“が生成され、これ
により論理和回路84からアクノリッジ信号ACKがC
PU22に供給されてその後の信号処理が続行されるよ
うになっているため、アクノリッジ信号の出力端子を備
えていないICカード66の使用が可能となるのである
。
本実施例では前記論理積回路86がアクノリッジ信号生
成回路に相当し、カード認識信号CDが装着信号に相当
し、チップイネーブル信号CEが転送信号に相当する。
成回路に相当し、カード認識信号CDが装着信号に相当
し、チップイネーブル信号CEが転送信号に相当する。
以上、本発明の一実施例を図面に基づいて詳細に説明し
たが、本発明は他の態様で実施することもできる。
たが、本発明は他の態様で実施することもできる。
例えば、前記実施例では本発明がレーザビームプリンタ
に適用された場合について説明したが、パーソナルコン
ピュータなどICカードを用いるその他の電子機器にも
本発明は同様に適用され得る。
に適用された場合について説明したが、パーソナルコン
ピュータなどICカードを用いるその他の電子機器にも
本発明は同様に適用され得る。
また、前記実施例では装着信号としてカード認識信号C
Dが用いられているが、ICカード66がカードコネク
タ80に装着されることによって生成され或いはICカ
ード66側から供給される他の信号を装着信号として利
用することもできる。
Dが用いられているが、ICカード66がカードコネク
タ80に装着されることによって生成され或いはICカ
ード66側から供給される他の信号を装着信号として利
用することもできる。
また、前記実施例では転送信号としてチップイネーブル
信号CEが用いられているが、データ読出しの際に出力
されるアウトプットイネーブル信号OEやデータ書込み
の際に出力されるライトイネーブル信号WEなど、デー
タ転送時に出力される他の信号を転送信号として利用す
ることも可能である。なお、3つ以上の信号から擬似ア
クノリッジ信号を生成するようにすることもできる。
信号CEが用いられているが、データ読出しの際に出力
されるアウトプットイネーブル信号OEやデータ書込み
の際に出力されるライトイネーブル信号WEなど、デー
タ転送時に出力される他の信号を転送信号として利用す
ることも可能である。なお、3つ以上の信号から擬似ア
クノリッジ信号を生成するようにすることもできる。
また、前記実施例ではJEIDA規格に準拠したICカ
ード66を用いる電子機器について説明したが、アクノ
リッジ信号の出力端子を備えていないその他の規格によ
るICカードを用いる電子機器にも本発明は同様に適用
され得る。
ード66を用いる電子機器について説明したが、アクノ
リッジ信号の出力端子を備えていないその他の規格によ
るICカードを用いる電子機器にも本発明は同様に適用
され得る。
また、前記実施例では書込み可能なICカード66を用
いた場合について説明したが、読出し専用のICカード
を用いることができることは勿論である。
いた場合について説明したが、読出し専用のICカード
を用いることができることは勿論である。
その他−々例示はしないが、本発明は当業者の知識に基
づいて種々の変更、改良を加えた態様で実施することが
できる。
づいて種々の変更、改良を加えた態様で実施することが
できる。
第1図は本発明の一実施例であるレーザビームプリンタ
の構成を説明するブロック線図である。 第2図は第1図のレーザビームプリンタに用いられるI
Cカードの一部を切り欠いた平面図である。 第3図は第2図のICカードの縦断面図である。 第4図は第1図の実施例において擬似アクノリッジ信号
を生成する部分の回路構成図である。第5図は第1図の
実施例においてCPUに供給される各種のアクノリッジ
信号を説明する回路構成図である。 22:CPU(制御部) 44.467力−ドスロツト部(カード接続部)66:
ICカード 86:論理積回路(アクノリッジ信号生成回路)CD二
カード認識信号(装着信号) CE:チップイネーブル信号(転送信号)ACK、AC
KI、ACK2. ・・・ニアクツリッジ信号 ACK’:擬似アクノリッジ信号 出願人 ブラザー工業株式会社 第2図 第3図
の構成を説明するブロック線図である。 第2図は第1図のレーザビームプリンタに用いられるI
Cカードの一部を切り欠いた平面図である。 第3図は第2図のICカードの縦断面図である。 第4図は第1図の実施例において擬似アクノリッジ信号
を生成する部分の回路構成図である。第5図は第1図の
実施例においてCPUに供給される各種のアクノリッジ
信号を説明する回路構成図である。 22:CPU(制御部) 44.467力−ドスロツト部(カード接続部)66:
ICカード 86:論理積回路(アクノリッジ信号生成回路)CD二
カード認識信号(装着信号) CE:チップイネーブル信号(転送信号)ACK、AC
KI、ACK2. ・・・ニアクツリッジ信号 ACK’:擬似アクノリッジ信号 出願人 ブラザー工業株式会社 第2図 第3図
Claims (1)
- 【特許請求の範囲】 ICカードが装着されるカード接続部と、該カード接続
部を介して前記ICカードとの間でデータ転送を行わせ
るとともに、該データ転送の終了を表すアクノリッジ信
号が供給されることにより次の信号処理を続行する制御
部とを備えた電子機器において、 前記カード接続部に前記ICカードが装着されることに
より出力される装着信号と、該ICカードとの間でデー
タ転送が行われる際に出力される転送信号とを用いて擬
似アクノリッジ信号を生成し、該擬似アクノリッジ信号
を前記アクノリッジ信号として前記制御部に供給するア
クノリッジ信号生成回路を設けたことを特徴とするIC
カードを用いる電子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2169167A JPH0458317A (ja) | 1990-06-27 | 1990-06-27 | Icカードを用いる電子機器 |
| US08/128,748 US5438185A (en) | 1990-06-27 | 1993-09-30 | IC card apparatus for connecting a reference potential terminal of a card connector to a main frame without a data transfer control portion being connected therebetween |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2169167A JPH0458317A (ja) | 1990-06-27 | 1990-06-27 | Icカードを用いる電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0458317A true JPH0458317A (ja) | 1992-02-25 |
Family
ID=15881509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2169167A Pending JPH0458317A (ja) | 1990-06-27 | 1990-06-27 | Icカードを用いる電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0458317A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010000164A (ja) * | 2008-06-19 | 2010-01-07 | Aruze Corp | 遊技機 |
| JP2013128842A (ja) * | 2013-04-03 | 2013-07-04 | Universal Entertainment Corp | 遊技機 |
| JP2014240009A (ja) * | 2014-09-02 | 2014-12-25 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS581450A (ja) * | 1981-06-04 | 1983-01-06 | エフェ・ビ・エメ−ハドソン・イタリア−ナ・エッセ・ピ・ア | プログラム化された受動的運動動作実行のための電気機械式装置 |
-
1990
- 1990-06-27 JP JP2169167A patent/JPH0458317A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS581450A (ja) * | 1981-06-04 | 1983-01-06 | エフェ・ビ・エメ−ハドソン・イタリア−ナ・エッセ・ピ・ア | プログラム化された受動的運動動作実行のための電気機械式装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010000164A (ja) * | 2008-06-19 | 2010-01-07 | Aruze Corp | 遊技機 |
| JP2013128842A (ja) * | 2013-04-03 | 2013-07-04 | Universal Entertainment Corp | 遊技機 |
| JP2014240009A (ja) * | 2014-09-02 | 2014-12-25 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6477614B1 (en) | Method for implementing multiple memory buses on a memory module | |
| JP3104646B2 (ja) | 外部記憶装置 | |
| CA2189782C (en) | System and method for expansion of a computer | |
| KR100505697B1 (ko) | 메모리 카드 및 usb 연결을 위한 커넥터 및 연결 시스템 | |
| JP2835184B2 (ja) | 情報処理装置、デバイス制御方法、およびicカード | |
| JPH06332580A (ja) | メモリカード制御装置 | |
| US20020103952A1 (en) | Look-up table based USB identification | |
| US20020144074A1 (en) | Method and motherboard for automatically determining memory type | |
| US6615360B1 (en) | Method and system for controlling a power on sequence in response to monitoring respective components of a computer system with multiple CPU sockets to determine proper functionality | |
| US7457942B2 (en) | PC card control device, computer system using the PC card control device, and PC card identifying method | |
| US6516381B1 (en) | Supplying voltage to a memory module | |
| US8055824B2 (en) | Interface unit for interfacing host unit and peripheral unit | |
| JPH0458317A (ja) | Icカードを用いる電子機器 | |
| JPH11328100A (ja) | ディジタル信号処理装置 | |
| US5689430A (en) | Internal state determining apparatus | |
| EP0475049A2 (en) | Computer comprising a disk storage device | |
| JPH0458385A (ja) | Icカードを用いる電子機器 | |
| JP2001111587A (ja) | 集線装置 | |
| KR100335374B1 (ko) | 멀티미디어카드에 기반한 비디오 코덱 제어 장치 | |
| US5438185A (en) | IC card apparatus for connecting a reference potential terminal of a card connector to a main frame without a data transfer control portion being connected therebetween | |
| US6624907B1 (en) | Controller for a printing unit | |
| JP2002236532A (ja) | 入力/出力インターフェイス用のカード識別システム及び方法 | |
| JPS62195781A (ja) | Icカ−ドを使用したデ−タ装置 | |
| JP3487116B2 (ja) | 半導体装置、及びこれを具備する電子機器 | |
| JPH09274798A (ja) | 電気的に書き換え可能なromの書き込み方法 |