JPH0454468A - セラミック配線基板の導通/絶縁検査装置 - Google Patents

セラミック配線基板の導通/絶縁検査装置

Info

Publication number
JPH0454468A
JPH0454468A JP2166082A JP16608290A JPH0454468A JP H0454468 A JPH0454468 A JP H0454468A JP 2166082 A JP2166082 A JP 2166082A JP 16608290 A JP16608290 A JP 16608290A JP H0454468 A JPH0454468 A JP H0454468A
Authority
JP
Japan
Prior art keywords
connection pad
continuity
coordinate values
ceramic
ceramic wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2166082A
Other languages
English (en)
Inventor
Katsuhiko Kato
克彦 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi Electronics Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Electronics Engineering Co Ltd filed Critical Hitachi Electronics Engineering Co Ltd
Priority to JP2166082A priority Critical patent/JPH0454468A/ja
Publication of JPH0454468A publication Critical patent/JPH0454468A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ この発明はセラミック配線基板の導通/絶縁検査装置に
関し、詳しくはセラミック基板に一定間隔で配列され、
微小な間隔の格子点に接続パッドが植設された超小型の
セラミック配線基板に対する検査装置に関するものであ
る。
[従来の技術] コンピュータのハード構成においては、IC素rをプリ
ント配線基板に搭載して接続し、ICボードが形成され
て実装される。当初においてはプリント配線基板として
プラスチック基板が使用されていたが、IC素子の小型
、高集積度に対応して最近では、絶縁性が良好で高密度
の配線パターンが形成できるセラミック基板が使用され
ている。
プリント配線基板の配線パターンはそれ自体の導通と、
各配線パターン間の絶縁とがそれぞれ良好であることが
絶対に必要であり、導通/絶縁検査が行われる。
第2図(aL(b)はビングリシドアレイ(PGA)と
称するセラミック配線基板に対する導通/絶縁検査装置
1の概念を示す構成図である。図(a)において、ベー
ス盤11に載置台12を固定し、図(b)に示す位置決
め具12+により被検査のPGA配線基板2を位置決め
して載置する。一方、ベース盤!lに支持柱IIIを立
て、その上部に横板112を固定してフレームを構成す
る。横板112に取り付けられた押圧機構17により支
持柱I11に沿って上下に移動する押圧板13を設け、
これに多数のプローブビン141が格子点に植設された
ブローμ14を固定する。マイクロプロセッサ(MPU
)15の指令の下に押圧制御回路16により押圧機構1
7が動作し、押圧板13が下降してプローブピン141
がPGA配線基板2の対応するビン21に接触する。こ
の状態で、MPUl5よりテスト電圧がプローブピン1
4+に与えられ、各ビンに対する導通/絶縁検査か行わ
れる。
最近においては、セラミック配線基板はさらに超小型で
高密度のものが開発されている。これを第3図(aL(
b)、(c)により説明する。図(a)において、3は
超小型のセラミック配線基板(以下単に、単位基板とい
う)31か一定間隔で配列されたセラミック基板を示し
、図(b)は単位基板31を示す。
各単位基板の大きさ寸法は、例えば12mmの正方形で
、この範囲内でセラミック基板3に対して微小な間隔の
各格子点に配線ビン311が植設される。配線ピンの基
板の表面側の頭部には、金メツキされた円形の外部接続
用の接続パッド312が図(C)のように設けられてい
る。接続パッドの直径dは例えば〜250μm1格子間
隔りは〜500μmのいずれも微小なもので、各単位基
板に対する配線ピン311の数は数百本に達する。なお
、セラミック基板3は多層とされ、内部で各配線ピンが
配線パターンに従って相互に接続されている。
検査においてはセラミック基板3を対象として各単位基
板に対する検査を逐次行い、検査が終了すると単位基板
が個々に切断されて使用される。
[解決しようとする課題] さて、上記のセラミック基板3を対象として各単位基板
31ごとに導通/絶縁検査を行う場合、接続パッド31
2に対応した微小な格子間隔のプローブピンを有するブ
ローμを使用することは勿論であるが、ブローμを各単
位基板に逐次対応させ、さらに各プローブピンを対応す
る接続パッド312に正しく接触することが必要である
。このためには、単位基板3Iをブローμに対して位置
決めすることが必要である。しかし、セラミック基板は
焼成時に伸縮や歪みを伴うので単位基板の相互間に位置
ズレを生じ、前記した第2図(b)の位置決め貝121
による方法では、各プローブピンを対応する接続パッド
に正確に接触させることができない。
このためには、プローブピンの座標値を固定し、これに
対する配線ピン311の座標値をなんらかの方法により
求め、単位基板を移動して両座標値が一致した位置でブ
ローμを下降し、プローブピンを接続パッドに正しく接
触させることが必要である。
この発明は、以上の考えによりブローμに対する単位基
板の位置決めを行うことにより、各プローブピンを対応
する接続パッドに正しく接触させて、超小型のセラミッ
ク配線基板の導通/絶縁検査を行う検査装置を提供する
ことを目的とするものである。
〔課題を解決するための手段] この発明は、セラミック基板に一定間隔で配列され、頭
部に外部接続用の円形の接続パッドを有する多数の配線
ピンを微小な間隔の格子点に植設して形成された超小型
の単位基板に対する導通/絶縁検査装置である。マイク
ロプロセッサと、セラミック基板を載置してマイクロプ
ロセッサの制御によりX、Yおよびθ方向に移動/回転
する載置台と、載置台の上部に単位基板の接続パットに
当接して導通/絶縁を検査するプローブピンを有するブ
ローμ、および接続パッドを検出する位置センサを具備
した押圧機構とを設ける。載置台をXまたはY方向に移
動して位置センサにより接続パッドを検出し、この検出
信号よりマイクロプロセッサにより少なくとも2個の適
当な接続パッドの中心点のXY座標値を計算する。これ
らのXY座標値と、対応するプローブピンの予めメモリ
に記憶されているXY座標値との差分だけ載置台を移動
/回転して各プローブピンを各接続パラトノ中心点に対
して位置決めする。この状態で押圧機構をド降して各プ
ローブピ/を各接続パッドに接触して単位基板に対する
導通/絶縁検査を行い、これを各単位基板に対して逐次
行う。
上記において、単位基板の各接続パッドに対する位置セ
ンサの検出信号を矩形波に整形し、矩形波の立ち上がり
および立ち下がり点のXY座標(Xa、Xb)、  (
Ya、Yb)のそれぞれの平均値を接続パッドの中心点
のXY座標値(Xc、Yc)とする。
[作用コ この発明によるセラミック配線基板の導通/絶縁検査装
置においては、載置台に載置されたセラミック基板がマ
イクロプロセッサの制御によりXまたはY方向に移動し
、各単位基板ごとに位置決めされた後、導通/絶縁検査
が行われる。すなわち、マイクロプロセッサにより位置
センサの検出した接続パッドの検出信号より、少なくと
も2個の適当な接続パッドの中心点のXY座標値が計算
され、これらに対応するプローブピンのXY座標値との
差分たけ載置台を移動または回転して各プローブピンが
各接続パッドの中心点に対して位置決めされる。ここで
、単に2個の接続パッドの座標値により位置決めが行わ
れる理由は、前記した焼成によるセラミック基板の伸縮
や歪みにより、各単位基板の相互間には位置ズレを生ず
るが、しかし単位基板内における各接続パッドの相互間
の位置ズレは小さくて無視することができ、従って適当
な2個の接続パッドの座標値により単位基板の位置決め
が可能である。ただし、必要により3個またはそれ以上
の接続パッドの中心座標値を使用して位置精度を向上す
ることができる。なお、もし単位基板内で接続パッドの
相互間に位置ズレがあるときは、プローブピンと接続パ
ッドが対応せず検査が不可能であり、その単位基板は不
良品である。
上記における、接続パッドの中心座標値(Xc。
Yc)は、各接続パッドに対する位置センサの検出信号
を矩形波に整形し、矩形波の立ち上がりおよび立ち下か
り点のXY座標(Xa、Xb)、  (Ya、Yb)の
それぞれの平均値をマイクロプロセッサにより計算して
えられる。
以ににより、セラミック基板の伸縮や歪みに拘らず、微
小な格子間隔の接続パッドに対してブローμのプローブ
ピンが位置決めされて正しく接触し、単位基板ごとに正
確な導通/絶縁検査がなされるものである。
[実施例コ 第1図(a)〜(C)はこの発明によるセラミック配線
基板の導通/絶縁検査装置の実施例における構成図と、
位置決め方法に対する説明図である。
第1図(a)において、4はセラミック配線基板導通/
絶縁検査装置を示し、ベース盤41にX、 Yおよびθ
方向に移動/回転する載置台42を固定し、これに被検
査のセラミック基板3を位置決め具421により位置決
めして載置する。たたしこの位置決めは粗なもので、検
査中の移動を防止するとともに以下に述べる正確な位置
決めを容易にするための概略のものである。ベース盤4
1.支持柱411 。
横板412によりフレームを構成し、横板に取り付けら
れた押圧機構47により、支持柱に沿って上下に移動す
る押圧板413を設ける。押圧板には単位基板31に対
応するブローμ44と位置センサ48とを固定する。ブ
ローμには単位基板の接続パッドに対応した格子間隔に
プローブピン441が植設されている。ここで、プロー
バ44に対してXY軸を適当に設定すると各プローブピ
ンのXY座標値を確定することができ、必要とする座標
値を予めメモリ(MEM)451に記憶しておく。
導通/絶縁検査においては、まず単位基板31に対する
位置決めを行う。MPU45の指令の下に駆動制御回路
43により載置台42をXまたはY方向に移動し、予め
定められた順序の単位基板に対して位置センサ48を対
応させて光スポットSpにより接続パッド312を逐次
検出する。スポラ)Spの直径は接続パッドのそれの少
なくとも数十分の一以下として良好な分解能とする。こ
の検出信号SSは信号処理回路49に入力する。図(b
)、(c)は信号処理回路49の構成とその動作を説明
するもので、任意の接続パッド312−nに対する検出
信号Ssはアンプ491により適当なレベルに調整され
、波形整形回路492により矩形波SRとされてサンプ
リング回路493に入力する。一方、MPUにより制御
されたサンプリングパルス回路494より供給される適
当な間隔、例えば上記のスポットSpの直径とほぼ等し
い間隔のサンプリングパルスにより矩形波SRがサンプ
リングされ、MPUにより立ち上がりおよび立ち下がり
点の座標値(Xan、 Xbn)とその平均値Xcnが
計算され、これが接続パッドの中心点の座標値となる。
Y方向についても同様である。XまたはY移動により、
単位基板の一端から他端まですべての接続パッドが検出
されるが、取りあえず必要なものは適当な2個である。
例えば2個として方形の両隅の接続パッドをとり、それ
ぞれの中心点の座標値(Xc、Yc )を−旦MEM4
51に記憶する。これらの接続パッドに対応するプロー
ブピンの座標値は予め記憶されており、上記の中心点の
座標値との差分を計算し、差分だけ載置台42を移動ま
たは回転することにより各プローブピンが接続パッドに
位置決めされる。
以上により位置決めされた単位基板31に対して、MP
Uの指令の下に押圧制御回路46により押圧機構47が
動作してプローバ44が下降し、各プローブピン441
が対応する接続パラ)’312に正確に接触し、MPU
よりテスト電圧を供給して導通/絶縁検査が行われる。
〔発明の効果] 以上の説明により明らかなように、この発明によるセラ
ミック配線基板の導通/絶縁検査装置においては、載置
台にセラミック基板を載置し、これに配列された各セラ
ミック配線基板が、プローバに対して逐次に位置決めさ
れて導通/絶縁検査が行われる。位置決めにおいては、
位置センサとマイクロプロセッサにより、少なくとも2
個の適当な接続パッドの中心点のXY座標値が計算され
、これらに対応するプローブピンのXY座標値との差分
だけ単位基板を移動/回転して各プローブピンが各接続
パッドの中心点に対して位置決めされ、プローバの下降
により接続パッドとプローブピンが正しく接触して導通
/絶縁検査がなされるもので、セラミック基板の伸縮や
歪みに拘らず、微小な格子間隔の接続パッドを有する超
小型のセラミック配線基板に対する導通/絶縁検査が正
確になされる効果には大きいものがある。
【図面の簡単な説明】
第1図(a)、(b)および(C)は、この発明による
セラミック配線基板の導通/絶縁検査装置のブロック構
成図き、位置センサによる接続パッドの検出、およびマ
イクロプロセッサによる座標値の計算方法の説明図、第
2図(a)および(b)は、従来のセラミック配線基板
に対する導通/絶縁検査装置のブロック構成図とその部
分図、第3図(a)、(b)および(e)は、この発明
の対象とするセラミック基板と、これに配列されたセラ
ミック配線基板、および接続パッドに対する平面図であ
る。 1.4・・・導通/絶縁検査装置、 !、41・・・ベース盤、Ill、411・・・支持柱
、12.412・・・横板、   121.421・・
・位置決め具、3.413・・・押圧板、   14.
44・・・プローバ、41.441・・・プローブピン
、 5.45・・・マイクロプロセッサ(MPU)、45!
・・・メモリ(MEM)、 16.4G・・・押圧制御回路、17.47−・・押圧
機構、18・・・ケーブル、    2・・・セラミッ
ク配線基板、21・・・ピン、      3・・・セ
ラミック基板、31・・・超小型セラミック配線基板(
単位基板)、311・・・配線ピン、3I2・・・接続
ノ寸・ソド、42・・・載置台、     43・・・
駆動制御回路、48・・・位置センサ、49・・・信号
処理回路。

Claims (2)

    【特許請求の範囲】
  1. (1)セラミック基板に一定間隔で配列され、頭部に外
    部接続用の円形の接続パッドを有する多数の配線ピンを
    微小な間隔の格子点に植設して形成された超小型のセラ
    ミック配線基板に対する導通/絶縁検査において、マイ
    クロプロセッサと、上記セラミック基板を載置して該マ
    イクロプロセッサの制御によりX、Yおよびθ方向に移
    動/回転する載置台と、該載置台の上部に、上記セラミ
    ック配線基板の接続パッドに接触して上記導通/絶縁検
    査を行うプローブピンを有するプローバ、および上記接
    続パッドを検出する位置センサを具備した押圧機構とを
    設け、上記載置台をXまたはY方向に移動して、該位置
    センサにより検出された接続パッドの検出信号より、上
    記マイクロプロセッサにより少なくとも2個の適当な接
    続パッドの中心点のXY座標値を計算し、該XY座標値
    と、対応する上記プローブピンの予めメモリに記憶され
    たXY座標値との差分だけ、上記載置台を移動/回転し
    て各プローブピンを各接続パッドの中心点に対して位置
    決めし、上記押圧機構を下降して各プローブピンを各接
    続パッドに接触して上記各セラミック配線基板に対する
    上記導通/絶縁検査を逐次行うことを特徴とする、セラ
    ミック配線基板の導通/絶縁検査装置。
  2. (2)前記セラミック配線基板の各接続パッドに対する
    、上記位置センサの検出信号を矩形波に整形し、該矩形
    波の立ち上がりおよび立ち下がり点のXY座標(Xa、
    Xb)、(Ya、Yb)のそれぞれの平均値を上記接続
    パッドの中心点のXY座標値(Xc、Yc)とする、請
    求項1記載のセラミック配線基板の導通/絶縁検査装置
JP2166082A 1990-06-25 1990-06-25 セラミック配線基板の導通/絶縁検査装置 Pending JPH0454468A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2166082A JPH0454468A (ja) 1990-06-25 1990-06-25 セラミック配線基板の導通/絶縁検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2166082A JPH0454468A (ja) 1990-06-25 1990-06-25 セラミック配線基板の導通/絶縁検査装置

Publications (1)

Publication Number Publication Date
JPH0454468A true JPH0454468A (ja) 1992-02-21

Family

ID=15824650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2166082A Pending JPH0454468A (ja) 1990-06-25 1990-06-25 セラミック配線基板の導通/絶縁検査装置

Country Status (1)

Country Link
JP (1) JPH0454468A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012515339A (ja) * 2009-01-14 2012-07-05 ディーティージー インターナショナル ゲーエムベーハー 回路基板のテスト方法
WO2015022875A1 (ja) * 2013-08-12 2015-02-19 太洋工業株式会社 プリント基板検査装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012515339A (ja) * 2009-01-14 2012-07-05 ディーティージー インターナショナル ゲーエムベーハー 回路基板のテスト方法
WO2015022875A1 (ja) * 2013-08-12 2015-02-19 太洋工業株式会社 プリント基板検査装置
JP2015036625A (ja) * 2013-08-12 2015-02-23 太洋工業株式会社 プリント基板検査装置

Similar Documents

Publication Publication Date Title
US5150041A (en) Optically alignable printed circuit board test fixture apparatus and associated methods
US20070159192A1 (en) Probing apparatus
US6268719B1 (en) Printed circuit board test apparatus
JPH06118115A (ja) 両面基板検査装置
JPH0454468A (ja) セラミック配線基板の導通/絶縁検査装置
US20010015641A1 (en) Circuit board testing apparatus
US6552559B2 (en) IC tester adjusting unit
JP2000097985A (ja) 間隔が密な試験場所用走査試験機
JP2575013B2 (ja) 液晶表示体検査装置
JPH0454469A (ja) セラミック配線基板検査の位置決め信号処理方式
JP2000074990A (ja) 半導体チップ用パッケージの良否検査方法及びその装置
JPH0465851A (ja) 検査装置
JPH0777560A (ja) 多電極デバイス検査装置
US7081768B2 (en) Device for testing printed circuit boards
JPH022901A (ja) 配線基板端子ピンの長さ検査機構
JPH0282172A (ja) 導体パターンの導通検査機
JPH046475A (ja) 電子部品の取付状態試験装置
JPS6154700A (ja) 両面素子実装プリント板へのプロ−ビイング方法
JP2548703Y2 (ja) 回路基板検査装置
JPH05273305A (ja) 実装基板検査装置
JPH0399450A (ja) 半導体試験装置
JPH0342682Y2 (ja)
JPH0477871B2 (ja)
JPH0951023A (ja) 半導体試験装置
JPH05160210A (ja) プローブ装置