JPH0454467Y2 - - Google Patents
Info
- Publication number
- JPH0454467Y2 JPH0454467Y2 JP1986037267U JP3726786U JPH0454467Y2 JP H0454467 Y2 JPH0454467 Y2 JP H0454467Y2 JP 1986037267 U JP1986037267 U JP 1986037267U JP 3726786 U JP3726786 U JP 3726786U JP H0454467 Y2 JPH0454467 Y2 JP H0454467Y2
- Authority
- JP
- Japan
- Prior art keywords
- simulated
- lead
- package
- base
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Connecting Device With Holders (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【考案の詳細な説明】
本考案はICソケツトの測定に好適な模擬ICパ
ツケージに関する。
ツケージに関する。
従来よりICソケツトの適否を判断するため、
同ソケツトのコンタクトとICリードとを実装と
同様の接触状態に置き、その接触抵抗を測定して
評価する測定法が採られている。
同ソケツトのコンタクトとICリードとを実装と
同様の接触状態に置き、その接触抵抗を測定して
評価する測定法が採られている。
従来は上記測定用ICパツケージとして実装用
ICパツケージを用い、第１図に示すように該IC
パツケージの矩形絶縁基盤１の左右側面から突出
したICリード２を二本単位でジヤンパー線３で
結線して、該ICリード２が差し込まれるICソケ
ツトのコンタクト４と二本単位で閉回路を形成
し、該各単位のコンタクト４を検知子でつまみ測
定器５へ入力して接触抵抗の測定を行つており、
ジヤンパー線３はハンダによつてICリード２の
基部に結線している。
ICパツケージを用い、第１図に示すように該IC
パツケージの矩形絶縁基盤１の左右側面から突出
したICリード２を二本単位でジヤンパー線３で
結線して、該ICリード２が差し込まれるICソケ
ツトのコンタクト４と二本単位で閉回路を形成
し、該各単位のコンタクト４を検知子でつまみ測
定器５へ入力して接触抵抗の測定を行つており、
ジヤンパー線３はハンダによつてICリード２の
基部に結線している。
上記のように従来はICソケツトの測定のため
に長期的に高価な実装用のICパツケージを多量
に消却せねばならない実情にある。加えて当然の
こととしてジヤンパー線の長さ、ハンダ付け等の
バラツキを禁じ得ず、これが閉回路内抵抗のバラ
ツキを生じさせ測定誤差の要因となり正確な接触
抵抗の測定を妨げている。又はジヤンパー線の作
成、そのハンダ付けは非常に手間を要し煩雑であ
る。
に長期的に高価な実装用のICパツケージを多量
に消却せねばならない実情にある。加えて当然の
こととしてジヤンパー線の長さ、ハンダ付け等の
バラツキを禁じ得ず、これが閉回路内抵抗のバラ
ツキを生じさせ測定誤差の要因となり正確な接触
抵抗の測定を妨げている。又はジヤンパー線の作
成、そのハンダ付けは非常に手間を要し煩雑であ
る。
本考案は上記の如き実情に鑑み創案されたもの
で、上記改造測定用ICパツケージによる問題を
解決し、測定のための実装用ICパツケージの損
失をなくし、且つICソケツトの測定が正確に行
えるようにしたより長期間に使用できる模擬IC
パツケージを提供するものである。
で、上記改造測定用ICパツケージによる問題を
解決し、測定のための実装用ICパツケージの損
失をなくし、且つICソケツトの測定が正確に行
えるようにしたより長期間に使用できる模擬IC
パツケージを提供するものである。
次に本考案の実施例として示した模擬ICパツ
ケージを第２図以降の図面に基いて説明する。
ケージを第２図以降の図面に基いて説明する。
図において、１１は対象例となるデユアルイン
ラインICパツケージの模擬ICパツケージを示し、
１２は該模擬ICパツケージのボデイを形成する
絶縁基盤を示す。
ラインICパツケージの模擬ICパツケージを示し、
１２は該模擬ICパツケージのボデイを形成する
絶縁基盤を示す。
該絶縁基盤１２は上記測定対象たるICソケツ
トに用いるデユアルインラインICパツケージと
称される実装用ICパツケージと同一又は近似外
形を呈し、その外形は略矩形である。
トに用いるデユアルインラインICパツケージと
称される実装用ICパツケージと同一又は近似外
形を呈し、その外形は略矩形である。
該絶縁基盤１２は模擬ICリード１３を有する。
該模擬ICリード１３は実装用ICパツケージと同
一ピツチで配置し、絶縁基盤１２の左右側部から
並列して突出する。該模擬ICリード１３の少な
くともICソケツトへ差し込まれそのコンタクト
１４と接触する部分は実装用ICパツケージのそ
れと同一又は近似形状とする。
該模擬ICリード１３は実装用ICパツケージと同
一ピツチで配置し、絶縁基盤１２の左右側部から
並列して突出する。該模擬ICリード１３の少な
くともICソケツトへ差し込まれそのコンタクト
１４と接触する部分は実装用ICパツケージのそ
れと同一又は近似形状とする。
上記模擬ICリード１３の基部１５を絶縁基盤
１２内に成形によつて埋込保持する。又上記左右
模擬ICリードの各列において隣接する二本の模
擬ICリードを単位とし、各単位の模擬ICリード
１３の基部１５を短絡部片１６で一体に連結す
る。該短絡部片１６と各単位の模擬ICリード１
３とは同一母材から一体に打抜形成し、全体を
形とし、短絡部片１６を上記リード基部１５と共
に絶縁基盤１２内に埋込保持する。上記によつて
模擬ICリード１３は各単位毎に絶縁基盤１２内
において導電路を形成する。
１２内に成形によつて埋込保持する。又上記左右
模擬ICリードの各列において隣接する二本の模
擬ICリードを単位とし、各単位の模擬ICリード
１３の基部１５を短絡部片１６で一体に連結す
る。該短絡部片１６と各単位の模擬ICリード１
３とは同一母材から一体に打抜形成し、全体を
形とし、短絡部片１６を上記リード基部１５と共
に絶縁基盤１２内に埋込保持する。上記によつて
模擬ICリード１３は各単位毎に絶縁基盤１２内
において導電路を形成する。
更に上記絶縁基盤１２の中央部に模擬ICリー
ド１３と離間して細長背骨１７を埋設する。該背
骨１７は左側模擬ICリード１３の列と、右側模
擬ICリード１３の列の中間、即ち左側模擬ICリ
ード１３の短絡部片１６の列と、右側模擬ICリ
ード１３の短絡部片１６の列の中間の領域に絶縁
基盤１２の一端付近から他端付近に亘つて延在す
る。従つて背骨１７は模擬ICリード１３を埋込
んだ領域を略カバーする。背骨１７は細長板材か
ら成り、その巾広板面を絶縁基盤１２の上下面に
対向し埋込する。
ド１３と離間して細長背骨１７を埋設する。該背
骨１７は左側模擬ICリード１３の列と、右側模
擬ICリード１３の列の中間、即ち左側模擬ICリ
ード１３の短絡部片１６の列と、右側模擬ICリ
ード１３の短絡部片１６の列の中間の領域に絶縁
基盤１２の一端付近から他端付近に亘つて延在す
る。従つて背骨１７は模擬ICリード１３を埋込
んだ領域を略カバーする。背骨１７は細長板材か
ら成り、その巾広板面を絶縁基盤１２の上下面に
対向し埋込する。
又背骨１７の長手方向の処々に凹欠部又は図示
の如き凸部１８を形成する。該凹欠部又は凸部１
８は絶縁基盤１２を形成する樹脂硬化時又は使用
環境での樹脂の伸縮に対し抵抗体として働き、滑
りを防止して樹脂との結合を高め、且つ曲げに対
する強度を高める。従つて収縮による模擬ICリ
ード１３のピツチずれを防止する。
の如き凸部１８を形成する。該凹欠部又は凸部１
８は絶縁基盤１２を形成する樹脂硬化時又は使用
環境での樹脂の伸縮に対し抵抗体として働き、滑
りを防止して樹脂との結合を高め、且つ曲げに対
する強度を高める。従つて収縮による模擬ICリ
ード１３のピツチずれを防止する。
実施例は上記背骨１７の凸部に絶縁基盤を貫通
する取付孔１９を穿け模擬ICパツケージ１１を
ICソケツトへ押込むための押込治具に取付ける
手段として兼用している。
する取付孔１９を穿け模擬ICパツケージ１１を
ICソケツトへ押込むための押込治具に取付ける
手段として兼用している。
上記模擬ICリード１３と背骨１７の上記埋込
状態の形成は両者を第２図に示す如きパターンで
板材から一括打抜し、連結状態にして絶縁基盤１
１と共にインサート成形することによつて容易に
得られる。
状態の形成は両者を第２図に示す如きパターンで
板材から一括打抜し、連結状態にして絶縁基盤１
１と共にインサート成形することによつて容易に
得られる。
第２図は模擬ICリード１３を側方へ延伸状態
にして図示したが、これを形に折曲することに
よつて第３図以降の如きリード形態とすることが
できる。
にして図示したが、これを形に折曲することに
よつて第３図以降の如きリード形態とすることが
できる。
本考案は以上説明した如く構成することによ
り、第８図に示すようにICソケツトへ押し込む
のみで、ソケツトのコンタクト１４と模擬ICリ
ード１３の各二本単位で、絶縁基盤１２内におい
て閉回路を直ちに形成でき、上記二本のコンタク
ト１４を検知子２０でつまみ閉回路を形成するこ
とにより測定器２１の入力を得、接触抵抗の測定
が極めて正確に行える。即ち、本考案によれば、
各単位模擬ICリード１３は該単位毎に一体に打
抜形成した短絡部片１６によつて短絡するので、
従来のジヤンパー線で単位ICリード間を短絡し
た場合のような測定のバラツキを生ずる恐れがな
く、加えて各短絡部片１６を絶縁基盤１２内に埋
込保持し、上記閉回路を形成するので、外乱が良
好に防止でき、且つ安定で低抵抗の短絡電路を形
成でき、上記測定精度の向上を図ることができ
る。二本のリード１３の閉回路を形成する短絡部
片１６を模擬ICリード１３と一体に打抜き、絶
縁基盤１２内に埋込保持しているので、振動、衝
撃試験、リードの挿抜試験等の物理特性試験時に
おける短絡部片１６に加わるストレスを有効に抑
制し、同物理特性が正確に判断できる。又物理特
性試験時における短絡部片１６の損傷を防止し模
擬ICパツケージを過酷な試験条件においても長
期間健全に機能させることができる。
り、第８図に示すようにICソケツトへ押し込む
のみで、ソケツトのコンタクト１４と模擬ICリ
ード１３の各二本単位で、絶縁基盤１２内におい
て閉回路を直ちに形成でき、上記二本のコンタク
ト１４を検知子２０でつまみ閉回路を形成するこ
とにより測定器２１の入力を得、接触抵抗の測定
が極めて正確に行える。即ち、本考案によれば、
各単位模擬ICリード１３は該単位毎に一体に打
抜形成した短絡部片１６によつて短絡するので、
従来のジヤンパー線で単位ICリード間を短絡し
た場合のような測定のバラツキを生ずる恐れがな
く、加えて各短絡部片１６を絶縁基盤１２内に埋
込保持し、上記閉回路を形成するので、外乱が良
好に防止でき、且つ安定で低抵抗の短絡電路を形
成でき、上記測定精度の向上を図ることができ
る。二本のリード１３の閉回路を形成する短絡部
片１６を模擬ICリード１３と一体に打抜き、絶
縁基盤１２内に埋込保持しているので、振動、衝
撃試験、リードの挿抜試験等の物理特性試験時に
おける短絡部片１６に加わるストレスを有効に抑
制し、同物理特性が正確に判断できる。又物理特
性試験時における短絡部片１６の損傷を防止し模
擬ICパツケージを過酷な試験条件においても長
期間健全に機能させることができる。
又上記模擬ICパツケージ１１の提供により、
測定用のためにする実装用ICパツケージの損失
をなくし、且つより長期の測定、過酷な使用に耐
える同模擬ICパツケージ１１の提供が可能とな
る。又各単位の連結された模擬ICリード１３を
インサート成形等によつて絶縁基盤１２に埋込保
持させる構造であるから製造が容易で、安価に提
供できる等の利点がある。
測定用のためにする実装用ICパツケージの損失
をなくし、且つより長期の測定、過酷な使用に耐
える同模擬ICパツケージ１１の提供が可能とな
る。又各単位の連結された模擬ICリード１３を
インサート成形等によつて絶縁基盤１２に埋込保
持させる構造であるから製造が容易で、安価に提
供できる等の利点がある。
第１図は従来のICソケツト測定用のICパツケ
ージを示す外観図、第２図乃至第８図は本考案の
実施例を示し、第２図は模擬ICパツケージを絶
縁基盤において半截し示す断面図であり、模擬
ICリードを延伸して示す図、第３図は模擬ICパ
ツケージの平面図、第４図は同側図面、第５図は
同正面図、第６図は第３図におけるＡ−Ａ線断面
図、第７図は同Ｂ−Ｂ線断面図、第８図は測定状
態を示す同側図面である。 １１……模擬ICパツケージ、１２……絶縁基
盤、１３……模擬ICリード、１５……同基部、
１６……短絡部片。
ージを示す外観図、第２図乃至第８図は本考案の
実施例を示し、第２図は模擬ICパツケージを絶
縁基盤において半截し示す断面図であり、模擬
ICリードを延伸して示す図、第３図は模擬ICパ
ツケージの平面図、第４図は同側図面、第５図は
同正面図、第６図は第３図におけるＡ−Ａ線断面
図、第７図は同Ｂ−Ｂ線断面図、第８図は測定状
態を示す同側図面である。 １１……模擬ICパツケージ、１２……絶縁基
盤、１３……模擬ICリード、１５……同基部、
１６……短絡部片。
Claims (1)
- 略矩形の絶縁基盤の左右側部から等ピツチで突
出された多数の模擬ICリードを備え、各模擬IC
リードの基部を上記絶縁基盤内に埋込保持すると
共に、隣接する二本の模擬ICリードを単位とし、
各単位の模擬ICリードの埋込基部を同リードと
同一母材から打抜形成した短絡部片で各々一体に
連結し、該各短絡部片を上記模擬ICリード基部
と共に上記絶縁基盤内に埋込保持したことを特徴
とする模擬ICパツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986037267U JPH0454467Y2 (ja) | 1986-03-13 | 1986-03-13 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986037267U JPH0454467Y2 (ja) | 1986-03-13 | 1986-03-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62148970U JPS62148970U (ja) | 1987-09-21 |
| JPH0454467Y2 true JPH0454467Y2 (ja) | 1992-12-21 |
Family
ID=30848443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986037267U Expired JPH0454467Y2 (ja) | 1986-03-13 | 1986-03-13 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0454467Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61177456U (ja) * | 1985-04-23 | 1986-11-05 |
-
1986
- 1986-03-13 JP JP1986037267U patent/JPH0454467Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62148970U (ja) | 1987-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6077091A (en) | Surface mounted package adapter using elastomeric conductors | |
| US5184285A (en) | Socket constructed with molded-in lead frame providing means for installing additional component such as a chip capacitor | |
| US5205741A (en) | Connector assembly for testing integrated circuit packages | |
| US5438481A (en) | Molded-in lead frames | |
| US6069481A (en) | Socket for measuring a ball grid array semiconductor | |
| JPH0454467Y2 (ja) | ||
| US4781960A (en) | Structure for mounting indicator lights on a printed circuit board, and manufacturing method | |
| JPH03296672A (ja) | スルーホールを有するプリント配線板の検査方法 | |
| US6788080B1 (en) | Test probe assembly for circuits, circuit element arrays, and associated methods | |
| KR20100070668A (ko) | 반도체 패키지 테스트용 기판 및 이를 이용한 반도체 패키지 테스트 장치 | |
| JP4655392B2 (ja) | 導通検査治具及びその製造方法 | |
| JPH0533974Y2 (ja) | ||
| JP3132465B2 (ja) | 半導体装置及びプローブユニット | |
| KR100655736B1 (ko) | 핀 삽입형 반도체 칩 패키지용 테스트 소켓 | |
| JPH0635422Y2 (ja) | 抵抗素子付ｉｃソケット | |
| JPS5927623Y2 (ja) | 試作配線板 | |
| JPH0442783Y2 (ja) | ||
| JP4074085B2 (ja) | ソケットの検査方法及びソケットの検査ツール | |
| JPH0533973Y2 (ja) | ||
| JPS6221008Y2 (ja) | ||
| JPH0537437Y2 (ja) | ||
| JPS6134701Y2 (ja) | ||
| JP2528910Y2 (ja) | コンタクトプローブ支持カバー | |
| JPH0446221Y2 (ja) | ||
| JPS6336706Y2 (ja) |