JPH0453760A - サーマルヘッドの駆動装置 - Google Patents
サーマルヘッドの駆動装置Info
- Publication number
- JPH0453760A JPH0453760A JP2164566A JP16456690A JPH0453760A JP H0453760 A JPH0453760 A JP H0453760A JP 2164566 A JP2164566 A JP 2164566A JP 16456690 A JP16456690 A JP 16456690A JP H0453760 A JPH0453760 A JP H0453760A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- value
- pulse
- high level
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010438 heat treatment Methods 0.000 claims description 23
- 230000020169 heat generation Effects 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は交流入力を整流して得られた出力によりサーマ
ルヘッドの発熱素子を駆動させるサーマルヘッドの駆動
装置に関するものである。
ルヘッドの発熱素子を駆動させるサーマルヘッドの駆動
装置に関するものである。
［従来の技術］
第２図は従来のサーマルヘッドの構成を示すブロック図
、第３図は第２図の主要信号を示すタイミングチャート
である。
、第３図は第２図の主要信号を示すタイミングチャート
である。
同図に示されるように、サーマルヘッドには、例えば、
４つにグループ分けされた複数の発熱素子１と、発熱素
子１を駆動させる駆動回路２とが備えられている。駆動
回路２には、発熱素子１をオンオフするスイッチング素
子（トランジスタ）３と、このスイッチング素子３に切
替信号を与えるアンド回路４と、このアンド回路４に印
字データを入力するためのラッチ回路５及びシフトレジ
スタ６とが備えられている。
４つにグループ分けされた複数の発熱素子１と、発熱素
子１を駆動させる駆動回路２とが備えられている。駆動
回路２には、発熱素子１をオンオフするスイッチング素
子（トランジスタ）３と、このスイッチング素子３に切
替信号を与えるアンド回路４と、このアンド回路４に印
字データを入力するためのラッチ回路５及びシフトレジ
スタ６とが備えられている。
そして、第２図及び第３図に示されるように、端子Ｔ８
から入力されるクロック信号ＣＬＯＣＫに同期して印字
データＤＡＴＡが順次シフトレジスタ６に入力され、１
ライン分の印字データＤＡＴＡがシフトレジスタ６に取
り込まれる。その後、端子Ｔ７からラッチ信号ＬＡＴＣ
Ｈが入力されると、ラッチ回路５に入力された印字デー
タＤＡＴＡはアンド回路４に出力される。一方、アンド
回路４には、発熱素子１のグループ毎に端子Ｔ３乃至Ｔ
６から同一のパルス幅のストローブパルスＳ１乃至Ｓ４
が順に入力される。従って、各発熱素子１にはストロー
ブパルスＳ１乃至Ｓ４がハイレベルの時のみ直流電源か
ら端子Ｔ１及びＴ２を介して定電圧の直流電圧が印加さ
れる。尚、端子Ｔ１０とＴｌｌは駆動回路２の電源入力
端子である。
から入力されるクロック信号ＣＬＯＣＫに同期して印字
データＤＡＴＡが順次シフトレジスタ６に入力され、１
ライン分の印字データＤＡＴＡがシフトレジスタ６に取
り込まれる。その後、端子Ｔ７からラッチ信号ＬＡＴＣ
Ｈが入力されると、ラッチ回路５に入力された印字デー
タＤＡＴＡはアンド回路４に出力される。一方、アンド
回路４には、発熱素子１のグループ毎に端子Ｔ３乃至Ｔ
６から同一のパルス幅のストローブパルスＳ１乃至Ｓ４
が順に入力される。従って、各発熱素子１にはストロー
ブパルスＳ１乃至Ｓ４がハイレベルの時のみ直流電源か
ら端子Ｔ１及びＴ２を介して定電圧の直流電圧が印加さ
れる。尚、端子Ｔ１０とＴｌｌは駆動回路２の電源入力
端子である。
［発明が解決しようとする課題］
しかしながら、上記従来のサーマルヘッドで均一な印字
濃度を実現させるためには、各発熱素子１に一定の印字
エネルギを供給する必要がある。
濃度を実現させるためには、各発熱素子１に一定の印字
エネルギを供給する必要がある。
従って、直流定電圧電源を用いた場合には、電源の出力
電圧を安定化させ且つ発熱素子のグループ毎に同一のパ
ルス幅のストローブパルスを与えることが必要になるた
め、直流定電圧電源の出力電圧を安定化させるための各
種制御を行なう回路が必要になり、装置が複雑で高価に
なるという問題があった。
電圧を安定化させ且つ発熱素子のグループ毎に同一のパ
ルス幅のストローブパルスを与えることが必要になるた
め、直流定電圧電源の出力電圧を安定化させるための各
種制御を行なう回路が必要になり、装置が複雑で高価に
なるという問題があった。
本発明は上記従来の課題に鑑み、構成が簡単で、均一な
濃度の印字ができるサーマルヘッドの駆動装置を提供す
ることを目的とする。
濃度の印字ができるサーマルヘッドの駆動装置を提供す
ることを目的とする。
［課題を解決するための手段］
本発明は、交流入力を整流して得られた出力を発熱素子
に供給する電源と、上記電源による上記発熱素子への電
力供給をオンオフするスイッチング素子と、１回の発熱
につき上記電源から上記発熱素子に供給されるエネルギ
の積分値を演算し、この積分値が所定値に達するまでの
間ハイレベルとなるストローブパルスを発生する演算回
路と、印字データが入力されたときに、上記ストローブ
パルスがハイレベルの間だけ上記スイッチング素子をオ
ンにする回路とを有することを特徴としている。
に供給する電源と、上記電源による上記発熱素子への電
力供給をオンオフするスイッチング素子と、１回の発熱
につき上記電源から上記発熱素子に供給されるエネルギ
の積分値を演算し、この積分値が所定値に達するまでの
間ハイレベルとなるストローブパルスを発生する演算回
路と、印字データが入力されたときに、上記ストローブ
パルスがハイレベルの間だけ上記スイッチング素子をオ
ンにする回路とを有することを特徴としている。
［作 用コ
本発明においては、演算回路が１回の発熱につき電源か
ら発熱素子に供給されるエネルギの積分値を演算し、こ
の積分値が所定値に達するまでの間はハイレベルになる
ストローブパルスを発生し、印字データが入力された発
熱素子についてストローブパルスがハイレベルの間だけ
スイッチング素子をオンにしている。このようにすれば
、定電圧直流電源を用いなくても、発熱素子に供給され
るエネルギを一定にすることができ、印字濃度を一定に
できる。
ら発熱素子に供給されるエネルギの積分値を演算し、こ
の積分値が所定値に達するまでの間はハイレベルになる
ストローブパルスを発生し、印字データが入力された発
熱素子についてストローブパルスがハイレベルの間だけ
スイッチング素子をオンにしている。このようにすれば
、定電圧直流電源を用いなくても、発熱素子に供給され
るエネルギを一定にすることができ、印字濃度を一定に
できる。
［実施例コ
以下、図面を参照して本発明の詳細な説明する。
第１図は本発明に係るサーマルヘッドの駆動装置の一実
施例の構成を示すブロック図、第４図は第１図のエネル
ギ演算回路とパルス分配回路を示すブロック図である。
施例の構成を示すブロック図、第４図は第１図のエネル
ギ演算回路とパルス分配回路を示すブロック図である。
第１図において、２は既に説明した第２図に示される回
路２と同一の回路を示している。従って、以下に第１図
、第２図、及び第４図に基づいて、本実施例を説明をす
る。第１図に示されるように本実施例のサーマルヘッド
の駆動装置には、交流整流電源７が備えられており、こ
の電源７は一次側が商用交流電源に接続されている交流
変圧器８と変圧された交流を全波整流して端子Ｔ１及び
Ｔ２を介して発熱素子１に供給する交流全波整流器９と
から構成されている。
路２と同一の回路を示している。従って、以下に第１図
、第２図、及び第４図に基づいて、本実施例を説明をす
る。第１図に示されるように本実施例のサーマルヘッド
の駆動装置には、交流整流電源７が備えられており、こ
の電源７は一次側が商用交流電源に接続されている交流
変圧器８と変圧された交流を全波整流して端子Ｔ１及び
Ｔ２を介して発熱素子１に供給する交流全波整流器９と
から構成されている。
また、本実施例には、交流整流電源７により整流された
出力のエネルギの積分値を演算し、この積分値が所定値
に達するまでの期間はハイレベルになっており、所定値
に達する毎に一旦「０」になるパルスを発生するエネル
ギ演算回路１０と、このパルスを発熱素子のグループに
分配するパルス分配回路１１とが備えられている。ここ
で、エネルギ演算回路１０は、交流整流電源７の出力電
圧（信号Ａ）を二乗する二乗回路１０ａと、この二乗さ
れた値（信号Ｂ）を積分する積分回路１０ｂと、この積
分値（信号Ｃ）が所定値に達するまでの間ハイレベルの
信号りを出力するとともに積分回路１０ｂの値をリセッ
トする比較回路１０ｃより構成されている。
出力のエネルギの積分値を演算し、この積分値が所定値
に達するまでの期間はハイレベルになっており、所定値
に達する毎に一旦「０」になるパルスを発生するエネル
ギ演算回路１０と、このパルスを発熱素子のグループに
分配するパルス分配回路１１とが備えられている。ここ
で、エネルギ演算回路１０は、交流整流電源７の出力電
圧（信号Ａ）を二乗する二乗回路１０ａと、この二乗さ
れた値（信号Ｂ）を積分する積分回路１０ｂと、この積
分値（信号Ｃ）が所定値に達するまでの間ハイレベルの
信号りを出力するとともに積分回路１０ｂの値をリセッ
トする比較回路１０ｃより構成されている。
尚、積分回路１０ｂの演算は以下の式（１）による。即
ち、各発熱素子１の抵抗値をＲとし、交流整流電源７の
出力電圧をｅとし、発熱素子１を時刻ｔ１から時刻ｔ２
まで駆動させた場合に（各スイッチング素子や通電線等
の電圧降下は無視する）、発熱素子に印加されるエネル
ギＥは、Ｅ＝ ｆ （ｅ”／ Ｒ） ｄｔ
−（１）で表すことができる。
ち、各発熱素子１の抵抗値をＲとし、交流整流電源７の
出力電圧をｅとし、発熱素子１を時刻ｔ１から時刻ｔ２
まで駆動させた場合に（各スイッチング素子や通電線等
の電圧降下は無視する）、発熱素子に印加されるエネル
ギＥは、Ｅ＝ ｆ （ｅ”／ Ｒ） ｄｔ
−（１）で表すことができる。
ここで、第５図（ａ）は二乗回路１０ａとして用いられ
得る素子であるアナログデバイセズ社製の素子ＡＤ５３
２を示し、第５図（ｂ）は積分回路１０ｂとして用いら
れ得る素子であるアナログデバイセズ社製の素子ＡＤ５
１５を示す。また、比較回路１０ｃは差動増幅器を用い
た回路で構成でき、パルス分配回路１１は例えばテキサ
スインスツルメンツ社製の素子５Ｎ７４１６４で構成す
ることができる。
得る素子であるアナログデバイセズ社製の素子ＡＤ５３
２を示し、第５図（ｂ）は積分回路１０ｂとして用いら
れ得る素子であるアナログデバイセズ社製の素子ＡＤ５
１５を示す。また、比較回路１０ｃは差動増幅器を用い
た回路で構成でき、パルス分配回路１１は例えばテキサ
スインスツルメンツ社製の素子５Ｎ７４１６４で構成す
ることができる。
次に、上記実施例の動作を説明する。
第６図は本実施例の主要信号を示すタイミングチャート
である。同図において、Ａは交流全波整流器９の出力波
形、Ｂは二乗回路１０ａの出力波形、Ｃは積分回路１０
ｂの出力波形、Ｄは比較回路１０ｃの出力波形、Ｅはパ
ルス分配回路１１の出力波形を示す。
である。同図において、Ａは交流全波整流器９の出力波
形、Ｂは二乗回路１０ａの出力波形、Ｃは積分回路１０
ｂの出力波形、Ｄは比較回路１０ｃの出力波形、Ｅはパ
ルス分配回路１１の出力波形を示す。
本実施例では、先ず、交流が交流変圧器８により変圧さ
れ、交流全波整流器９により全波整流された出力へが端
子Ｔ１とＴ２に印加される。また、出力Ａは二乗回路１
０ａにも入力され、ここで出力Ａの電圧値が二乗され出
力波形Ｂになる。二乗した波形Ｂは積分回路１０ｂによ
り積分され積分値Ｃが所定値に達したか否かを比較回路
１０ｃが判定する。積分値Ｃが所定値に達すると比較回
路１０ｃはハイレベルを一旦Ｏにするパルス信号りを出
力するとともに、積分回路１０ｂにリセット信号を出力
する。分配回路１１はパルス信号りを４つのストローブ
パルスＥに分配する。
れ、交流全波整流器９により全波整流された出力へが端
子Ｔ１とＴ２に印加される。また、出力Ａは二乗回路１
０ａにも入力され、ここで出力Ａの電圧値が二乗され出
力波形Ｂになる。二乗した波形Ｂは積分回路１０ｂによ
り積分され積分値Ｃが所定値に達したか否かを比較回路
１０ｃが判定する。積分値Ｃが所定値に達すると比較回
路１０ｃはハイレベルを一旦Ｏにするパルス信号りを出
力するとともに、積分回路１０ｂにリセット信号を出力
する。分配回路１１はパルス信号りを４つのストローブ
パルスＥに分配する。
即ち、各ストローブパルスのパルス幅は、積分回路１０
ｂの積分値Ｃが所定値に達する時間に対応するので、サ
ーマルヘッドの各発熱素子１に印加されるエネルギを一
定にすることができる。
ｂの積分値Ｃが所定値に達する時間に対応するので、サ
ーマルヘッドの各発熱素子１に印加されるエネルギを一
定にすることができる。
尚、上記実施例においては、発熱素子が複数のグループ
に分割されており、分配回路においてストローブパルス
を各グループに分配した場合について説明したが、本発
明はこれに限定されず、繰返して発熱素子を駆動させる
サーマルヘッドであればグループ分けされていないもの
についても有効である。
に分割されており、分配回路においてストローブパルス
を各グループに分配した場合について説明したが、本発
明はこれに限定されず、繰返して発熱素子を駆動させる
サーマルヘッドであればグループ分けされていないもの
についても有効である。
［発明の効果］
以上説明したように、本発明においては、演算回路が１
回の発熱につき電源から発熱素子に供給されるエネルギ
の積分値を演算し、この積分値が所定値に達するまでの
間はハイレベルになるストローブパルスを発生し、印字
データが入力された発熱素子についてストローブパルス
がハイレベルの間だけスイッチング素子をオンにしてい
る。このようにすれば、定電圧直流電源を用いなくても
、発熱素子に供給されるエネルギを一定にすることがで
き、印字濃度を一定にできる。従って、装置を簡単、安
価に構成することができる。
回の発熱につき電源から発熱素子に供給されるエネルギ
の積分値を演算し、この積分値が所定値に達するまでの
間はハイレベルになるストローブパルスを発生し、印字
データが入力された発熱素子についてストローブパルス
がハイレベルの間だけスイッチング素子をオンにしてい
る。このようにすれば、定電圧直流電源を用いなくても
、発熱素子に供給されるエネルギを一定にすることがで
き、印字濃度を一定にできる。従って、装置を簡単、安
価に構成することができる。
第１図は本発明に係るサーマルヘッドの駆動装置の一実
施例を示すブロック図、 第２図は従来のサーマルヘッドを示すブロック図、 第３図は第２図のサーマルヘッドの駆動装置の主要信号
を示すタイミングチャート、 第４図は第１図のエネルギ演算回路とパルス分配回路を
示すブロック図、 第５図（ａ）及び（ｂ）はそれぞれ第４図のエネルギー
演算回路、パルス分配回路の詳細な構成を示す回路図、 第６図は本実施例の主要信号を示すタイミングチャート
である。 １・・・発熱素子 ２・・・駆動回路 ３・・・スイッチング素子 ４・・・アンド回路 ５・・・ラッチ回路 ６・・・シフトレジスタ ７・・・交流整流電源 １０・・・エネルギ演算回路 １１・・・パルス分配回路 特許出願人 沖電気工業株式会社 代理人 弁理士 前 １） 実 悄’＝＋ｇ乙め１佑咲−１Ｘｍ陶トヒｌ（ルスストダ乙
Ｂ路。７−１１−７目艶４ 図 （ａ） （ｂ）
施例を示すブロック図、 第２図は従来のサーマルヘッドを示すブロック図、 第３図は第２図のサーマルヘッドの駆動装置の主要信号
を示すタイミングチャート、 第４図は第１図のエネルギ演算回路とパルス分配回路を
示すブロック図、 第５図（ａ）及び（ｂ）はそれぞれ第４図のエネルギー
演算回路、パルス分配回路の詳細な構成を示す回路図、 第６図は本実施例の主要信号を示すタイミングチャート
である。 １・・・発熱素子 ２・・・駆動回路 ３・・・スイッチング素子 ４・・・アンド回路 ５・・・ラッチ回路 ６・・・シフトレジスタ ７・・・交流整流電源 １０・・・エネルギ演算回路 １１・・・パルス分配回路 特許出願人 沖電気工業株式会社 代理人 弁理士 前 １） 実 悄’＝＋ｇ乙め１佑咲−１Ｘｍ陶トヒｌ（ルスストダ乙
Ｂ路。７−１１−７目艶４ 図 （ａ） （ｂ）
Claims (1)
- 【特許請求の範囲】 交流入力を整流して得られた出力を発熱素子に供給する
電源と、 上記電源による上記発熱素子への電力供給をオンオフす
るスイッチング素子と、 １回の発熱につき上記電源から上記発熱素子に供給され
るエネルギの積分値を演算し、この積分値が所定値に達
するまでの間ハイレベルとなるストローブパルスを発生
する演算回路と、 印字データが入力されたときに、上記ストローブパルス
がハイレベルの間だけ上記スイッチング素子をオンにす
る回路とを有することを特徴とするサーマルヘッドの駆
動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2164566A JPH0453760A (ja) | 1990-06-21 | 1990-06-21 | サーマルヘッドの駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2164566A JPH0453760A (ja) | 1990-06-21 | 1990-06-21 | サーマルヘッドの駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0453760A true JPH0453760A (ja) | 1992-02-21 |
Family
ID=15795602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2164566A Pending JPH0453760A (ja) | 1990-06-21 | 1990-06-21 | サーマルヘッドの駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0453760A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014184689A (ja) * | 2013-03-25 | 2014-10-02 | Nisca Corp | 印刷装置 |
-
1990
- 1990-06-21 JP JP2164566A patent/JPH0453760A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014184689A (ja) * | 2013-03-25 | 2014-10-02 | Nisca Corp | 印刷装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7505287B1 (en) | On-time control for constant current mode in a flyback power supply | |
| US7443700B2 (en) | On-time control for constant current mode in a flyback power supply | |
| JPH0735354Y2 (ja) | 出力制御機能を有する高周波加熱装置 | |
| JPH0586145B2 (ja) | ||
| JPH0453760A (ja) | サーマルヘッドの駆動装置 | |
| JPH05257545A (ja) | ヒータ駆動装置 | |
| JP2001128452A (ja) | 定電力出力直流電源装置及びその制御方式 | |
| JP2002010642A (ja) | 電源装置およびその出力制御方法 | |
| JP2826566B2 (ja) | インバータ式ｘ線装置 | |
| JPS5931255U (ja) | 炭酸ガスレ−ザ装置 | |
| JPS5953876B2 (ja) | 感熱ヘツド駆動装置 | |
| JP4085770B2 (ja) | 画像形成装置 | |
| JP2576098B2 (ja) | 順変換回路のゲ−ト制御方式 | |
| JPH0611801Y2 (ja) | サ−マルヘツド駆動装置 | |
| JPH0793819B2 (ja) | 定電流供給回路 | |
| JPH0828978B2 (ja) | Ｐｗｍインバ−タ | |
| JPS5886980A (ja) | ア−ク溶接装置 | |
| JP3639355B2 (ja) | 同期式インバータ溶接電源 | |
| JPS6140172A (ja) | 感熱記録装置 | |
| JPS6096178A (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH04105416A (ja) | スイッチングトランジスタ駆動回路 | |
| JPS6295927A (ja) | 電源装置 | |
| JPH0742570U (ja) | 同期整流スイッチング電源回路 | |
| JP2000358364A (ja) | ２次側でｐｗｍ制御を行うコンバータ | |
| JPH03277166A (ja) | 電源制御装置 |