JPH0453324B2 - - Google Patents
Info
- Publication number
- JPH0453324B2 JPH0453324B2 JP3682585A JP3682585A JPH0453324B2 JP H0453324 B2 JPH0453324 B2 JP H0453324B2 JP 3682585 A JP3682585 A JP 3682585A JP 3682585 A JP3682585 A JP 3682585A JP H0453324 B2 JPH0453324 B2 JP H0453324B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pulse width
- circuit
- capacitor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 11
- 230000007423 decrease Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Pulse Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、デイジタル信号を取り扱う装置にお
けるアナログ信号のパルス幅変調回路、特に光中
継器の伝送品質を監視するのに使用する等、数
10MHz以上のデイジタル信号を取り扱う場合の、
アナログ信号のパルス幅変調回路の改良に関す
る。
けるアナログ信号のパルス幅変調回路、特に光中
継器の伝送品質を監視するのに使用する等、数
10MHz以上のデイジタル信号を取り扱う場合の、
アナログ信号のパルス幅変調回路の改良に関す
る。
上記パルス幅変調回路では、数10MHz以上の高
速のデイジタル信号を取り扱う場合でも安定な変
調が実現出来且つ簡単な回路構成で小形化が可能
であることが望まれている。
速のデイジタル信号を取り扱う場合でも安定な変
調が実現出来且つ簡単な回路構成で小形化が可能
であることが望まれている。
第５図は従来例のパルス幅変調回路の構成を示
すブロツク図、第６図は第５図の各部の波形のタ
イムチヤートである。
すブロツク図、第６図は第５図の各部の波形のタ
イムチヤートである。
図中１は標本化回路、２は保持回路、３は比較
器、４は鋸歯状波発生器を示す。
器、４は鋸歯状波発生器を示す。
第５図においては、第６図Ａのイに示すアナロ
グ入力信号を標本化回路１にてPAM化し、この
PAM化された第６図ロに示す値を保持回路２に
て保持し、比較器３に入力する。
グ入力信号を標本化回路１にてPAM化し、この
PAM化された第６図ロに示す値を保持回路２に
て保持し、比較器３に入力する。
一方鋸歯状波発生器４よりクロツクに同期した
第６図Ａのハに示す鋸歯状波を発生し比較器３に
入力し、上記保持PAM波と電圧比較を行なつて、
第６図Ｂに示すパルス幅変調PWM出力を得るよ
うにしている。
第６図Ａのハに示す鋸歯状波を発生し比較器３に
入力し、上記保持PAM波と電圧比較を行なつて、
第６図Ｂに示すパルス幅変調PWM出力を得るよ
うにしている。
勿論この場合比較波は鋸歯状波でなく三角波を
用いてもよい。
用いてもよい。
尚又パルス幅変調回路としては、入力アナログ
信号に、標本化周期の繰り返しを持つた比較波
（鋸歯状波又は三角波）を重畳し、一定のスライ
スレベルを越える時間を取り出す方法もある。
信号に、標本化周期の繰り返しを持つた比較波
（鋸歯状波又は三角波）を重畳し、一定のスライ
スレベルを越える時間を取り出す方法もある。
しかしながら、従来のパルス幅変調回路では鋸
歯状波又は三角波等の特殊波形発生回路を必要と
し、回路が複雑になる問題点及び数10MHz以上の
高速クロツク入力信号の場合は特殊波形発生が不
安定になり安定なパルス幅変調が行えない問題点
がある。
歯状波又は三角波等の特殊波形発生回路を必要と
し、回路が複雑になる問題点及び数10MHz以上の
高速クロツク入力信号の場合は特殊波形発生が不
安定になり安定なパルス幅変調が行えない問題点
がある。
上記問題点は、パルス信号を入力する入力エミ
ツタフオロア回路のトランジスタのエミツタと電
源電圧間に、変調信号入力電圧により電流値を可
変する電流源を接続し、又コンデンサを上記トラ
ンジスタのコレクタとエミツタ間に接続し、該電
源電圧から該コンデンサの電圧を差し引いた該電
流源の電圧を比較器にて所定の電圧と比較し、比
較結果を出力するようにした、本発明のパルス幅
変調回路により解決される。
ツタフオロア回路のトランジスタのエミツタと電
源電圧間に、変調信号入力電圧により電流値を可
変する電流源を接続し、又コンデンサを上記トラ
ンジスタのコレクタとエミツタ間に接続し、該電
源電圧から該コンデンサの電圧を差し引いた該電
流源の電圧を比較器にて所定の電圧と比較し、比
較結果を出力するようにした、本発明のパルス幅
変調回路により解決される。
本発明によれば、変調信号入力（アナログ信
号）が大きくなればこれに応じて電流源の電流は
減少し、入力クロツクパルスの変化する電圧は一
定で、該コンデンサの両端の変化する電圧は一定
であるので、電流が減少すれば、コンデンサの放
電時の時定数が大きくなり、該コンデンサの両端
に発生する入力クロツクパルス電圧の相対的なパ
ルス幅の変動量が変調信号入力電圧の振幅に比例
しパルス幅変調が行われる。
号）が大きくなればこれに応じて電流源の電流は
減少し、入力クロツクパルスの変化する電圧は一
定で、該コンデンサの両端の変化する電圧は一定
であるので、電流が減少すれば、コンデンサの放
電時の時定数が大きくなり、該コンデンサの両端
に発生する入力クロツクパルス電圧の相対的なパ
ルス幅の変動量が変調信号入力電圧の振幅に比例
しパルス幅変調が行われる。
従つて、この回路では、特殊な回路を用いず、
一般的なトランジスタ，抵抗，コンデンサ素子に
て構成出来るので、数10MHz以上の高速信号でも
安定なパルス幅変調回路が得られ又小規模な回路
でIC化が出来小形化が可能となる。
一般的なトランジスタ，抵抗，コンデンサ素子に
て構成出来るので、数10MHz以上の高速信号でも
安定なパルス幅変調回路が得られ又小規模な回路
でIC化が出来小形化が可能となる。
第１図は本発明の実施例のパルス幅変調回路の
回路図、第２図は第１図におけるパルス幅可変の
原理説明用の特性図、第３図は第１図の各部の波
形のタイムチヤート、第４図は変調信号入力電圧
対相対的なパルス幅変動量を示す特性図である。
回路図、第２図は第１図におけるパルス幅可変の
原理説明用の特性図、第３図は第１図の各部の波
形のタイムチヤート、第４図は変調信号入力電圧
対相対的なパルス幅変動量を示す特性図である。
第１図中５は定電流源、Ｑ１〜Ｑ４はトランジ
スタ、Ｒ１〜Ｒ３は抵抗、Ｃ１はコンデンサを示
し、トランジスタＱ３，Ｑ４，抵抗Ｒ１，Ｒ２，
定電流源５により、参照電圧Vrefと比較する比
較器が構成されている。
スタ、Ｒ１〜Ｒ３は抵抗、Ｃ１はコンデンサを示
し、トランジスタＱ３，Ｑ４，抵抗Ｒ１，Ｒ２，
定電流源５により、参照電圧Vrefと比較する比
較器が構成されている。
第１図において、変調信号入力（アナログ信
号）電圧に応じて電流値を可変する電流源はトラ
ジスタＱ２，抵抗Ｒ１により構成され、トランジ
スタＱ１で構成されるクロツクパルス信号を入力
する入力エミツタフオロア回路の、バイアス電流
Ilを可変する。
号）電圧に応じて電流値を可変する電流源はトラ
ジスタＱ２，抵抗Ｒ１により構成され、トランジ
スタＱ１で構成されるクロツクパルス信号を入力
する入力エミツタフオロア回路の、バイアス電流
Ilを可変する。
この部分とトランジスタＱ１のエミツタに接続
されているコンデンサＣ１により本発明の主要部
分が構成されており、パルス幅の可変の原理を考
えると次の如くである。
されているコンデンサＣ１により本発明の主要部
分が構成されており、パルス幅の可変の原理を考
えると次の如くである。
第１図において、第２図Ａに示す電圧がVHよ
りVLに変化するクロツクパルスがトランジスタ
Ｑ１に入力した場合を考えると、コンデンサＣ１
がなければ、トランジスタＱ１のエミツタのｂ点
の電位は第２図Ａに示す如くこのままVC＝VH
−VLだけ変化する。
りVLに変化するクロツクパルスがトランジスタ
Ｑ１に入力した場合を考えると、コンデンサＣ１
がなければ、トランジスタＱ１のエミツタのｂ点
の電位は第２図Ａに示す如くこのままVC＝VH
−VLだけ変化する。
しかしコンデンサＣ１がある為この時定数によ
り、ｂ点の電位は第２図Ｂに示す如く、時間Ｔだ
け遅れて、アース電位に近い方から電源電圧−Ｖ
の方向に電圧VCだけ変化する。
り、ｂ点の電位は第２図Ｂに示す如く、時間Ｔだ
け遅れて、アース電位に近い方から電源電圧−Ｖ
の方向に電圧VCだけ変化する。
この時間Ｔは、バイアス電流Ｉ１が小さければ
長くなり、バイアス電流Ｉ１が大きければ短くな
る。
長くなり、バイアス電流Ｉ１が大きければ短くな
る。
言い換えれば、変調信号入力の電圧が大きくな
れば、電流Ｉ１は減少するので、時間Ｔは大きく
なる。
れば、電流Ｉ１は減少するので、時間Ｔは大きく
なる。
本発明はこの点を利用しパルス幅変調を行うも
のである。
のである。
次に変調信号入力電圧が徐々に大きくなつている
場合に就き第２図を用いて説明すると、トランジ
スタＱ１には第２図Ａに示すクロツクパルスが入
力しており、変調信号入力電圧が上昇すると、バ
イアス電流Ｉ１はこれに応じて減少し、コンデン
サＣ１の放電時定数が大きくなる。
場合に就き第２図を用いて説明すると、トランジ
スタＱ１には第２図Ａに示すクロツクパルスが入
力しており、変調信号入力電圧が上昇すると、バ
イアス電流Ｉ１はこれに応じて減少し、コンデン
サＣ１の放電時定数が大きくなる。
従つて、コンデンサＣ１の両端の電圧は第３図
Ｂに示す如く、変調信号入力電圧が上昇するに従
い、これに応じて波形の立ち下がりが鈍くなる。
Ｂに示す如く、変調信号入力電圧が上昇するに従
い、これに応じて波形の立ち下がりが鈍くなる。
この電圧は比較器のトランジスタＱ３に入力
し、トランジスタＱ４に入力している第３図Ｂの
参照電圧Vrefと比較され、出力端子OUTより
は、変調信号がなければパルス幅はｔ１からｔ
２，ｔ３からｔ４，ｔ５からｔ６であつたもの
が、第３図Ｃに示す如く、立ち上がりでパルス幅
が変化し、変調入力信号の電圧に応じてｔ１から
ｔ２，ｔ３からｔ４′，ｔ５からｔ６′と段々広く
成つた波形が出力される。
し、トランジスタＱ４に入力している第３図Ｂの
参照電圧Vrefと比較され、出力端子OUTより
は、変調信号がなければパルス幅はｔ１からｔ
２，ｔ３からｔ４，ｔ５からｔ６であつたもの
が、第３図Ｃに示す如く、立ち上がりでパルス幅
が変化し、変調入力信号の電圧に応じてｔ１から
ｔ２，ｔ３からｔ４′，ｔ５からｔ６′と段々広く
成つた波形が出力される。
第４図は、入力パルス100MHzのクロツクパル
スで、第１図の回路を計算器にてシユミレーシヨ
ンした結果得られた変調信号入力電圧対相対的な
パルス幅変動量の特性図であり、200mVの変調
入力電圧の変化で十分なパルス幅の変動量が得ら
れている。
スで、第１図の回路を計算器にてシユミレーシヨ
ンした結果得られた変調信号入力電圧対相対的な
パルス幅変動量の特性図であり、200mVの変調
入力電圧の変化で十分なパルス幅の変動量が得ら
れている。
此のパルス幅変調回路は第１図に示す如く、通
常のトランジスタ，抵抗，コンデンサで構成され
ており、特殊波形発生回路を必要とせず、数10M
Hz以上の高速デイジタル信号を取り扱う装置にお
いても、安定に動作さすことが出来ると共に、小
規模な回路構成でIC化が出来小形化が可能であ
る。
常のトランジスタ，抵抗，コンデンサで構成され
ており、特殊波形発生回路を必要とせず、数10M
Hz以上の高速デイジタル信号を取り扱う装置にお
いても、安定に動作さすことが出来ると共に、小
規模な回路構成でIC化が出来小形化が可能であ
る。
以上詳細に説明せる如く本発明によれば、パル
ス幅変調回路は通常のトランジスタ，抵抗，コン
デンサで構成され、特殊波形発生回路を必要とせ
ず、数10MHz以上の高速デイジタル信号を取り扱
う装置においても安定に動作さすことが出来ると
共に、小規模な回路構成でIC化が出来小形化が
可能である効果がある。
ス幅変調回路は通常のトランジスタ，抵抗，コン
デンサで構成され、特殊波形発生回路を必要とせ
ず、数10MHz以上の高速デイジタル信号を取り扱
う装置においても安定に動作さすことが出来ると
共に、小規模な回路構成でIC化が出来小形化が
可能である効果がある。
第１図は本発明の実施例のパルス幅変調回路の
回路図、第２図は第１図におけるパルス幅可変の
原理説明用の特性図、第３図は第１図の各部の波
形のタイムチヤート、第４図は変調信号入力電圧
対相対的なパルス幅変動量を示す特性図、第５図
は従来例のパルス幅変調回路の構成を示すブロツ
ク図、第６図は第５図の各部の波形のタイムチヤ
ートである。 図において、１は標本化回路、２は保持回路、
３は比較器、４は鋸歯状波発生器、５は定電流
源、Ｑ１〜Ｑ４はトランジスタ、Ｒ１〜Ｒ３は抵
抗、Ｃ１はコンデンサを示す。
回路図、第２図は第１図におけるパルス幅可変の
原理説明用の特性図、第３図は第１図の各部の波
形のタイムチヤート、第４図は変調信号入力電圧
対相対的なパルス幅変動量を示す特性図、第５図
は従来例のパルス幅変調回路の構成を示すブロツ
ク図、第６図は第５図の各部の波形のタイムチヤ
ートである。 図において、１は標本化回路、２は保持回路、
３は比較器、４は鋸歯状波発生器、５は定電流
源、Ｑ１〜Ｑ４はトランジスタ、Ｒ１〜Ｒ３は抵
抗、Ｃ１はコンデンサを示す。
Claims (1)
- １ パルス信号を入力するエミツタフオロア回路
のトランジスタのエミツタと電源電圧間に、変調
信号入力電圧により電流値を可変する電流源を接
続し、又コンデンサを上記トランジスタのコレク
タとエミツタ間に接続し、該電源電圧から該コン
デンサの電圧を差し引いた該電流源の電圧を比較
器にて所定の電圧と比較し、比較結果を出力する
ようにしたことを特徴とするパルス幅変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3682585A JPS61216512A (ja) | 1985-02-26 | 1985-02-26 | パルス幅変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3682585A JPS61216512A (ja) | 1985-02-26 | 1985-02-26 | パルス幅変調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61216512A JPS61216512A (ja) | 1986-09-26 |
| JPH0453324B2 true JPH0453324B2 (ja) | 1992-08-26 |
Family
ID=12480523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3682585A Granted JPS61216512A (ja) | 1985-02-26 | 1985-02-26 | パルス幅変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61216512A (ja) |
-
1985
- 1985-02-26 JP JP3682585A patent/JPS61216512A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61216512A (ja) | 1986-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5389829A (en) | Output limiter for class-D BICMOS hearing aid output amplifier | |
| EP0503571B1 (en) | Pulse-width modulation amplifier | |
| JP2004007324A (ja) | Ｄ級増幅器における三角波生成回路 | |
| JPH04223614A (ja) | パルス幅変調器 | |
| EP1049247B1 (en) | Class-D amplifier with enhanced bandwidth | |
| JP2573787B2 (ja) | パルス幅変調回路 | |
| JP3433655B2 (ja) | 波形整形装置およびσδ型ｄ／ａ変換装置 | |
| EP0534638B1 (en) | Low jitter clock phase adjust system | |
| JPH0453324B2 (ja) | ||
| JPS6328381B2 (ja) | ||
| EP1662656A1 (en) | Duty cycle correction circuit | |
| JPH0336099Y2 (ja) | ||
| US4924226A (en) | Signal error compensation | |
| US3946253A (en) | Pulse train generator | |
| JPH07183775A (ja) | 波形整形回路 | |
| JP3185229B2 (ja) | パルス信号処理回路 | |
| US6741845B1 (en) | Wave-shaper device | |
| US6445219B1 (en) | Method and circuit configuration for converting a frequency signal to a DC voltage | |
| KR0179854B1 (ko) | 랜덤펄스 발생회로 | |
| US6087876A (en) | Time delay generator and method | |
| KR100960799B1 (ko) | 지터링 방식의 발진기 | |
| JP3092340B2 (ja) | Ｐｄｍ変換装置 | |
| JPH0410807A (ja) | クロック信号発生回路 | |
| JP2707955B2 (ja) | Ｐｌｌ回路 | |
| JPH07106927A (ja) | デューティ補正回路 |